



(12) 发明专利申请

(10) 申请公布号 CN 104317127 A

(43) 申请公布日 2015. 01. 28

(21) 申请号 201410650152. 6

(22) 申请日 2014. 11. 14

(71) 申请人 深圳市华星光电技术有限公司

地址 518132 广东省深圳市光明新区塘明大道 9-2 号

(72) 发明人 陈彩琴 许哲豪

(74) 专利代理机构 北京丰宏知识产权代理有限公司 11372

代理人 朱绘 张文娟

(51) Int. Cl.

G02F 1/1362 (2006. 01)

G02F 1/133 (2006. 01)


权利要求书1页 说明书8页 附图9页

(54) 发明名称

一种液晶显示面板

(57) 摘要

本发明公开了一种液晶显示面板。包括配置在像素阵列中的多个亚像素,所述像素阵列由多条数据线和多条扫描线正交配置形成,所述多条扫描线包括:第一扫描线,在数据线驱动信号电平反转后的第一时间段内开启,通过该数据线向第一亚像素充电;至少一条第二扫描线,在第二时间段内开启,通过该数据线向第二亚像素充电;其中,第一亚像素的等效电容大于第二亚像素的等效电容,以使得第一亚像素和第二亚像素的保持电压相同。



1. 一种液晶显示面板,其特征在于,包括:

配置在像素阵列中的多个亚像素,所述像素阵列由多条数据线和多条扫描线正交配置形成,所述多条扫描线包括:

第一扫描线,其与第一亚像素连接,所述第一扫描线在数据线驱动信号电平极性反转后的第一时间段内开启,通过该数据线向第一亚像素充电;

至少一条第二扫描线,其分别与至少一个第二亚像素连接,所述第二扫描线在该第一时间段之后的第二时间段内开启,通过该数据线向第二亚像素充电;

其中,第一亚像素的等效电容大于第二亚像素的等效电容,以使得第一亚像素和第二亚像素的保持电压相同。

2. 根据权利要求1所述的液晶显示面板,其特征在于,所述第一亚像素的存储电容大于第二亚像素的存储电容,以及/或者

所述第一亚像素的液晶电容大于第二亚像素的液晶电容。

3. 根据权利要求2所述的液晶显示面板,其特征在于,所述第二扫描线的驱动信号电平与第一扫描线的驱动信号电平数值相等,使得所述第一亚像素的馈通电压小于第二亚像素的馈通电压。

4. 根据权利要求3所述的液晶显示面板,其特征在于,所述数据线用于驱动所述第一亚像素和所述至少一个第二亚像素,且所述数据线的驱动信号电平呈周期性反转。

5. 根据权利要求4所述的液晶显示面板,其特征在于,在所述第二扫描线为一条的情况下,所述数据线驱动信号电平的反转周期为两个扫描周期。

6. 根据权利要求4所述的液晶显示面板,其特征在于,在所述第二扫描线为两条的情况下,数据线驱动信号电平的反转周期为三个扫描周期。

7. 根据权利要求4所述的液晶显示面板,其特征在于,所述数据线信号电平反转后的第一时间段与第二时间段的时间长度相等,所述第一扫描线与所述至少一条第二扫描线的开启时间相等。

8. 根据权利要求7所述的液晶显示面板,其特征在于,所述数据线的驱动信号电平的极性在第一时间段与第二时间段内相同。

9. 根据权利要求7所述的液晶显示面板,其特征在于,所述数据线的驱动信号反转方式为极性行反转。

10. 根据权利要求7所述的液晶显示面板,其特征在于,所述像素阵列为半源极驱动像素阵列或者三栅型像素阵列。

一种液晶显示面板

技术领域

[0001] 本发明涉及显示技术领域，具体地说，涉及一种液晶显示面板。

背景技术

[0002] 随着液晶显示工艺的发展，目前各种液晶显示器大多具备低成本、低功耗和高性能的优点。液晶显示面板的各种元件往往通过精密设计进行整合，以在降低成本和功耗的同时保证最佳的显示效果。

[0003] 在薄膜晶体管－液晶显示器（TFT-LCD）领域，液晶显示面板中需要设置大量的源极驱动电路与栅极驱动电路来进行垂直与水平方面的像素驱动。与源极驱动芯片相比而言，栅极驱动芯片的成本与耗电量均较低，因此可通过合理设计像素阵列的结构来减少数据线的数量，从而使用较少的源极驱动芯片，进而达到降低液晶显示器的制造成本及耗电量的目的。

[0004] 例如，现有技术中半源极驱动HSD(Half Source Driving) 像素阵列的左右相邻的亚像素共用一条数据线，使得数据线的数目相对于传统液晶驱动像素阵列的数据线数目减半。同一行的相邻亚像素连接不同的扫描线，同一行相隔一个亚像素的亚像素连接相同的扫描线，这样使得扫描线的数目相对于传统驱动像素阵列的扫描线数目加倍。

[0005] 通常，在HSD 像素阵列中可采用2H线反转驱动，即两行反转驱动方式。在两个扫描周期之内数据驱动信号电平的极性发生一次反转。由于扫描线数目的加倍使得分配到扫描线上的扫描时间减少，从而亚像素的充电时间减少。进一步，由于数据线具有一定的阻抗，电压信号在传输过程中会造成波形的延迟失真，越到数据线的末端失真越严重。这样导致在数据线尾端奇数列亚像素与偶数列亚像素充电率差异。例如，先驱动的奇数列亚像素充电不足，亮度较低；相对而言，后驱动的偶数列亚像素充电较好，亮度较高。

[0006] 这使得在同一帧周期内，液晶显示面板的亚像素在空间上呈现的亮暗程度并不均匀，HSD 像素阵列整体看来会产生亮暗线。

发明内容

[0007] 本发明所要解决的技术问题是克服现有技术中液晶显示面板在空间上呈现的亮暗程度并不均匀的缺陷。

[0008] 为了解决上述技术问题，本申请的实施例提供一种液晶显示面板，包括：

[0009] 配置在像素阵列中的多个亚像素，所述像素阵列由多条数据线和多条扫描线正交配置形成，所述多条扫描线包括：

[0010] 第一扫描线，其与第一亚像素连接，所述第一扫描线在数据线驱动信号电平极性反转后的第一时间段内开启，通过该数据线向第一亚像素充电；

[0011] 至少一条第二扫描线，其分别与至少一个第二亚像素连接，所述第二扫描线在该第一时间段之后的第二时间段内开启，通过该数据线向第二亚像素充电；

[0012] 其中，第一亚像素的等效电容大于第二亚像素的等效电容，以使得第一亚像素和

第二亚像素的保持电压相同。

[0013] 优选地,所述第一亚像素的存储电容大于第二亚像素的存储电容,以及/或者所述第一亚像素的液晶电容大于第二亚像素的液晶电容。

[0014] 优选地,所述第二扫描线的驱动信号电平与第一扫描线的驱动信号电平数值相等,使得所述第一亚像素的馈通电压小于第二亚像素的馈通电压。

[0015] 优选地,所述数据线用于驱动所述第一亚像素和所述至少一个第二亚像素,且所述数据线的驱动信号电平呈周期性反转。

[0016] 优选地,在所述第二扫描线为一条的情况下,所述数据线驱动信号电平的反转周期为两个扫描周期。

[0017] 优选地,在所述第二扫描线为两条的情况下,数据线驱动信号电平的反转周期为三个扫描周期。

[0018] 优选地,所述数据线信号电平反转后的第一时间段与第二时间段的时间长度相等,所述第一扫描线与所述至少一条第二扫描线的开启时间相等。

[0019] 优选地,所述数据线的驱动信号电平的极性在第一时间段与第二时间段内相同。

[0020] 优选地,所述数据线的驱动信号反转方式为极性行反转。

[0021] 优选地,所述像素阵列为半源极驱动像素阵列或者三栅型像素阵列。

[0022] 本发明的实施例通过为亚像素配置不同的等效电容来补偿数据线对亚像素的充电率差异,以使得亚像素在经过数据线充电,并经过馈通电压作用后获得的稳定的像素电压数值一致,实现亚像素在空间上呈现均匀的亮暗程度,从而消除液晶显示面板中的亮暗线。

[0023] 本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

[0024] 附图用来提供对本申请技术方案或现有技术的进一步理解,并且构成说明书的一部分,但并不构成对本申请技术方案的限制。

[0025] 图 1 是根据本发明实施例一的 HSD 液晶显示面板的结构示意图;

[0026] 图 2 是现有技术中 HSD 面板数据线和扫描线上的驱动信号电压波形图;

[0027] 图 3 是实施例一的亚像素的等效电路图;

[0028] 图 4 是现有技术中 HSD 面板亚像素的像素电极电压变化波形图;

[0029] 图 5 是实施例一的经过等效电容补偿之后,亚像素的像素电极电压变化波形图;

[0030] 图 6 是本发明实施例二的三栅型液晶显示面板的结构示意图;

[0031] 图 7 是现有技术中三栅型显示面板数据线和扫描线上的驱动信号电压波形图;

[0032] 图 8 是实施例二的亚像素的等效电路图;

[0033] 图 9 是现有技术中三栅型显示面板亚像素的像素电极电压变化波形图;

[0034] 图 10 是实施例二的经过等效电容补偿之后,亚像素的像素电极电压变化波形图。

具体实施方式

[0035] 为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。本申请实施例以及实施例中的各个特征，在不相冲突的前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。

[0036] 实施例一

[0037] 图 1 为本实施例的半源极驱动 HSD (Half Source Driving) 液晶显示面板的结构示意图。如图 1 所示，该显示面板包括由多条数据线（如图中所示的数据线 D1、D2、D3、D4）与多条扫描线（如图中所示的扫描线 G1、G2、G3、G4）正交配置形成的像素阵列，以及配置在阵列中的多个亚像素 P11 ~ P36。为了表述简洁，在此定义亚像素 P_{xy} 是设置于第 x 行、第 y 列。例如，亚像素 P12 设置于第 1 行、第 2 列，并以此类推。

[0038] 亚像素 P12 与扫描线 G1 和数据线 D2 连接，亚像素 P13 与扫描线 G2 和数据线 D2 连接。P12 和 P13 分别设置在数据线 D2 的两侧。类似的，亚像素 P22 与扫描线 G3 和数据线 D2 连接，亚像素 P23 与扫描线 G4 和数据线 D2 连接。P22 和 P23 分别设置在数据线 D2 的两侧。其他亚像素的排布方式以此类推。

[0039] 现有技术中，在同一帧周期内，HSD 液晶显示面板的亚像素在空间上呈现的亮暗程度并不均匀，HSD 像素阵列整体看来会产生沿垂直方向的亮暗线。产生这种缺陷的原因主要有两个。

[0040] 第一个原因在于，数据线上存在 RC 延迟导致亚像素的充电率差异。在某一帧内数据线和扫描线上的驱动信号电压波形如图 2 所示。本实施例中，数据线 D2 上提供的驱动信号电平呈周期性反转。发生极性反转后的第一时间段为扫描周期 T3，第二时间段为扫描周期 T4。数据线 D2 用于驱动第一亚像素 P22 和第二亚像素 P23。在扫描周期 T3 中第一扫描线 G3 开启，数据线 D2 以正极性的数据信号电压为第一亚像素 P22 充电。同样的，在扫描周期 T4 中第二扫描线 G4 开启，数据线 D2 以正极性的数据信号电压为第二亚像素 P23 充电。如图 2 中虚线所示，由于数据线 D2 上存在 RC 延迟，在扫描周期 T3 初始的部分时间内数据线 D2 的驱动信号不能达到预定的充电电平，导致第一亚像素 P22 充电不足，呈现的亮度较低。而在扫描周期 T4 内数据线 D2 的驱动信号已稳定到达预定的充电电平，第二亚像素 P23 能被完全充电，呈现的亮度较高。

[0041] 第二个原因在于，反转驱动方式导致的亚像素的充电率差异。通常 HSD 像素阵列采用 2H 反转驱动，即两行反转驱动方式。在两个扫描周期之内数据驱动信号电平的极性发生一次反转，即数据线驱动信号电平的反转周期为两个扫描周期。如图 2 所示，在扫描周期 T3 的初始时刻，数据线 D2 的驱动信号电平发生极性反转，由扫描周期 T2 的低电平跳变至扫描周期 T3 的高电平。此时由于数据线 D2 的驱动信号需要产生较大的电压变化，同样使得在扫描周期 T3 初始的部分时间内数据线 D2 的驱动信号不能达到预定的充电电平，导致亚像素 P22 充电不足。相反的，在扫描周期 T4 的初始时刻，数据线 D2 的驱动信号电平并不会发生极性反转。在扫描周期 T4 内数据线 D2 的驱动信号可保持稳定的预定充电电平，亚像素 P23 能被完全充电。

[0042] 从另一方面来说，由于亚像素间存在寄生电容，在扫描线关闭的瞬间亚像素的像素电极上产生馈通电压 (feed through voltage)，导致像素电极电压降低。馈通电压 ΔV_p 可表示为：

[0043]
$$\Delta V_p = (V_{gh} - V_{gl}) * C_{gs} / (C_{st} + C_{lc} + C_{gs})$$

[0044] 其中, V_{gh} 为扫描线驱动电压高电平, 即开启电平, V_{gl} 为扫描线驱动电压低电平, 即关断电平, C_{gs} 为寄生电容, C_{st} 为存储电容, C_{lc} 为液晶电容。

[0045] 如图 3 的等效电路图所示, 存储电容 C_{st} 和液晶电容 C_{lc} 并联形成等效电容。现有技术中亚像素 P22 的等效电容 C_{22} 与亚像素 P23 的等效电容 C_{23} 相同, 使得馈通电压 $\Delta V_{p22} = \Delta V_{p23}$ 。

[0046] 具体来说, 亚像素 P22 和 P23 像素电极电压的波形变化如图 4 所示。

[0047] 在扫描周期 T3 的初始时刻, 扫描线 G3 开启, 数据线 D2 的驱动信号不能达到预定的充电电平, 数据线 D2 对亚像素 P22 的充电率较低。在扫描周期 T3 结束时, 亚像素 P22 的像素电压 V_{p22} 达到最大值。在扫描线 G3 关闭之后, 馈通电压 ΔV_{p22} 使像素电压 V_{p22} 逐渐降低至稳定的保持电压。

[0048] 在扫描周期 T4 的初始时刻, 扫描线 G4 开启, 数据线 D2 的驱动信号保持稳定的预定充电电平, 数据线 D2 对亚像素 P23 的充电率较高。在扫描周期 T4 结束时, 亚像素 P23 的像素电压 V_{p23} 达到最大值, 并且高于亚像素 P22 的像素电压 V_{p22} 的最大值。在扫描线 G4 关闭之后, 馈通电压 ΔV_{p23} 使像素电压 V_{p23} 逐渐降低至稳定的电压值。由于扫描线 G3 和 G4 的驱动信号电平完全相同, 且亚像素 P22 的等效电容 C_{22} 与亚像素 P23 的等效电容 C_{23} 相同, 即馈通电压 $\Delta V_{p23} = \Delta V_{p22}$, 使得亚像素 P22 获得的稳定的保持电压 V_{p22} 比亚像素 P23 获得的稳定的保持电压 V_{p23} 数值较低, 导致亚像素 P22 最终呈现的亮度较低。

[0049] 基于上述分析, 本实施例通过配置亚像素不同的等效电容来产生不同的馈通电压, 以使得亚像素在经过数据线充电后获得的保持电压数值一致, 实现亚像素在空间上呈现均匀的亮暗程度, 从而消除 HSD 液晶显示面板中沿垂直方向的亮暗线。

[0050] 再次如图 3 所示, 可配置亚像素 P22 的等效电容 C_{22} 大于亚像素 P23 的等效电容 C_{23} , 使得馈通电压 $\Delta V_{p22} < \Delta V_{p23}$ 。具体来说, 可以配置存储电容 $C_{st22} > C_{st23}$, 或者配置液晶电容 $C_{lc22} > C_{lc23}$ 。容易理解, 由于存储电容 C_{st} 和液晶电容 C_{lc} 并联形成等效电容, 也配置 $C_{st22} > C_{st23}$ 且 $C_{lc22} > C_{lc23}$ 。

[0051] 如此以来, 亚像素 P22 和 P23 像素电极电压的波形变化如图 5 所示。

[0052] 在扫描周期 T3 的初始时刻, 第一扫描线 G3 开启, 数据线 D2 的驱动信号电压不能达到预定的充电电平, 数据线 D2 对亚像素 P22 的充电率较低。在扫描周期 T3 结束时, 亚像素 P22 的像素电压 V_{p22} 达到最大值。在扫描线 G3 关闭之后, 馈通电压 ΔV_{p22} 使像素电压 V_{p22} 逐渐降低至稳定的保持电压数值。

[0053] 如图 5 所示, 数据线 D2 的驱动信号的极性在扫描周期 T3 和 T4 内相同。并且在扫描周期 T4 的初始时刻, 第二扫描线 G4 开启, 数据线 D2 的驱动信号保持稳定的预定充电电平。在扫描周期 T4 结束时, 亚像素 P23 的像素电压 V_{p23} 达到最大值, 并且高于亚像素 P22 的像素电压 V_{p22} 的最大值。在扫描线 G4 关闭之后, 馈通电压 ΔV_{p23} 使像素电压 V_{p23} 逐渐降低至稳定的保持电压数值。

[0054] 由于扫描线 G3 与扫描线 G4 提供的驱动信号电平数值相同, 且在扫描线 G4 关闭的时刻已达到预定的驱动信号电平, 与扫描线 G3 关闭的时刻的驱动信号电平完全相同, 则对于亚像素 P22 和 P23 来说, 开启电压与关断电压的差值 ($V_{gh} - V_{gl}$) 是相同的。如图 5 所示, 本实施例中可以配置等效电容 $C_{22} > C_{23}$, 使得馈通电压 $\Delta V_{p22} < \Delta V_{p23}$, 从而亚像素 P22 和 P23 的保持电压相同, 即亚像素 P22 和亚像素 P23 最终呈现的亮度相同。

[0055] 需要说明的是,第一时间段 T3 与第二时间段 T4 的时间长度相等,即扫描线 G3 开启的时间与扫描线 G4 开启的时间相等。并且,扫描线 G3 与扫描线 G4 提供的驱动信号电平数值相同。因此,本实施例并不需要改变现有技术中栅极驱动芯片和源极驱动芯片的驱动方式,能够与现有的驱动芯片实现良好兼容。

[0056] 此外,如上文所提到的,在扫描周期 T3 的初始时刻,数据线 D2 的驱动信号电压不能达到预定的充电电平,数据线 D2 对亚像素 P22 的充电速率较低。事实上,与亚像素 P23 相比而言,亚像素 P22 的等效电容较大,即在扫描周期 T3 中数据线 D2 对亚像素 P22 充电的负载较大,充电速率进一步降低。这两个原因导致在扫描线 G3、G4 关闭的时刻,像素电压 V_{p22} 和 V_{p23} 达到的峰值的差异更大。

[0057] 在本实施例中配置等效电容 $C22 > C23$,并合理设定 C22 与 C23 的差值来补偿 V_{p22} 和 V_{p23} 达到的峰值的差异,通过馈通电压的作用来使得亚像素 P22 和 P23 的保持电压数值一致。

[0058] 本领域技术人员容易理解,对于 HSD 液晶显示面板和普通的液晶显示面板,均适用于 2H 反转驱动方式。可配置奇数列亚像素的等效电容与偶数列亚像素的等效电容不同,产生不同的馈通电压,来补偿数据线对亚像素充电率差异导致的亮度差异。从而使奇数列亚像素和偶数列亚像素最终的充电电压趋于一致,来改善沿垂直方向的亮暗线。

[0059] 实施例二

[0060] 图 6 为本实施例的三栅型 (Tri-Gate) 液晶显示面板的结构示意图。如图 6 所示,显示面板包括由多条数据线 (如图中所示的数据线 D1 ~ D6) 与多条扫描线 (如图中所示的扫描线 G1 ~ G6) 正交配置形成的像素阵列,以及配置在阵列中的多个亚像素 P11 ~ P66。其中,红色亚像素 (R)P11、绿色亚像素 (G)P21 以及蓝色亚像素 (B)P31 组成一个像素单元。

[0061] 在分辨率为 $n \times m$ 的情况下,三栅型液晶显示面板的扫描线数目为 $3m$ 条,数据线数目为 n 条,而普通显示面板的扫描线数目为 m 条,数据线数目为 $3n$ 条。换言之,与普通显示面板相比较,在相同的分辨率下,三栅型液晶显示面板的扫描线的数量增加为三倍,而数据线的数量则减少为三分之一。也就是说,三栅型液晶显示面板采用较多的栅极驱动芯片和较少的源极驱动芯片,可降低制造成本及耗电量。

[0062] 在同一帧周期内,现有技术中的三栅型液晶显示面板的亚像素在空间上呈现的亮暗程度并不均匀,三栅型像素阵列整体看来会产生沿水平方向的亮暗线。这一缺陷产生的原因如下文所述。

[0063] 在某一帧内,数据线和扫描线上的驱动信号电压波形如图 7 所示。数据线 D1 上提供的驱动信号电平呈周期性反转。本实施例中,发生极性反转后的第一时间段为扫描周期 T4,一个第二时间段为扫描周期 T5,另一第二时间段为扫描周期 T6。在本实施例中,数据线 D1 用于驱动第一亚像素 P41、第二亚像素 P51 和另一第二亚像素 P61。在扫描周期 T4 中第一扫描线 G4 开启,数据线 D1 以正极性的数据信号电压为亚像素 P41 充电。在扫描周期 T5 中第二扫描线 G5 开启,数据线 D1 以正极性的数据信号电压为亚像素 P51 充电。同样的,另一第二扫描线 G6 开启,在扫描周期 T6 中数据线 D1 为 P61 充电。与普通显示面板相比,亚像素的充电时间减少了三分之二,这导致了数据线对亚像素充电不足的问题。

[0064] 如图 7 中虚线所示,由于数据线 D1 上存在 RC 延迟,在扫描周期 T4 初始的部分时间内,数据线 D1 的驱动信号不能达到预定的充电电平,导致亚像素 P41 充电不足,呈现的亮度

较低。而在扫描周期 T4 和 T5 内数据线 D1 已稳定到达预定的充电电平,亚像素 P51 和 P61 能被完全充电,呈现的亮度较高。

[0065] 再者,三栅型像素阵列采用 3H 反转驱动方式,即三行反转驱动方式。在三个扫描周期之内数据驱动信号电平的极性发生一次反转,即数据线驱动信号电平的反转周期为三个扫描周期。如图 7 所示,在扫描周期 T4 的初始时刻,数据线 D1 的驱动信号电平发生极性反转,由扫描周期 T3 的低电平跳变至扫描周期 T4 的高电平。由于数据线 D1 的驱动信号需要产生较大的电压变化,同样使得在扫描周期 T4 初始的部分时间内数据线 D1 的驱动信号不能达到预定的充电电平,导致亚像素 P41 充电不足。相反的,在扫描周期 T5 和 T6 的初始时刻,数据线 D1 的驱动信号电平并不会发生极性反转。在扫描周期 T5 和 T6 内数据线 D1 的驱动信号可保持稳定的预定充电电平,亚像素 P51 和 P61 能被完全充电。

[0066] 如图 8 的等效电路图所示,存储电容 Cst 和液晶电容 Clc 并联形成等效电容。现有技术中亚像素 P41、P51、P61 的等效电容均相同,使得馈通电压 $\Delta V_{p41} = \Delta V_{p51} = \Delta V_{p61}$ 。

[0067] 与实施例一类似,受到寄生电容引起的馈通电压的影响,亚像素 P41、P51 和 P61 像素电极电压的波形变化如图 9 所示。

[0068] 在扫描周期 T4 的初始时刻,扫描线 G4 开启,数据线 D1 的驱动信号电平不能达到预定的充电电平,数据线 D1 对亚像素 P41 的充电率较低。在扫描周期 T4 结束时,亚像素 P41 的像素电压 V_{p41} 达到最大值。在扫描线 G4 关闭之后,馈通电压 ΔV_{p41} 使像素电压 V_{p41} 逐渐降低至稳定的保持电压。

[0069] 在扫描周期 T5 的初始时刻,扫描线 G5 开启,数据线 D1 的驱动信号保持稳定的预定充电电平,数据线 D1 对亚像素 P41 的充电率较高。在扫描周期 T5 结束时,亚像素 P51 的像素电压 V_{p51} 达到最大值,并且高于亚像素 P41 的像素电压 V_{p41} 的最大值。在扫描线 G5 关闭之后,馈通电压 ΔV_{p51} 使像素电压 V_{p51} 逐渐降低至稳定的保持电压。

[0070] 类似的,在扫描周期 T6 的初始时刻,扫描线 G6 开启,数据线 D1 对亚像素 P61 的充电率较高。在扫描线 G6 关闭之后,馈通电压 ΔV_{p61} 使像素电压 V_{p61} 逐渐降低至稳定的保持电压。

[0071] 由于扫描线 G4、G5 和 G6 的驱动信号电平完全相同,等效电容 $C_{41} = C_{51} = C_{61}$,即馈通电压 $\Delta V_{p41} = \Delta V_{p51} = \Delta V_{p61}$,使得在同一帧周期内亚像素 P41 获得的稳定的像素电压 V_{p41} 比亚像素 P51 和 P61 获得的稳定的像素电压均数值较低,导致亚像素 P41 最终呈现的亮度较低,而亚像素 P51 和 P61 呈现的亮度较高。

[0072] 基于上述分析,本实施例通过配置亚像素不同的等效电容来产生不同的馈通电压,以使得亚像素在经过数据线充电后获得的保持电压数值一致。

[0073] 再次如图 8 所示,可配置第一亚像素 P41 的等效电容 C_{41} 大于第二亚像素 P51 和第三亚像素 P61 的等效电容,即 $C_{41} > C_{51} = C_{61}$,使得馈通电压 $\Delta V_{p41} < \Delta V_{p51} = \Delta V_{p61}$ 。具体来说,可以配置存储电容 $C_{st41} > C_{st51} = C_{st61}$,或者配置液晶电容 $C_{lc41} > C_{lc51} = C_{lc61}$ 。容易理解,由于存储电容 Cst 和液晶电容 Clc 并联形成等效电容,也配置 $C_{st41} > C_{st51} = C_{st61}$ 且 $C_{lc41} > C_{lc51} = C_{lc61}$ 。

[0074] 如此以来,亚像素 P41、P51 和 P61 像素电极电压的波形变化如图 10 所示。

[0075] 在扫描周期 T4 的初始时刻,数据线 D1 的驱动信号不能达到预定的充电电平,数据线 D1 对亚像素 P41 的充电率较低。在扫描周期 T4 结束时,亚像素 P41 的像素电压 V_{p41} 达

到最大值。在扫描线 G4 关闭之后,馈通电压 ΔV_{p41} 使像素电压 V_{p41} 逐渐降低至稳定的保持电压数值。

[0076] 如图 10 所示,数据线 D1 的驱动信号的极性在扫描周期 T4 和 T5 内相同。并且在扫描周期 T5 的初始时刻,数据线 D1 的驱动信号保持稳定的预定充电电平。在扫描周期 T5 结束时,亚像素 P51 的像素电压 V_{p51} 达到最大值,且高于亚像素 P41 的像素电压 V_{p41} 的最大值。在扫描线 G5 关闭之后,馈通电压 ΔV_{p51} 使像素电压 V_{p51} 逐渐降低至稳定的保持电压数值。

[0077] 由于扫描线 G4、G5、G6 提供的驱动信号电平数值相同,且在扫描线 G5、G6 关闭的时刻已达到预定的驱动信号电平,与扫描线 G4 关闭的时刻的驱动信号电平完全相同,则对于亚像素 P41、P51 和 P61 来说,开启电压与关断电压的差值 ($V_{gh}-V_{gl}$) 是相同的。如图 8 所示,本实施例中可以配置等效电容 $C_{41}>C_{51}=C_{61}$,使得馈通电压 $\Delta V_{p41}<\Delta V_{p51}=\Delta V_{p61}$,从而亚像素 P41、P51 和 P61 的保持电压相同,即亚像素 P41、P51 和 P61 最终呈现的亮度相同。

[0078] 需要说明的是,扫描周期 T4、T5、T6 的时间长度相等,即扫描线 G4 开启的时间与扫描线 G5、G6 开启的时间相等。并且,扫描线 G4 与扫描线 G5、G6 提供的驱动信号电平数值相同。因此,本实施例并不需要改变现有技术中三栅型液晶显示器栅极驱动芯片和源极驱动芯片的驱动方式,能够与现有的驱动芯片实现良好兼容。

[0079] 与实施例一类似,由于增大了等效电容 C_{41} ,使得数据线 D1 对亚像素 P41 充电的负载较大,充电速率进一步降低,导致在扫描线关闭的时刻,像素电压 V_{p41} 、 V_{p51} 和 V_{p61} 达到的峰值的差异更大。配置等效电容 C_{41} 、 C_{51} 与 C_{61} 的数值差异,能够通过馈通电压的作用来使得亚像素 P41、P51 和 P61 的保持电压相同。

[0080] 更进一步的,在三栅型液晶显示面板的驱动过程中,可能存在数据线 RC 延迟较大的情况。这与图 9 所示的数据线 D1 的驱动信号不同的是,在扫描周期 T4 和 T5 中数据线 D1 的驱动信号电平均不能达到预定的充电电平,亚像素 P41 和 P51 均存在充电不足的现象。这使得像素电压 V_{p41} 、 V_{p51} 的峰值比 V_{p61} 的峰值要小。亚像素 P41 和 P51 呈现的亮度较低,而亚像素 P61 呈现的亮度较高。类似的,配置等效电容 C_{41} 、 C_{51} 与 C_{61} 的不同数值,能够通过馈通电压的作用来使得亚像素 P41、P51 和 P61 的保持电压相同。

[0081] 因此,本领域技术人员容易理解,对于三栅型液晶显示面板,可配置第 $3k+1$ 行、第 $3k+2$ 行亚像素的等效电容与第 $3k$ 行亚像素的等效电容不同 (k 为整数, $k \geq 0$),来产生不同的馈通电压,以使得每一行亚像素在经过数据线充电后获得的保持电压数值一致,从而改善沿水平方向的亮暗线。

[0082] 此外,对于实施例一中的 HSD 液晶显示面板,以及普通的液晶显示面板,也同样适用于 3H 反转驱动方式。这种反转驱动方式下,也可通过配置第 $3k+1$ 行、第 $3k+2$ 行亚像素的等效电容与第 $3k$ 行亚像素的等效电容不同,来补偿该数据线对亚像素的充电率差异,来改善显示亮度不均匀的缺陷。

[0083] 虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,实施例中采用的 2H 反转驱动方式和 3H 反转驱动方式并非用以限定本发明。本发明也可适用于其他的反转驱动方式。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变

化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10

专利名称(译)	一种液晶显示面板		
公开(公告)号	CN104317127A	公开(公告)日	2015-01-28
申请号	CN201410650152.6	申请日	2014-11-14
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
申请(专利权)人(译)	深圳市华星光电技术有限公司		
当前申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	陈彩琴 许哲豪		
发明人	陈彩琴 许哲豪		
IPC分类号	G02F1/1362 G02F1/133		
CPC分类号	G02F1/136286 G02F1/136213 G09G3/3614 G09G3/3648 G09G2300/0804 G09G2300/0842 G09G2320/0219 G09G2230/00		
代理人(译)	张文娟		
其他公开文献	CN104317127B		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种液晶显示面板。包括配置在像素阵列中的多个亚像素，所述像素阵列由多条数据线和多条扫描线正交配置形成，所述多条扫描线包括：第一扫描线，在数据线驱动信号电平反转后的第一时间段内开启，通过该数据线向第一亚像素充电；至少一条第二扫描线，在第二时间段内开启，通过该数据线向第二亚像素充电；其中，第一亚像素的等效电容大于第二亚像素的等效电容，以使得第一亚像素和第二亚像素的保持电压相同。

