



(12) 发明专利申请

(10) 申请公布号 CN 103309108 A

(43) 申请公布日 2013. 09. 18

(21) 申请号 201310210510. 7

(22) 申请日 2013. 05. 30

(71) 申请人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路 10 号

(72) 发明人 崔贤植 李会 徐智强 严允晟

(74) 专利代理机构 北京中博世达专利商标代理有限公司 11274

代理人 申健

(51) Int. Cl.

G02F 1/1368 (2006. 01)


权利要求书2页 说明书8页 附图5页

(54) 发明名称

阵列基板及其制造方法、显示装置

(57) 摘要

本发明公开了一种阵列基板及其制造方法、显示装置,涉及显示领域,可在不降低透过率的前提下,解决液晶显示器出现偏绿 (Greenish) 及水平 X-talk 等显示不良问题,提高显示装置尤其是高分辨率产品的画面品质。本发明所述阵列基板,包括:基板,自下而上依次设置于所述基板上的半导体层、源漏电极层、栅绝缘层,还包括:设置在所述栅绝缘层上的第一栅金属层;设置在所述半导体层的下方的第二栅绝缘层;以及,设置在所述第二栅绝缘层与所述基板之间的第二栅金属层。



1. 一种阵列基板,包括:基板和自下而上依次设置于所述基板上的半导体层、源漏电极层、栅绝缘层,其特征在于,所述阵列基板还包括:

设置在所述栅绝缘层上的第一栅金属层;

设置在所述半导体层的下方的第二栅绝缘层;以及,

设置在所述第二栅绝缘层与所述基板之间的第二栅金属层。

2. 根据权利要求1所述的阵列基板,其特征在于,还包括:

第一公共电极线,与所述第一栅金属层位于同一层,或者与所述第二栅金属层位于同一层。

3. 根据权利要求2所述的阵列基板,其特征在于,还包括:第二公共电极线,

当所述第一公共电极线与所述第一栅金属层位于同一层时,所述第二公共电极线与所述第二栅金属层位于同一层;当所述第一公共电极线与所述第二栅金属层位于同一层时,所述第二公共电极线与所述第一栅金属层位于同一层。

4. 根据权利要求3所述的阵列基板,其特征在于,

所述第二公共电极线与所述第一公共电极线并联,且第二公共电极线与第一公共电极线的线宽相同。

5. 根据权利要求1-4任一项所述的阵列基板,其特征在于,还包括:

树脂层,覆盖在所述第一栅金属层上;以及,

用于产生电场以驱动液晶的第一电极、第二电极,以及设置在所述的第一电极、第二电极之间的钝化层,所述第一电极设置在所述树脂层之上,所述第二电极设置在所述钝化层之上。

6. 根据权利要求5所述的阵列基板,其特征在于,

所述第一电极通过所述树脂层中的过孔与所述第一公共电极线相连接。

7. 根据权利要求5所述的阵列基板,其特征在于,

所述第二电极通过所述树脂层及所述栅绝缘层中的漏极过孔与所述源漏电极层的漏极相连。

8. 根据权利要求7所述的阵列基板,其特征在于,

所述第二电极为狭缝状。

9. 一种显示装置,其特征在于,包括权利要求1-8任一项所述的阵列基板。

10. 一种阵列基板的制造方法,其特征在于,包括:

在基板上形成第二栅金属层;

在形成有第二栅金属层的基板上形成第二栅绝缘层;

在形成有第二栅金属层和第二栅绝缘层的基板上,自下而上依次形成半导体层、源漏电极层、栅绝缘层和第一栅金属层;

在形成有第二栅金属层、第二栅绝缘层、半导体层、源漏电极层、栅绝缘层和第一栅金属层的基板上,形成树脂层及树脂层的过孔图形;

在完成上述步骤的基板上形成第一透明导电膜层,采用构图工艺形成第一电极;

形成钝化层及钝化层的过孔图形;

形成第二透明导电膜层,采用构图工艺形成第二电极。

11. 根据权利要求10所述的方法,其特征在于,所述在形成有第二栅金属层和第二栅

绝缘层的基板上,自下而上依次形成半导体层、源漏电极层、栅绝缘层和第一栅金属层,具体包括:

在所述第二栅绝缘层上形成半导体层,并采用构图工艺形成所述薄膜晶体管的半导体层图案;

形成源漏电极层,采用构图工艺分别在所述半导体层上形成所述薄膜晶体管的源极和漏极以及数据线;

形成栅绝缘层;

形成第一栅金属层,采用构图工艺形成所述薄膜晶体管的栅极、栅线,以及第一公共电极线。

12. 根据权利要求 10 所述的方法,其特征在于,阵列基板还包括与同层设置的第二公共电极线时,所述在基板上形成第二栅金属层具体包括:

形成金属薄膜,并通过构图工艺形成第二栅金属层和第二公共电极线。

阵列基板及其制造方法、显示装置

技术领域

[0001] 本发明涉及显示领域,尤其涉及一种阵列基板及其制造方法、显示装置。

背景技术

[0002] 液晶显示器因其质量轻、功耗低、辐射小、能大量节省空间等优点,现已取代传统的阴极射线管显示器,广泛应用于各个显示领域,如家庭、公共场所、办公场及个人电子相关产品等。

[0003] 如图 1 所示,现有液晶显示器包括显示像素(单元)和用于控制显示数据加载的薄膜晶体管(TFT)。其中,薄膜晶体管通常采用底栅结构(薄膜晶体管的栅极位于半导体层 13 的下方),具体包括:基板 10、自上而下依次设置在基板 10 上的栅金属层 110、栅绝缘层 122、半导体层 13 和源漏电极层 14;显示像素包括:公共电极 17、钝化层 18、设置在钝化层 18 上的像素电极 20 和液晶(位于像素电极 20 的上方,图中未示出),像素电极 20 连接至薄膜晶体管的漏极,公共电极 17 连接至公共电极线 190,像素电极 20 通过 TFT 加载显示数据,公共电极 17 与像素电极 20 产生驱动电场,液晶分子在该驱动电场作用下发生偏转从而显示出图像。

[0004] 采用底栅结构 TFT,栅金属层 110 可以遮挡从阵列基板侧的背光源发出的光,而外部光(从彩膜基板一侧进入的外部光)则由黑矩阵 BM 遮挡,但发明人发现:当彩膜基板与阵列基板出现对位偏差时,或者阵列基板的工艺出现不良时,容易发生半导体层露出,此时因外部光的照射导致 TFT 的漏电流异常增加,结果液晶显示器出现偏绿(Greenish)及水平灰度不均(X-talk)等显示不良。

[0005] 另外,液晶显示器尤其高分辨率的产品,需要降低公共电极的电阻,否则会因公共电极电阻过大产生延迟,也容易发生液晶显示器偏绿(Greenish)及灰度不均(X-talk)等显示不良,影响画面品质,但如果通过增大公共电极的线宽来降低公共电极的电阻,又会导致开口率减小。

发明内容

[0006] 本发明所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置,可在不降低透过率的前提下,解决液晶显示器出现偏绿(Greenish)及水平灰度不均(X-talk)等显示不良问题,提高显示装置尤其是高分辨率产品的画面品质。

[0007] 为达到上述目的,本发明的实施例采用如下技术方案:

[0008] 一种阵列基板,包括:基板,自下而上依次设置于所述基板上的半导体层、源漏电极层、栅绝缘层,所述阵列基板还包括:

[0009] 设置在所述栅绝缘层上的第一栅金属层;

[0010] 设置在所述半导体层的下方的第二栅绝缘层;以及,

[0011] 设置在所述第二栅绝缘层与所述基板之间的第二栅金属层。

[0012] 进一步地,所述阵列基板还包括:

[0013] 第一公共电极线,与所述第一栅金属层位于同一层,或者与所述第二栅金属层位于同一层。

[0014] 更进一步地,所述的阵列基板还包括:第二公共电极线,

[0015] 当所述第一公共电极线与所述第一栅金属层位于同一层时,所述第二公共电极线与所述第二栅金属层位于同一层;当所述第一公共电极线与所述第二栅金属层位于同一层时,所述第二公共电极线与所述第一栅金属层位于同一层。

[0016] 优选地,所述第二公共电极线与所述第一公共电极线并联,且第二公共电极线与第一公共电极线的线宽相同。

[0017] 进一步地,所述阵列基板还包括:

[0018] 树脂层,覆盖在所述第一栅金属层上;以及,

[0019] 用于产生电场以驱动液晶的第一电极、第二电极,以及设置在所述的第一电极、第二电极之间的钝化层,所述第一电极设置在所述树脂层之上,所述第二电极设置在所述钝化层之上。

[0020] 可选地,所述第一电极通过所述树脂层中的过孔与所述第一公共电极线相连接。

[0021] 可选地,所述第二电极通过所述树脂层及所述栅绝缘层中的漏极过孔与所述源漏电极层的漏极相连。

[0022] 优选地,所述第二电极为狭缝状。

[0023] 本发明还提供一种显示装置,包括所述任一阵列基板。

[0024] 另一方面,本发明还一种阵列基板的制造方法,包括:

[0025] 在基板上形成第二栅金属层;

[0026] 在形成有第二栅金属层的基板上形成第二栅绝缘层;

[0027] 在形成有第二栅金属层和第二栅绝缘层的基板上,自下而上依次形成半导体层、源漏电极层、栅绝缘层和第一栅金属层;

[0028] 在形成有第二栅金属层、第二栅绝缘层、半导体层、源漏电极层、栅绝缘层和第一栅金属层的基板上,形成树脂层及树脂层的过孔图形;

[0029] 在完成上述步骤的基板上形成第一透明导电膜层,采用构图工艺形成第一电极;

[0030] 形成钝化层及钝化层的过孔图形;

[0031] 形成第二透明导电膜层,采用构图工艺形成第二电极。

[0032] 具体地,所述在形成有第二栅金属层和第二栅绝缘层的基板上,自下而上依次形成半导体层、源漏电极层、栅绝缘层和第一栅金属层,具体包括:

[0033] 在所述第二栅绝缘层上形成半导体层,并采用构图工艺形成所述薄膜晶体管的半导体层图案;

[0034] 形成源漏电极层,采用构图工艺分别在所述半导体层上形成所述薄膜晶体管的源极和漏极以及数据线;

[0035] 形成栅绝缘层;

[0036] 形成第一栅金属层,采用构图工艺形成所述薄膜晶体管的栅极、栅线,以及第一公共电极线。

[0037] 优选地,阵列基板还包括与同层设置的第二公共电极线时,所述在基板上形成第二栅金属层具体包括:

[0038] 形成金属薄膜,并通过构图工艺形成第二栅金属层和第二公共电极线。

[0039] 本发明提供的阵列基板及其制造方法、显示装置,在半导体层的上方和下方分别设置第二栅金属层与第一栅金属层,位于半导体层上方的第一栅金属层遮挡从上方入射的外部光(从彩膜基板一侧进入的光);位于半导体层下方的第二栅金属层遮挡从下方(阵列基板侧的背光源发出的光),这样可防止半导体层受到光照射,避免因光照射导致的 TFT 漏电流异常增加,并且第一栅金属层和第二栅金属层的位置对应重叠,因此可在不降低透过率的前提下,改善液晶显示器出现的偏绿 (Greenish) 及水平灰度不均 (X-talk) 等显示不良问题,提高显示装置的画面品质。

附图说明

[0040] 图 1 为一种现有阵列基板的结构示意图;

[0041] 图 2 为本发明实施例一提供的阵列基板的结构示意图;

[0042] 图 3 为本发明实施例二提供的阵列基板的结构示意图;

[0043] 图 4 为本发明实施例四提供的阵列基板的制造方法流程图;

[0044] 图 5 为本发明实施例四中阵列基板的制造过程示意图;

[0045] 图 6 为图 4 中步骤 103 的流程图;

[0046] 图 7 为图 4 中步骤 103 的制造过程示意图。

[0047] 附图标记说明

[0048] 10- 基板,110- 栅金属层,111- 第二栅金属层,112- 第一栅金属层,

[0049] 121- 第二栅绝缘层,122- 栅绝缘层,13- 半导体层,14- 源漏电极层,

[0050] 15- 树脂层,16- 数据线,17- 公共电极,18- 钝化层,190- 公共电极线,

[0051] 191- 第二公共电极线,192- 第一公共电极线,20- 像素电极。

具体实施方式

[0052] 本发明实施例提供一种阵列基板及其制造方法、显示装置,可在不降低透过率的前提下,改善液晶显示器出现的偏绿 (Greenish) 及水平 X-talk 等显示不良,提高显示装置的画面品质。

[0053] 下面结合附图对本发明实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本发明,并不用于限定本发明。

[0054] 实施例一

[0055] 本发明实施例提供一种阵列基板,如图 2 所示,该阵列基板包括:基板 10 和自下而上依次设置于所述基板上的半导体层 13、源漏电极层 14、栅绝缘层 122,还包括:

[0056] 设置在栅绝缘层 122 上的第一栅金属层 112;

[0057] 设置在半导体层 13 的下方的第二栅绝缘层 121;以及,

[0058] 设置在第二栅绝缘层 121 与基板 10 之间的第二栅金属层 111。

[0059] 其中,所述的第二栅金属层 111 与第一栅金属层 112 也可采用相同的材质,例如选自钼、铝、铬、铜中的一种或多种。所述的第二栅绝缘层 121 与栅绝缘层 122 也可采用相同的材质,例如可以均为氮化硅薄膜,当然也可采用不同的材质。

[0060] 另外,本实施例中所述的第二栅金属层 111 与第一栅金属层 112 均包括栅极和栅

线图案。优选地,第二栅金属层 111 与第一栅金属层 112 具有相同的图形,可以采用同一掩膜板进行光刻而成。因此,第二栅金属层 111 与第一栅金属层 112 均包括栅极和与栅极相连的栅线。

[0061] 具体实施中,设计人员可以根据需要选择以下两个方案中的一个。第一个方案是薄膜晶体管采用顶栅结构,栅极扫描信号加到第一栅金属层 112 形成的顶栅和栅线上,第二栅金属层 111 仅起遮挡背光的作用;当然薄膜晶体管也可以采用底栅结构,栅极扫描信号加到第二栅金属层 111 形成的底栅和栅线上,第一栅金属层 112 仅起遮挡外部光的作用。第二个方案是形成双沟道的薄膜晶体管,即薄膜晶体管采用双栅结构,栅极扫描信号同时加载到:第一栅金属层 112 形成的栅线及顶栅和第二栅金属层 111 形成的栅线及底栅上。栅绝缘层 122 和第二栅绝缘层 121 的材质都是 SiN_x ,都是载流子运动的界面。双沟道的薄膜晶体管可以增大开启电流。

[0062] 本实施例所述阵列基板,在半导体层 13 的上方和下方分别设置有第二栅金属层 111 与第一栅金属层 112,位于半导体层 13 上方的第一栅金属层 112 遮挡从上方入射的外部光(从彩膜基板一侧进入的光);位于半导体层 13 下方的第二栅金属层 111 遮挡从下方(阵列基板侧的背光源发出的光),这样可防止半导体层 13 受到光照射,避免因光照射导致的 TFT 漏电流异常增加,并且第一栅金属层 112 和第二栅金属层 111 的位置对应重叠,透过率不会因此降低。具体实施中,阵列基板的工艺通常会出现 $3 \sim 4\mu\text{m}$ 的偏差,而栅金属层的层叠覆盖(Overlay)误差在 $1\mu\text{m}$ 以下,因此能够改善水平 X-talk 特性。

[0063] 综上所述,本实施例所述阵列基板可在不降低透过率的前提下,改善液晶显示器出现的偏绿(Greenish)及水平 X-talk 等显示不良,提高显示装置的画面品质。

[0064] 进一步地,所述阵列基板还包括:第一公共电极线 192,与第一栅金属层 112 位于同一层(如图 2 所示),或者与第二栅金属层 111 位于同一层。

[0065] 还包括:树脂层 15,覆盖在第一栅金属层 112 上;以及,

[0066] 用于产生电场以驱动液晶的第一电极(对应图中的公共电极 17)、第二电极(对应图中的像素电极 20),以及设置在第一电极、第二电极之间的钝化层 18,第一电极(公共电极 17)设置在树脂层 15 之上,第二电极(像素电极 20)设置在钝化层 18 之上。

[0067] 本实施例中的第一电极和第二电极分别指像素电极和公共电极,若其中之一(如第二电极)为像素电极,另一(第一电极)则为公共电极,只不过,在上的电极需为狭缝状电极,在下的电极可以为板状电极,也可以为狭缝状电极。并且,作为像素电极的第二电极(也可以为第一电极)与上述薄膜晶体管的漏极相连,作为公共电极的第一电极(对应地为第二电极)与公共电极线相连。例如,如图 2 所示,下方的公共电极 17 为板状电极,通过树脂层 15 中的过孔与第一公共电极线 192 相连接;上方的像素电极 20 为狭缝状电极,通过树脂层 15 及栅绝缘层 122 中的过孔与薄膜晶体管的漏极相连,所述的薄膜晶体管由包括:第一栅金属层 112、栅绝缘层 122、源漏电极层 14、半导体层 13 构成。显示数据经该薄膜晶体管加载到像素电极 20 和公共电极 17,像素电极 20 和公共电极 17 产生驱动电场,液晶分子在该驱动电场作用下发生偏转从而显示出图像。

[0068] 本实施例所述阵列基板可在不降低透过率的前提下,改善液晶显示器出现的偏绿(Greenish)及水平 X-talk 等显示不良,提高显示装置的画面品质。

[0069] 实施例二

[0070] 本发明实施例提供一种阵列基板,与图 2 所示实施例一的区别之处在于,所述阵列基板还包括:第二公共电极线,

[0071] 当所述第一公共电极线与所述第一栅金属层位于同一层时,所述第二公共电极线与所述第二栅金属层位于同一层;当所述第一公共电极线与所述第二栅金属层位于同一层时,所述第二公共电极线与所述第一栅金属层位于同一层;

[0072] 所述第二公共电极线通过所述绝缘层以及所述栅绝缘层中的过孔与所述第一公共电极线相连。

[0073] 为更好的理解本实施例,在此举出本实施例的一种具体实施方式,如图 3 所示,该阵列基板包括:基板 10,自下而上依次设置于基板 10 上的第二栅金属层 111、第二栅绝缘层 121、半导体层 13、源漏电极层 14、栅绝缘层 122 和第一栅金属层 112;除此之外,该阵列基板还包括:

[0074] 第一公共电极线 192,与第一栅金属层 112 位于同一层;

[0075] 第二公共电极线 191,与第二栅金属层 111 位于同一层;

[0076] 第二公共电极线 191 通过第二栅绝缘层 121 以及栅绝缘层 122 中的过孔与第一公共电极线 192 相连。

[0077] 本实施例中,第一公共电极线 192 与第一栅金属层 112 位于同一层,可以由同一金属膜层经涂胶、曝光、刻蚀、显影等步骤同步制成。类似地,第二公共电极线 191 与第二栅金属层 111 也位于同一层,同样可由同一金属膜层同步制成。

[0078] 公共电极电阻过大产生延迟而影响画面品质,也容易发生液晶显示装置偏绿(Greenish)及水平 X-talk 等显示不良,影响画面品质。通过加大公共电极的宽度或者使用低电阻材料形成公共电极,可以降低公共电极电阻,但是加大公共电极的宽度一般会影晌像素开口率;而使用低电阻材料,公共电极的电阻降低有限,而且还可能需要改变制备工艺,因此缺乏实用性。

[0079] 而本实施例在薄膜晶体管的下方再形成第二公共电极线 191,第二公共电极线 191 的线宽小于等于第一公共电极线 192 的线宽。第二公共电极线 191 与第一公共电极线 192 并联,且第二公共电极线 191 的位置与第一公共电极线 192 相重叠,相互遮挡,因此无需加大线宽就能在不影响像素开口率的前提下降低公共电极的电阻,避免因公共电极电阻过大产生延迟,这对显示装置尤其是高分辨率的产品尤为重要。其中,优选地,第二公共电极线 191 与第一公共电极线 192 并联,且第二公共电极线 191 采用与第一公共电极线 192 相同的线宽。

[0080] 其中,所述阵列基板还包括:数据线 16,与薄膜晶体管的源漏电极层 14 位于同一层。

[0081] 进一步地,所述阵列基板还包括:

[0082] 树脂层 15,覆盖在第一栅金属层 112 上;以及,

[0083] 用于产生电场以驱动液晶的像素电极 20、公共电极 17,以及设置在像素电极 20、公共电极 17 之间的钝化层 18,公共电极 17 设置在树脂层 15 之上,像素电极 20 设置在钝化层 18 之上。

[0084] 其中,可选地,公共电极 17 通过树脂层 15 中的过孔与第一公共电极线 192 相连接;像素电极 20 通过树脂层 15 及其下的栅绝缘层 122 中的过孔与源漏金属层 14(薄膜晶

体管的漏极)相连。在上的像素电极 20 为狭缝状,位于下方的公共电极 17 可以是板状的也可以是狭缝状的。

[0085] 另外,需要说明的是,本实施例中与漏极相连的为像素电极,与公共电极线相连的为公共电极,公共电极与像素电极的位置可以互换,只不过在上的电极需为狭缝状,在下的电极可以是板状的也可以是狭缝状的。

[0086] 本实施例提供的阵列基板,由于第一栅金属层和第二栅金属层的遮挡作用,可避免因半导体层受到光照射导致的 TFT 漏电流异常增加;同时采用第一、第二公共电极线的重叠双线结构,可在不影响像素开口率的前提下降低公共电极的电阻,避免因公共电极电阻过大产生延迟。因此,本实施例所述阵列基板可在不降低透过率的前提下,改善液晶显示器出现的偏绿 (Greenish) 及水平 X-talk 等显示不良,提高显示装置的画面品质。

[0087] 实施例三

[0088] 本发明实施例还提供了一种显示装置,其包括实施例一和二中所述的任意一种阵列基板。所述显示装置可以为:液晶面板、电子纸、OLED 面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0089] 本实施例所述显示装置,因采用了本发明所述的阵列基板上,因此可在不降低透过率的前提下,改善显示装置出现的偏绿 (Greenish) 及水平 X-talk 等显示不良,显示效果得以提高。

[0090] 实施例四

[0091] 另一方面,本发明实施例还提供一种阵列基板的制造方法,如图 4 和图 5 所示,该方法包括:

[0092] 101、在基板 10 上形成第二栅金属层 111;

[0093] 本实施例中阵列基板还可如图 3 所示,包括第一公共电极线 192 和第二公共电极线 191,第二公共电极线 191 可与第二栅金属层 111 位于同一层。可选地,本步骤在基板 10 上形成栅金属膜层,通常形成薄膜可以采用沉积、涂覆、溅射等多种方式,然后通过涂覆光刻胶涂胶、曝光、显影和刻蚀等步骤,在基板 10 上形成第二栅金属层 111(包括栅极及栅线的图案)的图案,以及第二公共电极线 191 的图案。优选地,本步骤曝光时可使用步骤 103 中形成薄膜晶体管的第一栅金属层时所使用的掩模板。

[0094] 102、在完成 101 步骤的基板上形成第二栅绝缘层 121;

[0095] 第二栅绝缘层 121 与图 1 所示的栅绝缘层 12 图形相同,因此本步骤可采用现有技术中形成栅绝缘层 12 时所使用的掩模板,形成栅绝缘层的同时形成漏极过孔,暴露薄膜晶体管的漏极。当然也可以不使用掩模板形成过孔,形成第二栅绝缘层即可。第一、第二栅绝缘层的材料一般采用 SiNx 等绝缘材料。

[0096] 103、在完成 102 步骤的基板上自下而上依次形成:半导体层 13、源漏电极层 14、栅绝缘层 122 和第一栅金属层 112;其中,源漏电极层 14 包括源电极、漏电极、数据线的图案。

[0097] 可选地,图 3 所示的第一公共电极线 192 可与第一栅金属层 112 位于同一层,且第一公共电极线 192 通过栅绝缘层 122 及绝缘层 121 中的过孔与第二公共电极线 191 相连。

[0098] 本步骤中形成薄膜晶体管,且与第一栅金属层 112 同步形成的还有第一公共电极线 192,另外如果形成图 3 的结构图,那么此时还需要形成的是:第二公共电极线 191 与第一公共电极线 192 的连接过孔。

[0099] 本步骤半导体层 13、源漏电极层 14、栅绝缘层 122 和第一栅金属层 112 采用的材料及制备方法与现有技术大致类似,例如,第 2 次掩膜工艺形成半导体层,第 3 次掩膜工艺形成源漏电极层 14,第 4 次掩膜工艺在栅绝缘层 122 中形成 191 与 192 的连接过孔以及漏极过孔,第 5 次掩膜工艺形成第一栅金属层 112。

[0100] 只不过,因栅绝缘层 122 上需设置两个过孔,不能使用原来的掩模板,可使用步骤 104 形成树脂层 15 时所使用的掩模板。

[0101] 104、在完成 103 步骤的基板上形成树脂层及树脂层的过孔图形;

[0102] 形成树脂层 15 的过孔图形是指:形成公共电极 17 与第一公共电极线 192 的连接过孔,进一步地,可以在形成树脂层的该连接过孔时一并形成漏极过孔,可降低后续过孔形成时的刻蚀时间以及刻蚀难度。漏极过孔用于连接像素电极和薄膜晶体管的漏极。

[0103] 105、在完成 104 步骤的基板上形成第一透明导电膜层,采用构图工艺形成第一电极。图 5 中,第一电极为公共电极 17,公共电极 17 通过第一公共电极线 192 上方的树脂层 15 中的过孔与第一公共电极线 192 相连;

[0104] 106、在完成 105 步骤的基板上形成钝化层 18 及钝化层的过孔图形;

[0105] 本步骤形成钝化层的过孔图形可以有 2 个方案:第一个方案,可以在钝化层 18 上形成漏极过孔,贯穿钝化层 18、树脂层 15 和栅绝缘层 122,露出漏电极;第二个方案也可以分步形成漏极过孔,即在形成有漏极过孔的树脂层 15 的基础上进行形成贯穿钝化层 18 的过孔即可。

[0106] 107、在完成 106 步骤的基板上形成第二透明导电膜层,采用构图工艺形成第二电极。

[0107] 可选地,如图 5 所示,第二电极为像素电极 20 且像素电极 20 通过贯穿钝化层 18、树脂层 15 及栅绝缘层 122 的漏极过孔与薄膜晶体管的漏极相连。

[0108] 本实施例提供的阵列基板制造方法,无需增加新的掩模板,形成的阵列基板中设置有第一、第二栅金属层作为薄膜晶体管半导体层的遮挡层,可避免因半导体层受到光照射导致的 TFT 漏电流异常增加;进一步地,形成的阵列基板中还设置有层叠的第一公共电极线和第二公共电极线,可在不影响像素开口率的前提下降低公共电极的电阻,避免因公共电极电阻过大产生延迟。因此,本实施例所述阵列基板可在不降低透过率的前提下,改善液晶显示器出现的偏绿 (Greenish) 及水平 X-talk 等显示不良,提高显示装置的画面品质。

[0109] 其中,优选地,第二电极 (图中的像素电极 20) 为狭缝状。

[0110] 其中,可选地,步骤 103 如图 6 所示,具体可包括:

[0111] 下面叙述过程参照图 7 所示。

[0112] 1031、在第二栅绝缘层 121 上形成半导体层 13,并采用构图工艺形成所述薄膜晶体管的半导体层图案;

[0113] 1032、形成源漏电极层 14,采用构图工艺分别在半导体层 13 上形成所述薄膜晶体管的源极和漏极以及数据线 16;

[0114] 1033、形成栅绝缘层 122;

[0115] 1034、形成第一栅金属层 112,采用构图工艺形成栅极,栅线,以及第一公共电极线 192,第一公共电极线 192 位于第二公共电极线 191 上方的对应位置。

[0116] 本实施例提供的阵列基板的制造方法,无需增加新的掩模板,形成的阵列基板即

可在不降低透过率的前提下,改善液晶显示器出现的偏绿 (Greenish) 及水平 X-talk 等显示不良,提高显示装置的画面品质。

[0117] 需要说明的是,在本发明实施例中,所述各步骤的序号并不能用于限定各步骤的先后顺序,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,对各步骤的先后变化也在本发明的保护范围之内

[0118] 本发明实施例所述的技术特征,在不冲突的情况下,可任意相互组合使用。

[0119] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。




图 1




图 2




图 3




图 4




图 5




图 6




图 7

