



(12)发明专利申请

(10)申请公布号 CN 110398863 A

(43)申请公布日 2019.11.01

(21)申请号 201910662361.5

(22)申请日 2019.07.22

(71)申请人 深圳市华星光电半导体显示技术有限公司

地址 518132 广东省深圳市光明新区公明街道塘明大道9-2号

(72)发明人 陈黎暄

(74)专利代理机构 深圳翼盛智成知识产权事务所(普通合伙) 44300

代理人 黄威

(51)Int.Cl.

G02F 1/1343(2006.01)


权利要求书2页 说明书5页 附图3页

(54)发明名称

显示面板

(57)摘要

本发明提供一种显示面板,包括:衬底基板、薄膜晶体管层、平坦化层、像素电极以及像素定义层;本发明提出一种新的像素电极设计,将传统的阵列基板侧的像素电极分为所述第一电极层与所述第二电极层;利用第一电极层作为阻挡层,用于阻挡PFA的离子进入基层和液晶层;最终解决显示面板的图像残留的异常的问题。



1. 一种显示面板,其特征在于,包括:
衬底基板;
薄膜晶体管层,设于所述衬底基板上;
平坦化层;设于所述薄膜晶体管层远离所述衬底基板的一侧;
多个像素电极,设于所述平坦化层远离所述薄膜晶体管层的一侧;
像素定义层,设于所述平坦化层远离所述薄膜晶体管层的一侧;
其中,所述像素定义层具有若干开槽,所述开槽贯穿所述像素定义层直至所述像素电极。
2. 根据权利要求1所述的阵列基板,其特征在于,
所述像素电极包括第一电极层和第二电极层;
所述第二电极层设于所述第一电极层上。
3. 根据权利要求1所述的阵列基板,其特征在于,
所述平坦化层设有若干凹槽,每一凹槽对应所述开槽,所述像素电极设于所述凹槽中;
所述凹槽的深度为30nm~50nm。
4. 根据权利要求2所述的阵列基板,其特征在于,
所述第一电极层厚度为 h_1 ,所述第二电极层厚度为 h_2 ;
其中, $h_1 < a * h_2$;所述 a 的范围为0.5~1.2;
所述 $10\text{nm} < h_2 < 200\text{nm}$ 。
5. 根据权利要求2所述的阵列基板,其特征在于,
所述使第一电极层的导电率小于所述第二电极层的导电率;
所述第一电极层与所述第二电极层通过半色调掩膜工艺制备;
相邻的像素电极之间设有一间距。
6. 根据权利要求2所述的阵列基板,其特征在于,
所述第二电极层包括:
一主干,呈十字形;
若干像素电极分支,连接所述主干并沿不同方向延伸;以及
一封闭框,连接所有像素电极分支的末端以及所述主干。
7. 根据权利要求6所述的阵列基板,其特征在于,
多个像素电极分支分别沿与水平方向呈 45° 、 135° 、 -135° 、及 -45° 夹角的方向延伸。
8. 根据权利要求3所述的阵列基板,其特征在于,
所述薄膜晶体管层包括:
半导体层,设于所述缓冲层远离所述阻隔层的一侧;
第一栅极绝缘层,设于所述缓冲层以及所述半导体层上;
第一栅极,设于所述第一栅极绝缘层远离所述缓冲层的一侧;
第二栅极绝缘层,设于所述第一栅极绝缘层以及所述第一栅极上;
第二栅极,设于所述第二栅极绝缘层远离所述第一栅极绝缘层上;
层间绝缘层,设于所述第二栅极以及所述第二栅极绝缘层上;
源漏极层,设于所述层间绝缘层远离所述第二栅极绝缘层的一侧。
9. 根据权利要求8所述的显示面板,其特征在于,

所述源漏极层包括源极以及漏级；

所述半导体层具有源极区以及漏级区；

所述源极贯穿所述层间绝缘层直至所述源极区，所述漏级贯穿所述层间绝缘层直至所述漏级区。

10. 根据权利要求8所述的显示面板，其特征在于，
所述第一电极层连接所述源极或漏级。

显示面板

技术领域

[0001] 本发明涉及显示领域,尤其是涉及一种显示面板。

背景技术

[0002] 根据液晶光学的理论计算,在垂直排列液晶显示屏(VA LCD)制备操作中,其中透过率为: $T=0.5*\sin^2(2\phi)\sin^2(\pi*\Delta nd/\lambda)$,这需要液晶的方位角 ϕ 偏转到45度的位置,此时入射光经过液晶层后偏振方向发生90度偏转,这时候透过率最大。所以现有的VA LCD设计中,常用的像素电极(ITO)图案的水平/垂直方向成45度排列,使得在施加电压驱动时,液晶分子能够沿着 $\phi=45$ 度的方向排列。

[0003] 现有设计中,在采用有机平坦层(PFA)替代钝化层的结构中,由于有机平坦层在合成时会受到化学过程的影响,容易残留杂质和离子,特别是在制作成显示屏器件后,PFA容易发生离子析出的问题,导致离子进入液晶层并影响其电阻率,并进而影响图像残留结果。

[0004] PFA中的离子容易进入液晶层的一个原因,在阵列基板侧图案化的像素电极,具有线宽以及光栅间距(Line/Space)周期性结构,部分PFA和液晶之间仅存在一基层进行阻隔,基层对离子的阻挡能力并不强,另一方面基层受到离子侵入以后,其电阻率和电容的变化同样会影响图像残留的结果。

[0005] 因此,有必要提出一种新显示面板,提高显示面板的稳定性,解决了现有技术中由于电阻率和电容的变化同样会影响图像残留的异常的问题。

发明内容

[0006] 本发明的目的在于,提供一种显示面板,通过将传统的阵列基板侧的像素电极分为所述第一电极层与所述第二电极层;利用第一电极层作为阻挡层,用于阻挡PFA的离子进入基层和液晶层,进而可以解决显示面板的图像残留的异常的问题。

[0007] 本发明提供一种显示面板,包括:衬底基板;薄膜晶体管层,设于所述衬底基板上;平坦化层;设于所述薄膜晶体管层远离所述衬底基板的一侧;多个像素电极,设于所述平坦化层远离所述薄膜晶体管层的一侧;像素定义层,设于所述平坦化层远离所述薄膜晶体管层的一侧;其中,所述像素定义层具有若干开槽,所述开槽贯穿所述像素定义层直至所述像素电极。

[0008] 进一步地,所述像素电极包括第一电极层和第二电极层;所述第二电极层设于所述第一电极层上。

[0009] 进一步地,所述平坦化层设若干凹槽,每一凹槽对应所述开槽,所述像素电极设于所述凹槽中;所述凹槽的深度为30nm~50nm。

[0010] 进一步地,所述第一电极层厚度为 h_1 ,所述第一电极层厚度为 h_2 ;其中, $h_1 < a * h_2$;所述 a 的范围为0.5~1.2;所述 $10\text{nm} < h_2 < 200\text{nm}$ 。

[0011] 进一步地,所述使第一电极层的导电率小于所述第二电极层的导电率;所述第一电极层与所述第二电极层通过半色调掩膜工艺制备;相邻的像素电极之间设有一间距。

[0012] 进一步地,所述第二电极层包括:一主干,呈十字形;若干像素电极分支,连接所述主干并沿不同方向延伸;以及一封闭框,连接所有像素电极分支的末端以及所述主干。

[0013] 进一步地,多个像素电极分支分别沿与水平方向呈 45° 、 135° 、 -135° 、及 -45° 夹角的方向延伸。

[0014] 进一步地,所述薄膜晶体管层包括:半导体层,设于所述缓冲层远离所述阻隔层的一侧;第一栅极绝缘层,设于所述缓冲层以及所述半导体层上;第一栅极,设于所述第一栅极绝缘层远离所述缓冲层的一侧;第二栅极绝缘层,设于所述第一栅极绝缘层以及所述第一栅极上;第二栅极,设于所述第二栅极绝缘层远离所述第一栅极绝缘层上;层间绝缘层,设于所述第二栅极以及所述第二栅极绝缘层上;源漏极层,设于所述层间绝缘层远离所述第二栅极绝缘层的一侧。

[0015] 进一步地,所述源漏极层包括源极以及漏级;所述半导体层具有源极区以及漏级区;所述源极贯穿所述层间绝缘层直至所述源极区,所述漏级贯穿所述层间绝缘层直至所述漏级区。

[0016] 进一步地,所述第一电极层连接所述源极或漏级。

[0017] 本发明的有益效果是:本发明提供一种显示面板,提出一种新的像素电极设计,将传统的阵列基板侧的像素电极分为所述第一电极层与所述第二电极层;利用第一电极层作为阻挡层,用于阻挡PFA的离子进入基层和液晶层,最终解决显示面板的图像残留的异常的问题;所述第二电极层作为图案层,通过适当地调整上下层的高度关系,可以维持 45° 的电场方向;其次,在适当所述第一电极层与所述第二电极层调整高度关系后,像素电极边缘的电场变得更为均匀,会有利于边缘区域透过率的提升。

附图说明

[0018] 下面结合附图和实施例对本发明作进一步的描述。

[0019] 图1为本发明一实施例的显示面板的结构示意图;

[0020] 图2为本发明一实施例的第二电极层的电极图案的平面示意图;

[0021] 图3为传统像素电极结构下电场分布;

[0022] 图4为本发明一实施例的像素电极结构下电场分布;

[0023] 图5为本发明一实施例的像素电极结构下交错的电场分布图;

[0024] 显示面板100;

[0025] 衬底基板101;薄膜晶体管层102;平坦化层103;

[0026] 像素电极104;像素定义层105;开槽106;

[0027] 过孔107;凹槽1031;半导体层1021;

[0028] 第一栅极绝缘层1022;第一栅极1023;第二栅极绝缘层1024;

[0029] 第二栅极1025;层间绝缘层1026;源漏极层1027;

[0030] 第一电极层1041;第二电极层1042;主干1042a;

[0031] 像素电极分支1042b;封闭框1042c。

具体实施方式

[0032] 以下是各实施例的说明是参考附加的图式,用以例示本发明可以用实施的特定实

施例。本发明所提到的方向用语,例如上、下、前、后、左、右、内、外、侧等,仅是参考附图式的方向。本发明提到的元件名称,例如第一、第二等,仅是区分不同的元部件,可以更好的表达。在图中,结构相似的单元以相同标号表示。

[0033] 本文将参照附图来详细描述本发明的实施例。本发明可以表现为许多不同形式,本发明不应仅被解释为本文阐述的具体实施例。本发明提供这些实施例是为了解释本发明的实际应用,从而使本领域其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改方案。

[0034] 在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。

[0035] 本发明提供一种显示面板,包括:衬底基板;薄膜晶体管层,设于所述衬底基板上;平坦化层;设于所述薄膜晶体管层远离所述衬底基板的一侧;多个像素电极,设于所述平坦化层远离所述薄膜晶体管层的一侧;像素定义层,设于所述平坦化层远离所述薄膜晶体管层的一侧;其中,所述像素定义层具有若干开槽,所述开槽贯穿所述像素定义层直至所述像素电极。

[0036] 优选的,所述像素电极包括第一电极层和第二电极层;所述第二电极层设于所述第一电极层上。

[0037] 优选的,所述平坦化层设有若干凹槽,每一凹槽对应所述开槽,所述像素电极设于所述凹槽中;所述凹槽的深度为30nm~50nm。

[0038] 优选的,所述第一电极层厚度为 h_1 ,所述第二电极层厚度为 h_2 ;其中, $h_1 < a \cdot h_2$;所述 a 的范围为0.5~1.2;所述 $10\text{nm} < h_2 < 200\text{nm}$ 。

[0039] 优选的,所述使第一电极层的导电率小于所述第二电极层的导电率;所述第一电极层与所述第二电极层通过半色调掩膜工艺制备;

[0040] 优选的,相邻的像素电极之间设有一间距。

[0041] 优选的,所述第二电极层包括:一主干,呈十字形;若干像素电极分支,连接所述主干并沿不同方向延伸;以及一封闭框,连接所有像素电极分支的末端以及所述主干。

[0042] 优选的,多个像素电极分支分别沿与水平方向呈 45° 、 135° 、 -135° 、及 -45° 夹角的方向延伸。

[0043] 优选的,所述薄膜晶体管层包括:

[0044] 半导体层,设于所述缓冲层远离所述阻隔层的一侧;

[0045] 第一栅极绝缘层,设于所述缓冲层以及所述半导体层上;

[0046] 第一栅极,设于所述第一栅极绝缘层远离所述缓冲层的一侧;

[0047] 第二栅极绝缘层,设于所述第一栅极绝缘层以及所述第一栅极上;

[0048] 第二栅极,设于所述第二栅极绝缘层远离所述第一栅极绝缘层上;

[0049] 层间绝缘层,设于所述第二栅极以及所述第二栅极绝缘层上;

[0050] 源漏极层,设于所述层间绝缘层远离所述第二栅极绝缘层的一侧。

[0051] 优选的,所述源漏极层包括源极以及漏级;所述半导体层具有源极区以及漏级区;

所述源极贯穿所述层间绝缘层直至所述源极区,所述漏级贯穿所述层间绝缘层直至所述漏级区。

[0052] 优选的,所述第一电极层连接所述源极或漏级。

[0053] 如图1所示,在一实施例中,本发明的显示面板100包括:衬底基板101、薄膜晶体管层102、平坦化层103、像素电极104以及像素定义层105。

[0054] 在本实施例中,所述衬底基板101为透明基板;所述薄膜晶体管层102设于所述衬底基板101上;所述薄膜晶体管层102起到开关的作用,主要用于驱动所述像素电极104。

[0055] 所述薄膜晶体管层102包括:半导体层1021、第一栅极绝缘层1022、第一栅极1023、第二栅极绝缘层1024、第二栅极1025、层间绝缘层1026以及源漏极层1027。

[0056] 所述半导体层1021设于所述衬底基板101上;所述半导体层1021具有一漏级区1021b以及源极区1021a。

[0057] 所述第一栅极绝缘层1022设于所述衬底基板101以及所述半导体层1021上;所述第一栅极绝缘层1022主要起到将相邻的金属层之间绝缘,防止影响工作。

[0058] 所述第一栅极1023设于所述第一栅极绝缘层1022远离所述衬底基板101的一侧;所述第二栅极绝缘层1024设于所述第一栅极绝缘层1022以及所述第一栅极1023上;所述第二栅极1025设于所述第二栅极绝缘层1024远离所述第一栅极绝缘层1022上;所述层间绝缘层1026设于所述第二栅极1025以及所述第二栅极绝缘层1024上。

[0059] 所述源漏极层1027设于所述层间绝缘层1026远离所述第二栅极绝缘层1024的一侧。所述源漏极层1027包括源极1027a以及漏级1027b。

[0060] 所述源极1027a贯穿所述层间绝缘层1026直至所述源极区1021a,所述漏级1021b贯穿所述层间绝缘层1026直至所述漏级区1021b。

[0061] 所述平坦化层103设于所述薄膜晶体管层102远离所述衬底基板101的一侧,所述平坦化层103通过涂布的方式制备;所述像素电极104设于所述平坦化层103远离所述薄膜晶体管层102的一侧;

[0062] 所述像素定义层105设于所述平坦化层103远离所述薄膜晶体管层102的一侧;所述像素定义层105具有若干开槽106,所述开槽106贯穿所述像素定义层105直至所述像素电极104。亦即,所述像素电极104暴露于对应的开槽106中。

[0063] 所述平坦化层103设若干凹槽1031,每一凹槽1031对应所述开槽106,所述像素电极104设于所述凹槽1031中。所述凹槽1031的深度为30nm~50nm,优选为40nm,也可以为35nm或45nm。

[0064] 这可以使得所述像素电极104凸出所述平坦化层103的高度降低到10nm以下,可以用于液晶效率的提升和暗态漏光的降低。

[0065] 所述像素电极104包括第一电极层1041和第二电极层1042;所述第二电极层1042设于所述第一电极层1041上,所述第一电极层1041设于凹槽1031中。所述第一电极层1041贯穿一过孔107连接所述源极1027a或漏级1027b,在本实施例中,所述第一电极层1041连接所述漏级1027b。

[0066] 如图2所示,图中表示出所述第二电极层1042的其中一实施例的电极图案,在本实施例中,所述第二电极层1042包括:主干1042a、若干像素电极分支1042b以及封闭框1042c。

[0067] 所述主干1042a呈十字形;每一像素电极分支1042b连接所述主干1042a并沿不同

方向延伸;所述封闭框1042c连接所有像素电极分支1042b的末端以及所述主干1042a。

[0068] 多个像素电极分支1042b分别沿与水平方向呈 45° 、 135° 、 -135° 、及 -45° 夹角的方向延伸。

[0069] 所述第一电极层1041厚度为 h_1 ,所述第一电极层1041厚度为 h_2 ;其中, $h_1 < a * h_2$;所述a的范围为 $0.5 \sim 1.2$;所述 $10 < h_2 < 200\text{nm}$,优选为 100nm ,也可以为 50nm 、 80nm 、 120nm 、 150nm 以及 180nm 。

[0070] 在适当调整所述第一电极层1041与所述第二电极层1042的厚度关系后,所述像素电极104边缘的电场变得更为均匀,会有利于边缘区域透过率的提升。例如:图4为本发明一实施例的像素电极结构下电场分布,其相较于图3所示的传统像素电极结构下电场分布而言,本发明所述像素电极104边缘的电场变得更为均匀。

[0071] 将像素电极104分为两层后,通过适当地调整上下层的高度关系,可以维持 45° 的电场方向。如图5所示,其表现出本发明一实施例的像素电极结构下交错的电场分布图。

[0072] 所述第一电极层1041与所述第二电极层1042通过半色调掩膜工艺制备;相邻的像素电极104之间设有一间距,通过一道光罩制程使得相邻的像素电极104是分离状态。

[0073] 所述使第一电极层1041的导电率小于所述第二电极层1042的导电率,主要通过制程中控制氧气的含量调整导电率。

[0074] 本发明提出一种显示面板100,提出一种新的像素电极104设计,将传统的阵列基板侧的像素电极104分为所述第一电极层1041与所述第二电极层1042;可以利用第一电极层1041作为阻挡层,阻挡PFA的离子进入基层和液晶层(现有技术,并未在附图中标记),最终可以解决显示面板的图像残留的异常的问题。

[0075] 所述第二电极层1042作为图案层,通过适当地调整上下层的高度关系,可以维持 45° 的电场方向;其次,在适当所述第一电极层1041与所述第二电极层1042调整高度关系后,所述像素电极104边缘的电场变得更为均匀,会有利于所述像素电极104边缘区域透过率的提升。

[0076] 应当指出,对于经充分说明的本发明来说,还可具有多种变换及改型的实施方案,并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明,而不是对发明的限制。总之,本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。




图1




图2



图3




图4




图5

专利名称(译)	显示面板		
公开(公告)号	CN110398863A	公开(公告)日	2019-11-01
申请号	CN201910662361.5	申请日	2019-07-22
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	陈黎暄		
发明人	陈黎暄		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/134309 G02F1/13439		
代理人(译)	黄威		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种显示面板，包括：衬底基板、薄膜晶体管层、平坦化层、像素电极以及像素定义层；本发明提出一种新的像素电极设计，将传统的阵列基板侧的像素电极分为所述第一电极层与所述第二电极层；利用第一电极层作为阻挡层，用于阻挡PFA的离子进入基层和液晶层；最终解决显示面板的图像残留的异常的问题。

