



(21)申请号 201610065459.9

(22)申请日 2016.01.29

(65)同一申请的已公布的文献号
申请公布号 CN 105467707 A

(43)申请公布日 2016.04.06

(73)专利权人 京东方科技集团股份有限公司
地址 100015 北京市朝阳区酒仙桥路10号

(72)发明人 郝学光 马永达 吴新银 乔勇

(74)专利代理机构 北京三高永信知识产权代理
有限责任公司 11138
代理人 鞠永善

(51)Int.Cl.
G02F 1/1362(2006.01)

(56)对比文件

US 6304305 B1, 2001.10.16,
CN 103995407 A, 2014.08.20,
CN 103995407 A, 2014.08.20,
JP 特开平11-233777 A, 1999.08.27,
JP 特开平11-233778 A, 1999.08.27,
CN 104297969 A, 2015.01.21,
CN 203811952 U, 2014.09.03,

审查员 辛迪迪


权利要求书1页 说明书7页 附图2页

(54)发明名称

一种放电电路、阵列基板、液晶显示面板及
显示装置

(57)摘要

本发明公开了一种放电电路、阵列基板、液晶显示面板及显示装置,属于液晶显示技术领域。所述放电电路包括放电晶体管、信号控制端和低压电源端;所述放电晶体管,用于在所述信号控制端输出的控制信号的作用下将所述信号线上的电荷释放到所述低压电源端。本发明通过放电晶体管的栅极与信号控制端连接,放电晶体管的第一电极与信号线电连接,第二电极与低压电源端电连接,显示装置断电过程中,信号控制端通过放电晶体管的栅极控制放电晶体管的第一电极和第二电极导通,将信号线上的电荷快速释放到低压电源端,避免因信号线上的电荷不能完全迅速释放,导致像素单元工作延时,显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。



1. 一种放电电路,其特征在于,所述放电电路包括放电晶体管、信号控制端和低压电源端,所述放电晶体管的栅极与所述信号控制端连接,所述放电晶体管的第一电极与信号线电连接,第二电极与低压电源端电连接;

所述放电晶体管,用于在所述信号控制端输出的控制信号的作用下将所述信号线上的电荷释放到所述低压电源端;

所述放电电路还包括信号控制模块,所述信号控制模块包括电荷检测模块和脉冲信号发生器,所述电荷检测模块与所述信号线电连接,通过所述电荷检测模块检测所述信号线上的电荷量是否达到预设数值,所述脉冲信号发生器的输入端与所述电荷检测模块电连接,所述脉冲信号发生器的输出端与所述放电晶体管的栅极连接,所述电荷检测模块用于在所述信号线上的电荷超过预设数值时,通过所述脉冲信号发生器发出脉冲信号,控制所述放电晶体管的第一电极和第二电极导通。

2. 根据权利要求1所述的放电电路,其特征在于,所述放电电路还包括高压电源端和静电放电防护模块,所述静电放电防护模块与所述信号线、所述低压电源端及所述高压电源端电连接;

所述静电放电防护模块,用于在所述信号线上的电压低于所述低压电源端的电压时,将所述信号线上的电荷释放到所述低压电源端;

在所述信号线上的电压高于所述高压电源端的电压时,将所述信号线上的电荷释放到所述高压电源端。

3. 根据权利要求2所述的放电电路,其特征在于,所述静电放电防护模块包括第一静电放电防护晶体管和第二静电放电防护晶体管;

所述第一静电放电防护晶体管的栅极和第一电极分别与所述低压电源端电连接,所述第一静电放电防护晶体管的第二电极与所述信号线电连接;

所述第二静电放电防护晶体管的栅极和第一电极分别与所述信号线电连接,所述第二静电放电防护晶体管的第二电极与所述高压电源端电连接。

4. 根据权利要求3所述的放电电路,其特征在于,所述放电晶体管、所述第一静电放电防护晶体管和所述第二静电放电防护晶体管的有源层均由非晶硅或多晶硅制成。

5. 根据权利要求4所述的放电电路,其特征在于,所述多晶硅为低温多晶硅。

6. 根据权利要求1所述的放电电路,其特征在于,所述信号线为栅线或数据线。

7. 根据权利要求1所述的放电电路,其特征在于,所述放电晶体管为薄膜晶体管。

8. 根据权利要求7所述的放电电路,其特征在于,所述放电晶体管为N型薄膜晶体管或P型薄膜晶体管。

9. 一种阵列基板,其特征在于,所述阵列基板包括权利要求1-8任一项所述的放电电路。

10. 根据权利要求9所述的一种阵列基板,其特征在于,所述放电电路的静电放电防护模块设置在所述阵列基板的外围。

11. 一种液晶显示面板,其特征在于,所述液晶显示面板包括权利要求9或10所述的阵列基板。

12. 一种显示装置,其特征在于,所述显示装置包括权利要求11所述的液晶显示面板。

一种放电电路、阵列基板、液晶显示面板及显示装置

技术领域

[0001] 本发明涉及液晶显示技术领域,特别涉及一种放电电路、阵列基板、液晶显示面板及显示装置。

背景技术

[0002] LCD(Liquid Crystal Display,液晶显示器)因具有轻、薄、功耗低、亮度高以及画质高等优点,在平板显示领域占据了重要的地位。其中,LCD的液晶显示面板中的阵列基板包括像素单元和数据线,数据线 with 像素单元连接,通过数据线控制像素单元工作。在显示装置断电过程中,数据线上可能出现电荷积累,导致像素单元工作延时,LCD出现闪烁、串扰不良或静电放电损伤的情况,因此需通过放电电路对数据线上的电荷进行释放。

[0003] 现有的放电电路包括放电薄膜晶体管和开关信号线,放电薄膜晶体管的栅极与开关信号线连接,其源极和漏极中的一者与数据线连接,另一者与阵列基板上的公共电极连接,通过开关信号线控制放电薄膜晶体管将数据线上的电荷释放到公共电极上。

[0004] 在实现本发明的过程中,发明人发现现有技术至少存在以下问题:

[0005] 由于公共电极通常设置在LCD的边框上,随着LCD窄边框设计的发展趋势,公共电极的宽度也越来越窄,可承受电荷的能力越来越弱,数据线上的电荷不能完全迅速释放到公共电极上,也容易导致像素单元工作延时,LCD出现闪烁、串扰不良或静电放电损伤的状况。

发明内容

[0006] 为了解决现有技术中数据线上的电荷不能完全迅速释放到公共电极上,容易导致像素单元工作延时,LCD出现闪烁、串扰不良或静电放电损伤的状况的问题,本发明实施例提供了一种放电电路、阵列基板、液晶显示面板及显示装置。所述技术方案如下:

[0007] 第一方面,提供了一种放电电路,所述放电电路包括放电晶体管、信号控制端和低压电源端,所述放电晶体管的栅极与所述信号控制端连接,所述放电晶体管的第一电极与信号线电连接,第二电极与低压电源端电连接;

[0008] 所述放电晶体管,用于在所述信号控制端输出的控制信号的作用下将所述信号线上的电荷释放到所述低压电源端。

[0009] 进一步地,所述放电电路还包括高压电源端和静电放电防护模块,所述静电放电防护模块与所述信号线、所述低压电源端及所述高压电源端电连接;

[0010] 所述静电放电防护模块,用于在所述信号线上的电压低于所述低压电源端的电压时,将所述信号线上的电荷释放到所述低压电源端;

[0011] 在所述信号线上的电压高于所述高压电源端的电压时,将所述信号线上的电荷释放到所述高压电源端。

[0012] 进一步地,所述静电放电防护模块包括第一静电放电防护晶体管和第二静电放电防护晶体管;

[0013] 所述第一静电放电防护晶体管的栅极和第一电极分别与所述低压电源端电连接，所述第一静电放电防护晶体管的第二电极与所述信号线电连接；

[0014] 所述第二静电放电防护晶体管的栅极和第一电极分别与所述信号线电连接，所述第二静电放电防护晶体管的第二电极与所述高压电源端电连接。

[0015] 具体地，所述放电晶体管、所述第一静电放电防护晶体管和所述第二静电放电防护晶体管的有源层均由非晶硅或多晶硅制成。

[0016] 具体地，所述多晶硅为低温多晶硅。

[0017] 进一步地，所述放电电路还包括信号控制模块，所述信号控制模块的输入端与所述信号线电连接，所述信号控制模块的输出端与所述信号控制端电连接；

[0018] 所述信号控制模块用于在所述信号线上的电荷达到预设数值时，控制所述信号控制端发出控制信号。

[0019] 进一步地，所述信号控制模块包括电荷检测模块和脉冲信号发生器，所述电荷检测模块与所述信号线电连接，通过所述电荷检测模块检测所述信号线上的电荷量是否达到预设数值；

[0020] 所述脉冲信号发生器的输入端与所述电荷检测模块电连接，所述脉冲信号发生器的输出端与所述放电晶体管的栅极连接；

[0021] 所述电荷检测模块用于在所述信号线上的电荷超过预设数值时，通过所述脉冲信号发生器发出脉冲信号，控制所述放电晶体管的第一电极和第二电极导通。

[0022] 具体地，所述信号线为栅线或数据线。

[0023] 具体地，所述放电晶体管为薄膜晶体管。

[0024] 具体地，所述放电晶体管为N型薄膜晶体管或P型薄膜晶体管。

[0025] 第二方面，提供了一种阵列基板，所述阵列基板包括所述放电电路。

[0026] 具体地，所述放电电路的静电放电防护模块设置在所述阵列基板的外围。

[0027] 第三方面，提供了一种液晶显示面板，所述液晶显示面板包括所述阵列基板。

[0028] 第四方面，提供了一种显示装置，所述显示装置包括所述液晶显示面板。

[0029] 本发明实施例提供的技术方案带来的有益效果是：

[0030] 本发明通过放电晶体管的栅极与信号控制端连接，放电晶体管的第一电极与信号线电连接，第二电极与低压电源端电连接，显示装置断电过程中，信号控制端通过放电晶体管的栅极控制放电晶体管的第一电极和第二电极导通，将信号线上的电荷快速释放到低压电源端，避免因信号线上的电荷不能完全迅速释放，导致像素单元工作延时，显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。

附图说明

[0031] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0032] 图1是本发明一实施例提供的放电电路的结构示意图；

[0033] 图2是本发明又一实施例提供的放电电路的结构示意图；

- [0034] 图3是本发明又一实施例提供的静电放电防护模块的结构示意图；
- [0035] 图4是本发明又一实施例提供的放电电路的结构示意图。
- [0036] 其中：
- [0037] 1放电晶体管，11放电晶体管的栅极，12放电晶体管的第一电极，13放电晶体管的第二电极，
- [0038] 2信号控制端，
- [0039] 3低压电源端，
- [0040] 4信号线，
- [0041] 5第一静电放电防护晶体管，51第一静电放电防护晶体管的栅极，52第一静电放电防护晶体管的第一电极，53第一静电放电防护晶体管的第二电极，
- [0042] 6第二静电放电防护晶体管，61第二静电放电防护晶体管的栅极，62第二静电放电防护晶体管的第一电极，63第二静电放电防护晶体管的第二电极，
- [0043] 7高压电源端，
- [0044] 8信号控制线，
- [0045] 9低压电源线，
- [0046] 10高压电源线，
- [0047] A静电放电防护模块，
- [0048] B信号控制模块，B1电荷检测线，B2信号输出线。

具体实施方式

[0049] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

[0050] 实施例一

[0051] 如图1所示，本发明实施例提供了一种放电电路，该放电电路包括放电晶体管1、信号控制端2和低压电源端3，放电晶体管的栅极11与信号控制端2连接，放电晶体管的第一电极12与信号线4电连接，放电晶体管的第二电极13与低压电源端3电连接；

[0052] 放电晶体管1，用于在信号控制端2输出的控制信号的作用下将信号线4上的电荷释放到低压电源端3。

[0053] 阵列基板包括衬底基板、像素单元以及形成在衬底基板上的数据线和栅线，在本发明实施例中，信号线4可以为数据线或栅线，其中，数据线的一端与控制像素单元工作的像素薄膜晶体管的源极连接，另一端与像素单元连接，像素薄膜晶体管通过数据线控制像素单元工作，阵列基板上的栅线的一端与栅极信号控制端连接，另一端与像素薄膜晶体管的栅极连接，栅极信号控制端经栅线控制像素薄膜晶体管工作。

[0054] 在显示装置断电过程中，栅极信号控制端经栅线控制像素薄膜晶体管关闭，如果数据线上出现电荷积累，则像素单元不能立即停止工作，会导致显示装置出现闪烁、串扰不良或静电放电损伤等情况；如果栅线上出现电荷积累，栅极信号控制端发出的控制像素薄膜晶体管关闭的信号也不能迅速经栅线传递到像素薄膜晶体管上，一样会导致像素单元工作延时，显示装置出现闪烁、串扰不良或静电放电损伤等情况。

[0055] 在本发明实施例中，放电晶体管的栅极11经信号控制线8与信号控制端2连接，放

电晶体管的第二电极13经低压电源线9与低压电源端3电连接,信号控制线8和低压电源线9形成在阵列基板的衬底基板上。当在阵列基板上使用本发明实施例提供的放电电路时,如果显示装置断电过程中信号线4上出现了电荷积累,则信号控制端2输出控制信号,控制放电晶体管1打开,信号线4上的电荷经放电晶体管1释放到低压电源端3。

[0056] 本发明通过放电晶体管的栅极11与信号控制端2连接,放电晶体管的第一电极12与信号线4电连接,放电晶体管的第二电极13与低压电源端3电连接,显示装置断电过程中,信号控制端2通过放电晶体管的栅极11控制放电晶体管的第一电极12和放电晶体管的第二电极13导通,将信号线4上的电荷快速释放到低压电源端3,避免因信号线4上的电荷不能完全迅速释放,导致像素单元工作延时,显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。

[0057] 当然,本领域技术人员可知,由于在制作阵列基板的过程中,操作人员、机台或检测仪器都可能带有静电,导致制作阵列基板的每一工序都有可能产生静电,阵列基板上产生的静电累积到信号线4上会导致显示装置发生静电放电损伤,在显示装置正常工作过程中,当信号线4上的电荷积累到一定程度时,也可通过信号控制端2输出控制信号,使放电晶体管1打开,将信号线4上的电荷释放到低压电源端3。

[0058] 如图2所示,本发明实施例提供的放电电路还包括高压电源端7和静电放电防护模块A,静电放电防护模块A与信号线4、低压电源端3及高压电源端7电连接;

[0059] 静电放电防护模块A,用于在信号线4上的电压低于低压电源端3的电压时,将信号线4上的电荷释放到低压电源端3;

[0060] 在信号线4上的电压高于高压电源端7的电压时,将信号线4上的电荷释放到高压电源端7。

[0061] 在本发明实施例中,静电防护模块A经低压电源线9与低压电源端3电连接,静电放电防护模块A经高压电源线10与高压电源端7电连接,高压电源线10形成在阵列基板的衬底基板上。

[0062] 本领域技术人员可以理解,信号线4上出现电荷积累时可能积累正电荷,也可能积累负电荷。在本发明实施例中,当显示装置非处于断电过程时,如果信号线4上积累正电荷的量使信号线4上的电压高于高压电源端7的电压,则通过静电放电防护模块A将信号线4上积累的正电荷自动释放到高压电源端7;如果信号线4上积累负电荷的量使信号线4上的电压低于低压电源端3的电压,则通过静电放电防护模块A将信号线4上积累的负电荷自动释放到低压电源端3,从而防止显示装置发生静电放电损伤。

[0063] 而当显示装置处于断电过程时,信号控制端2发出控制信号控制放电晶体管1打开,信号线4上的电荷不仅可以经放电晶体管1释放到低压电源端3,还可通过静电放电防护模块A自动释放到低压电源端3或高压电源端7。

[0064] 通过静电放电防护模块A及高压电源端7的设置,提高本发明实施例提供的放电电路的放电效率,且防止显示装置因信号线4上积累电荷而发生静电放电损伤。

[0065] 在本发明实施例中,本领域技术人员可以理解,高压电源端7的电压为正值,低压电源端3的电压为负值,高压电源端7和低压电源端3的电压大小以能避免信号线4上积累的正电荷和负电荷的释放不会对显示装置造成静电放电损伤为准。

[0066] 如图3所示,也可参见图2,在本发明实施例中,静电放电防护模块A包括第一静电

放电防护晶体管5和第二静电放电防护晶体管6;

[0067] 第一静电放电防护晶体管的栅极51和第一静电放电防护晶体管的第一电极52分别与低压电源端3电连接,第一静电放电防护晶体管的第二电极53与信号线4电连接;

[0068] 第二静电放电防护晶体管的栅极61和第二静电放电防护晶体管的第一电极62分别与信号线4电连接,第二静电放电防护晶体管的第二电极63与高压电源端7电连接。

[0069] 在本发明实施例中,第一静电放电防护晶体管5为P型薄膜晶体管,第二静电放电防护晶体管6为N型薄膜晶体管。第一静电放电防护晶体管的栅极51和第一静电放电防护晶体管的第一电极52分别通过低压电源线8与低压电源端3电连接,第二静电放电防护晶体管的第二电极63通过高压电源线10与高压电源端7电连接。

[0070] 显示装置断电过程中,如果信号线4上积累正电荷,则信号控制端2控制放电晶体管1打开,信号线4上的正电荷通过放电晶体管1释放到低压电源端3,若信号线4上的电压高于高压电源端7的电压,则第二静电放电防护晶体管6打开,信号线4上的电荷经第二静电放电防护晶体管6释放到高压电源端7;如果信号线4上积累负电荷,信号控制端2控制放电晶体管1打开,信号线4上的电荷经放电晶体管1释放到低压电源端3,若信号线4上的电压低于低压电源端3的电压,则第一静电放电防护晶体管5打开,信号线4上积累的负电荷经第一静电放电防护晶体管5释放到低压电源端3。

[0071] 同理,若显示装置处于非断电过程时信号线4上出现电荷积累,如果信号线4上积累正电荷,则当信号线4上的电压高于高压电源端7的电压时,第二静电放电防护晶体管1打开,信号线4上的电荷经第二静电放电防护晶体管1释放到高压电源端7;如果信号线4上积累负电荷,则当信号线4上的电压低于低压电源端3的电压时,第一静电放电防护晶体管5打开,信号线4上的负电荷经第一静电放电防护晶体管5释放到低压电源端3。

[0072] 在本发明实施例中,放电晶体管1、第一静电放电防护晶体管5和第二静电放电防护晶体管6的有源层均由非晶硅或多晶硅制成。优选地,多晶硅为低温多晶硅,使得放电晶体管1、第一静电放电防护晶体管5和第二静电放电防护晶体管6体积较小,且结构简单,稳定性高。当然,本领域技术人员可知,放电晶体管1、第一静电放电防护晶体管5和第二静电放电防护晶体管6的有源层还可由其他半导体材料制成。

[0073] 如图4所示,在本发明实施例中,放电电路还包括信号控制模块B,信号控制模块B的输入端与信号线4电连接,信号控制模块B的输出端与信号控制端2电连接;

[0074] 信号控制模块B用于在信号线4上的电荷达到预设数值时,控制信号控制端2发出控制信号。

[0075] 在本发明实施例中,信号控制模块B的输入端通过电荷检测线B1与信号线4电连接,信号控制模块B的输出端通过信号输出线B2与信号控制端2电连接。其中,电荷检测线B1和信号输出线B2可以形成在阵列基板的衬底基板上,也可以设置在阵列基板的外围。

[0076] 通过信号控制模块B在信号线4上的电荷达到预设数值时发出控制信号,使放电晶体管1打开,将信号线4上的电荷释放到低压电源端3,在显示装置处于非断电过程时,通过放电晶体管1将信号线4上的电荷释放到低压电源端3,提高静电放电效率,防止显示装置发生静电放电损伤。

[0077] 如图3所示,在本发明实施例中,信号控制模块B包括电荷检测模块和脉冲信号发生器,电荷检测模块与信号线4电连接,通过电荷检测模块检测信号线4上的电荷量是否达

到预设数值；

[0078] 脉冲信号发生器的输入端与电荷检测模块电连接，脉冲信号发生器的输出端与放电晶体管的栅极11连接；

[0079] 电荷检测模块用于在信号线4上的电荷超过预设数值时，通过脉冲信号发生器发出脉冲信号，控制放电晶体管的第一电极12和放电晶体管的第二电极13导通。

[0080] 在本发明实施例中，电荷检测模块通过电荷检测线B1与信号线4电连接，脉冲信号发生器的输出端通过信号输出线B2与信号控制端2电连接。当电荷检测模块检测到信号线4上的电荷超过预设数值时，将该信息传递给脉冲信号发生器，脉冲信号发生器发出脉冲信号，使放电晶体管1打开，将信号线4上的电荷释放到低压电源端3，结构简单，提高静电放电效率，防止显示装置发生静电放电损伤。

[0081] 在本发明实施例中，放电晶体管1为薄膜晶体管，其中，放电晶体管1可以为N型薄膜晶体管或P型薄膜晶体管。若放电晶体管1为N型薄膜晶体管，则信号控制端2发出高电平信号时放电晶体管1导通；若放电晶体管1为P型薄膜晶体管，则信号控制端2发出低电平信号时放电晶体管1导通，优选地，放电晶体管1为N型薄膜晶体管。

[0082] 实施例二

[0083] 本发明实施例提供了一种阵列基板，该阵列基板包括实施例一中所述的放电电路，该放电电路的结构图如图1所示，也可参见图2-图4，在本发明实施例中，放电电路形成在阵列基板的衬底基板上，与阵列基板上的信号线4连接，其中，阵列基板上的信号线4包括数据线和栅线。

[0084] 本发明通过放电晶体管的栅极11与信号控制端2连接，放电晶体管的第一电极12与信号线4电连接，放电晶体管的第二电极13与低压电源端3电连接，显示装置断电过程中，信号控制端2通过放电晶体管的栅极11控制放电晶体管的第一电极12和放电晶体管的第二电极13导通，将信号线4上的电荷快速释放到低压电源端3，避免因信号线4上的电荷不能完全迅速释放，导致像素单元工作延时，显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。

[0085] 在本发明实施例中，放电电路的静电放电防护模块A设置在阵列基板的外围，减小阵列基板的厚度，顺应当前液晶显示器轻薄化生产的趋势。

[0086] 实施例三

[0087] 本发明实施例提供了一种液晶显示面板，该液晶显示面板包括实施例二中所述的阵列基板。

[0088] 本发明通过在阵列基板的衬底基板上形成如图1、图2、图3或图4所示的放电电路，放电电路的放电晶体管的栅极11与信号控制端2连接，放电晶体管的第一电极12与信号线4电连接，放电晶体管的第二电极13与低压电源端3电连接，使用本发明提供的液晶显示面板的显示装置断电过程中，信号控制端2通过放电晶体管的栅极11控制放电晶体管的第一电极12和放电晶体管的第二电极13导通，将信号线4上的电荷快速释放到低压电源端3，避免因信号线4上的电荷不能完全迅速释放，导致像素单元工作延时，显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。

[0089] 实施例四

[0090] 本发明实施例提供了一种显示装置，该显示装置包括实施例三所述的液晶显示

面板。

[0091] 本发明通过在液晶显示面板中的阵列基板上设置放电电路,放电电路的结构如图1-图4所示,通过放电电路的放电晶体管的栅极11与信号控制端2连接,放电晶体管1的第一电极与信号线4电连接,第二电极与低压电源端3电连接,显示装置断电过程中,信号控制端2通过放电晶体管的栅极11控制放电晶体管1的第一电极和第二电极导通,将信号线4上的电荷快速释放到低压电源端3,避免出现信号线4上的电荷因不能完全迅速释放,导致像素单元工作延时,本发明提供的显示装置出现闪烁、串扰不良或静电放电损伤的状况。

[0092] 上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。

[0093] 以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。




图1




图2




图3




图4

专利名称(译)	一种放电电路、阵列基板、液晶显示面板及显示装置		
公开(公告)号	CN105467707B	公开(公告)日	2019-08-09
申请号	CN201610065459.9	申请日	2016-01-29
[标]申请(专利权)人(译)	京东方科技集团股份有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司		
[标]发明人	郝学光 马永达 吴新银 乔勇		
发明人	郝学光 马永达 吴新银 乔勇		
IPC分类号	G02F1/1362		
CPC分类号	G02F1/136204 G02F2202/22 G09G3/36 G09G2310/0248 G09G2320/0209 G09G2320/0233 G09G2320/0247 H01L27/0266 H01L27/0296 H01L27/0285 H01L27/0292 H01L27/1222 H01L27/124 H01L29/78663 H01L29/78672		
其他公开文献	CN105467707A		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种放电电路、阵列基板、液晶显示面板及显示装置，属于液晶显示技术领域。所述放电电路包括放电晶体管、信号控制端和低压电源端；所述放电晶体管，用于在所述信号控制端输出的控制信号的作用下将所述信号线上的电荷释放到所述低压电源端。本发明通过放电晶体管的栅极与信号控制端连接，放电晶体管的第一电极与信号线电连接，第二电极与低压电源端电连接，显示装置断电过程中，信号控制端通过放电晶体管的栅极控制放电晶体管的第一电极和第二电极导通，将信号线上的电荷快速释放到低压电源端，避免因信号线上的电荷不能完全迅速释放，导致像素单元工作延时，显示装置出现闪烁、串扰不良或静电放电损伤的状况发生。

