



(12)发明专利

(10)授权公告号 CN 105045012 B

(45)授权公告日 2017. 12. 05

(21)申请号 201510574885.0

G02F 1/1368(2006.01)

(22)申请日 2015.09.10

G02F 1/1343(2006.01)

(65)同一申请的已公布的文献号

申请公布号 CN 105045012 A

(43)申请公布日 2015.11.11

(73)专利权人 深圳市华星光电半导体显示技术有限公司

地址 518132 广东省深圳市光明新区公明街道塘明大道9-2号

(72)发明人 王金杰 郭晋波

(74)专利代理机构 北京聿宏知识产权代理有限公司 11372

代理人 张文娟 朱绘

(51)Int.Cl.

G02F 1/1362(2006.01)

(56)对比文件

CN 103543563 A, 2014.01.29,

CN 104880866 A, 2015.09.02,

CN 104820320 A, 2015.08.05,

CN 103543563 A, 2014.01.29,

US 2011037932 A1, 2011.02.17,

审查员 秦琦冰


权利要求书1页 说明书5页 附图6页

(54)发明名称

像素结构、阵列基板及液晶显示面板

(57)摘要

本发明公开了一种像素结构、阵列基板及液晶显示面板。子像素区域水平设置,且数据线沿竖直方向贯穿子像素区域,使数据线与像素电极之间的寄生电容得到了有效减少,改善了垂直串扰现象。本发明使数据线与公共电极之间的距离大于预设距离,从而避免设置额外的黑色矩阵,提高了面板的开口率和穿透率,优化了显示效果。



1. 一种像素结构,其特征在于,包括扫描线、数据线、像素电极和公共电极;

所述扫描线和所述公共电极围成子像素区域;所述子像素区域的长度方向与所述扫描线平行,所述子像素区域的宽度方向与所述数据线平行;

所述数据线穿过所述子像素区域并与所述像素电极重叠;

所述数据线位于所述像素电极的下方,所述像素电极被其具有的分隔电极分隔成第一子像素电极区域和第二子像素电极区域,所述分隔电极与所述像素电极的沿长度方向的中心线重合;所述第一子像素电极区域和所述第二子像素电极区域分别关于所述数据线对称;

每个子像素电极区域上开设有若干缝隙,该若干缝隙将该子像素电极区域分隔为若干分隔片,该若干缝隙与该若干分隔片依次交替排列分布;

所述第一子像素电极区域上的分隔片与所述第二子像素电极区域上对应的分隔片分别在所述数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口,以减少所述数据线与该数据线上方的像素电极的重叠面积。

2. 根据权利要求1所述的像素结构,其特征在于,所述公共电极包括与所述子像素区域的宽度方向平行的第一条形公共电极和第二条形公共电极,所述第一条形公共电极和第二条形公共电极分别位于所述子像素区域的短边的外侧,所述第一条形公共电极和第二条形公共电极与所述扫描线围成所述子像素区域;

所述数据线位于所述第一条形公共电极和第二条形公共电极之间。

3. 根据权利要求2所述的像素结构,其特征在于,所述数据线与所述第一条形公共电极和第二条形公共电极之间的距离均大于预设距离。

4. 根据权利要求3所述的像素结构,其特征在于,所述数据线与所述第一条形公共电极之间的距离等于所述数据线与所述第二条形公共电极之间的距离。

5. 根据权利要求2所述的像素结构,其特征在于,所述公共电极还包括与所述子像素区域的长度方向平行的第三条形公共电极,所述第三条形公共电极的两端分别与所述第一条形公共电极和第二条形公共电极连通。

6. 根据权利要求5所述的像素结构,其特征在于,所述第三条形公共电极位于所述子像素区域内。

7. 一种阵列基板,其特征在于,包括:

衬底基板;以及

如权利要求1至6中任一项所述的像素结构,其设置在所述衬底基板上。

8. 一种液晶显示面板,其特征在于,包括:

彩膜基板;

如权利要求7所述的阵列基板,其与所述彩膜基板相对设置;以及
设置在所述彩膜基板和所述阵列基板之间的液晶层。

像素结构、阵列基板及液晶显示面板

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种像素结构,还涉及一种具有该像素结构的阵列基板、以及具有该阵列基板的液晶显示面板。

背景技术

[0002] 随着液晶显示技术的不断发展,液晶显示面板作为显示部件已广泛应用于移动电话、数码相机、PDA等电子产品中。液晶显示面板具有像素结构。

[0003] 图1示出了现有技术中像素结构(未显示像素电极)的结构示意图。图2示出了在图1所示的像素结构的基础上加入像素电极后的结构示意图。参照图1和图2,现有技术中的像素结构包括像素电极40、扫描线10、两条数据线30和三个公共电极20。由扫描线10和公共电极20围成的子像素区域竖直设置。扫描线10与子像素区域的宽度方向平行。其中两个公共电极与子像素区域的长度方向平行,这两个公共电极分别设置在子像素区域的左右两侧。两条数据线30与子像素区域的长度方向平行,这两条数据线30分别邻近设置在上述两个公共电极的左右两侧。

[0004] 现有技术中像素结构的缺陷在于:邻近设置的数据线30与公共电极之间的电压差会形成电场,电场使得相应位置的液晶分子发生明显偏转,从而使得液晶显示面板在该像素电极40的两侧出现漏光的现象。为了克服上述漏光的缺陷,通常要在邻近设置的数据线30与公共电极的上方覆盖黑色矩阵来进行遮光。然而,黑色矩阵的使用会大幅降低液晶显示面板的开口率,进而影响液晶显示面板的穿透率。最终,需要更大的背光亮度才能满足整个面板的亮度要求。

发明内容

[0005] 本发明所要解决的技术问题是:采用现有技术中的像素结构,大幅降低了液晶显示面板的开口率和穿透率,需要更大的背光亮度才能满足整个面板的亮度要求。

[0006] 为了解决上述技术问题,本发明提供了一种像素结构、阵列基板及液晶显示面板。

[0007] 根据本发明的第一个方面,提供了一种像素结构,其包括扫描线、数据线、像素电极和公共电极;

[0008] 所述扫描线和所述公共电极围成子像素区域;所述子像素区域的长度方向与所述扫描线平行,所述子像素区域的宽度方向与所述数据线平行;

[0009] 所述数据线穿过所述子像素区域并与所述像素电极重叠。

[0010] 优选的是,所述公共电极包括与所述子像素区域的宽度方向平行的第一条形公共电极和第二条形公共电极,所述第一条形公共电极和第二条形公共电极分别位于所述子像素区域的短边的外侧,所述第一条形公共电极和第二条形公共电极与所述扫描线围成所述子像素区域;

[0011] 所述数据线位于所述第一条形公共电极和第二条形公共电极之间。

[0012] 优选的是,所述数据线与所述第一条形公共电极和第二条形公共电极之间的距离

均大于预设距离。

[0013] 优选的是,所述数据线与所述第一条形公共电极之间的距离等于所述数据线与所述第二条形公共电极之间的距离。

[0014] 优选的是,所述公共电极还包括与所述子像素区域的长度方向平行的第三条形公共电极,所述第三条形公共电极的两端分别与所述第一条形公共电极和第二条形公共电极连通。

[0015] 优选的是,所述第三条形公共电极位于所述子像素区域内。

[0016] 优选的是,所述数据线位于所述像素电极的下方,所述像素电极被其具有的分隔电极分隔成第一子像素电极区域和第二子像素电极区域,所述分隔电极与所述像素电极的沿长度方向的中心线重合;所述第一子像素电极区域和所述第二子像素电极区域分别关于所述数据线对称;

[0017] 每个子像素电极区域上开设有若干缝隙,该若干缝隙将该子像素电极区域分隔为若干分隔片,该若干缝隙与该若干分隔片依次交替排列分布。

[0018] 优选的是,所述第一子像素电极区域上的分隔片与所述第二子像素电极区域上对应的分隔片分别在所述数据线上方断开,所述数据线上方的像素电极沿着该数据线的长度方向形成了条状的开口,以减少所述数据线与该数据线上方的像素电极的重叠面积。

[0019] 根据本发明的第二个方面,提供了一种阵列基板,其包括衬底基板以及上述像素结构。所述像素结构设置在所述衬底基板上。

[0020] 根据本发明的第三个方面,提供了一种液晶显示面板,其包括:彩膜基板、上述阵列基板以及设置在所述彩膜基板和所述阵列基板之间的液晶层。彩膜基板与所述阵列基板相对设置。

[0021] 与现有技术相比,上述方案中的一个或多个实施例可以具有如下优点或有益效果:

[0022] 应用本发明的像素结构,由于子像素区域水平设置,并且数据线沿竖直方向贯穿子像素区域,因此有效减少了数据线与像素电极之间的寄生电容,从而改善了垂直串扰(V-Crosstalk)现象。另外,本发明通过水平设置子像素区域,明显增大了数据线与两侧公共电极之间的距离,使数据线与公共电极之间的距离大于预设距离,保证了数据线与公共电极之间的由于电压差而产生的电场不足以使液晶分子发生明显偏转。该设计能有效减少或者完全取消对应用于遮挡相邻的数据线和公共电极的黑色矩阵的面积,从而提高了液晶显示面板的开口率和穿透率,优化了显示效果。

[0023] 本发明的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

[0024] 附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:

[0025] 图1示出了现有技术中像素结构(未显示像素电极)的结构示意图;

[0026] 图2示出了在图1所示的像素结构的基础上加入像素电极后的结构示意图;

- [0027] 图3示出了本实施例像素结构(未显示像素电极)的结构示意图;
- [0028] 图4示出了在图3所示的像素结构的基础上加入像素电极后的一种结构示意图;
- [0029] 图5示出了图4中所示的像素电极的结构示意图;
- [0030] 图6示出了在图3所示的像素结构的基础上加入像素电极后的另一种结构示意图;
- 以及
- [0031] 图7示出了图6中所示的像素电极的结构示意图。

具体实施方式

[0032] 以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。

[0033] 本发明实施例所要解决的技术问题是:采用现有技术中的像素结构,大幅降低了液晶显示面板的开口率和穿透率,需要更大的背光亮度才能满足整个面板的亮度要求。为解决上述技术问题,本发明实施例提供了一种能显著提高液晶显示面板的开口率和穿透率的像素结构。

[0034] 图3示出了本发明实施例的像素结构(未显示像素电极)的结构示意图。本实施例的像素结构主要包括一个主动元件(图中未示出)、两条扫描线10、一条数据线30、一个像素电极40和三个条形公共电极20。主动元件优选为薄膜晶体管,且主动元件分别与扫描线10、数据线30和像素电极40电连接。三个条形公共电极20分别为第一条形公共电极21、第二条形公共电极22和第三条形公共电极23。

[0035] 在本实施例中,由横向设置的两条扫描线10和纵向设置的两个条形公共电极(21、22)围成的区域为子像素区域50。该子像素区域50与彩膜基板上的一个子像素相对应,并且该子像素区域50上覆盖有像素电极40。子像素区域50水平设置,即子像素区域50的长度方向与扫描线10所在的水平方向平行,子像素区域50宽度方向与第一条形公共电极21和第二条形公共电极22所在的竖直方向平行。

[0036] 图4和图6分别示出了两种设置有像素电极40的像素结构。参照图4和图6,布设在子像素区域50内的像素电极40也相应地水平设置。

[0037] 两条扫描线10与子像素区域50的长度方向平行。两条扫描线10分别设置在子像素区域50的上下边的外侧。在三个条形公共电极20中,第一条形公共电极21和第二条形公共电极22均与子像素区域50的宽度方向平行,第三条形公共电极23与子像素区域50的长度方向平行。第一条形公共电极21和第二条形公共电极22分别设置在子像素区域50的左右边的外侧。特别地,第三条形公共电极23与子像素区域50的上边和下边的距离相等。更特别地,三个条形公共电极20形成呈H字型的结构。

[0038] 像素结构的数据线30与子像素区域50的宽度方向平行。贯穿子像素区域50的数据线30与第一条形公共电极21的距离大于预设距离,同时该数据线30与第二条形公共电极22的距离大于该预设距离。这里,预设距离的设置需满足:数据线30与第一条形公共电极21之间由于电压差而形成的电场不足以使液晶分子发生明显偏转,并且数据线30与第二条形公共电极22之间由于电压差而形成的电场不足以使液晶分子发生明显偏转。

[0039] 应用本实施例所述的像素结构,由于子像素区域50水平设置,并且数据线30沿竖直方向贯穿子像素区域50,因此有效减少了数据线30与像素电极40之间的寄生电容,从而改善了垂直串扰现象。举例来说,当子像素区域50的长度等于宽度的3倍时,使得位于该子像素区域50内的数据线30及像素电极40在沿竖直方向上的长度值接近现有技术的1/3。因而,本实施例能将数据线30与像素电极40之间的寄生电容减小至现有技术情况下的1/3左右。这样可以在液晶显示面板显示Crosstalk画面时大幅度降低像素电极40受到寄生电容影响时的电压跳变,从而改善了垂直串扰现象,提高了画面的显示质量。另外,本实施例通过水平设置子像素区域50,明显增大了数据线30与两侧公共电极(21、22)之间的距离,使数据线30与公共电极之间的距离大于预设距离,保证了数据线30与公共电极之间的由于电压差而产生的电场不足以使液晶分子发生明显偏转。该设计能有效减少或者完全取消对应用于遮挡相邻的数据线和公共电极的黑色矩阵的面积,从而提高了液晶显示面板的开口率和穿透率,优化了显示效果。

[0040] 在本发明一优选的实施例中,数据线30贯穿子像素区域50的中心区域。特别地,数据线30位于子像素区域50的中心位置。换言之,数据线30与第一条形公共电极21之间的距离等于该数据线30与第二条形公共电极22之间的距离。如此设置能够使液晶显示面板的显示效果更均衡。

[0041] 下面结合图4至图7详细阐述像素电极40的具体结构。

[0042] 如图4至图7所示,数据线30位于像素电极40的下方。像素电极40包括分隔电极43。分隔电极43将像素电极40分为两个子像素电极区域,分别为第一子像素电极区域41和第二子像素电极区域42。特别地,分隔电极43与像素电极40长度方向平行,并且分隔电极43位于像素电极40的中间位置。第一子像素电极区域41与第二子像素电极区域42关于分隔电极43对称。另外,第一子像素电极区域41的左右两部分结构关于数据线30对称。同样,第二子像素电极区域42的左右两部分结构也关于数据线30对称。

[0043] 每个子像素电极区域上开设有若干缝隙45。这些缝隙45将该子像素电极区域分隔为若干分隔片44。该若干缝隙45与该若干分隔片44依次交替排列分布。

[0044] 本实施例中的像素电极40被分隔电极43分成对称的第一子像素电极区域41和第二子像素电极区域42,同时数据线30与像素电极40的宽度方向平行,并且该数据线30位于像素电极40的中间位置。如此设置使得各子像素电极区域的面积更均一化。采用本实施例的像素电极40,使得液晶显示面板具有更好的解析度。

[0045] 在本发明一优选的实施例中,具体参照图4和图5,第一子像素电极区域41左右两部分的缝隙45关于数据线30对称,并在数据线30上方连通。第一子像素电极区域41左右两部分的分隔片44关于数据线30对称,并在数据线30上方连接。第二子像素电极区域42左右两部分的缝隙45关于数据线30对称,并在数据线30上方连通。第二子像素电极区域42左右两部分的分隔片44关于数据线30对称,并在数据线30上方连接。

[0046] 在本发明一优选的实施例中,具体参照图6和图7,第一子像素电极区域41上的分隔片44在数据线30上方断开,第二子像素电极区域42上对应的分隔片44在数据线30上方断开。这样,数据线30上方的像素电极40沿着该数据线30的长度方向形成了条状的开口46,从而减少了数据线30与该数据线30上方的像素电极40的重叠面积。本实施例进一步减少了数据线30与像素电极40之间的寄生电容,更有助于改善垂直串扰现象。

[0047] 相应地,本发明实施例还提供了一种阵列基板。本实施例的阵列基板包括衬底基板以及上述实施例所述的像素结构。该像素结构形成在衬底基板之上。

[0048] 相应地,本发明实施例还提供一种液晶显示面板。本实施例的液晶显示面板可应用于移动电话、数码相机、PDA等电子产品中。本实施例所述的液晶显示面板主要包括彩膜基板、上述实施例所述的阵列基板以及液晶层。具体地,阵列基板与彩膜基板相对设置。液晶层设置在彩膜基板与阵列基板之间。

[0049] 虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的保护范围,仍须以所附的权利要求书所界定的范围为准。




图1




图2




图3




图4




图5




图6




图7

专利名称(译)	像素结构、阵列基板及液晶显示面板		
公开(公告)号	CN105045012B	公开(公告)日	2017-12-05
申请号	CN201510574885.0	申请日	2015-09-10
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	王金杰 郭晋波		
发明人	王金杰 郭晋波		
IPC分类号	G02F1/1362 G02F1/1368 G02F1/1343		
CPC分类号	G02F1/136286 G02F1/133514 G02F1/134309 G02F2001/134345 G02F2201/121 G02F2201/123 G02F2201/40		
代理人(译)	张文娟		
其他公开文献	CN105045012A		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种像素结构、阵列基板及液晶显示面板。子像素区域水平设置，且数据线沿竖直方向贯穿子像素区域，使数据线与像素电极之间的寄生电容得到了有效减少，改善了垂直串扰现象。本发明使数据线与公共电极之间的距离大于预设距离，从而避免设置额外的黑色矩阵，提高了面板的开口率和穿透率，优化了显示效果。

