



(12)实用新型专利

(10)授权公告号 CN 208569265 U

(45)授权公告日 2019.03.01

(21)申请号 201821132649.9

(22)申请日 2018.07.17

(73)专利权人 惠科股份有限公司

地址 518000 广东省深圳市宝安区石岩街
道水田村民营工业园惠科工业园厂房
1、2、3栋,九州阳光1号厂房5、7楼

(72)发明人 单剑锋

(74)专利代理机构 深圳精智联合知识产权代理
有限公司 44393

代理人 邓铁华

(51)Int.Cl.

G02F 1/1362(2006.01)

G02F 1/1368(2006.01)

H01L 27/12(2006.01)


权利要求书2页 说明书6页 附图3页

(54)实用新型名称

阵列基板及液晶显示面板

(57)摘要

本实用新型公开了一种阵列基板和液晶显示面板。所述阵列基板包括衬底、有源元件阵列、多条扫描线及多条数据线。所述衬底包括中间区和边缘区。所述有源元件阵列位于所述中间区。所述多条扫描线依次排列且均沿第一方向延伸,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平行,所述第二连接段连接在第一连接段和第三连接段之间,所述第一连接段位于穿过所述中间区,所述第二连接段和第三连接段均位于所述边缘区。所述多条数据线依次排列且均沿与第一方向垂直的第二方向延伸。



1. 一种阵列基板,其特征在于,包括:

衬底,所述衬底包括中间区和边缘区;

有源元件阵列,所述有源元件阵列位于所述中间区;

多条扫描线,所述多条扫描线与有源元件阵列电性相连,所述多条扫描线依次排列且均沿第一方向延伸,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平行,所述第二连接段连接在第一连接段和第三连接段之间,所述第一连接段位于穿过所述中间区,所述第二连接段和第三连接段均位于所述边缘区;及

多条数据线,所述多条数据线与所述多条扫描线彼此绝缘,并与有源元件阵列电性相连,所述多条数据线依次排列且均沿与第一方向垂直的第二方向延伸。

2. 根据权利要求1所述的阵列基板,其特征在于,所述阵列基板采用半源极驱动架构。

3. 根据权利要求1所述的阵列基板,其特征在于,所述有源元件阵列为薄膜晶体管阵列,所述薄膜晶体管阵列包括多个阵列排布的薄膜晶体管,在每条数据线的两侧均电性连接有多个薄膜晶体管,在每条扫描线的一侧电性连接有多个薄膜晶体管,每条扫描线的另一侧与另一条扫描线相邻。

4. 根据权利要求3所述的阵列基板,其特征在于,所述阵列基板还包括像素电极阵列,所述像素电极阵列包括与多个薄膜晶体管一一对应的多个像素电极,每个薄膜晶体管均包括源极、漏极及栅极,每个薄膜晶体管的栅极均与一条扫描线电性相连,每个薄膜晶体管的源极均与一条数据线电性相连,每个薄膜晶体管的漏极均与一个像素电极电性相连。

5. 根据权利要求4所述的阵列基板,其特征在于,所述像素电极阵列与薄膜晶体管阵列位于不同层,每个薄膜晶体管的漏极通过导孔与一个像素电极电性相连。

6. 根据权利要求3所述的阵列基板,其特征在于,所述边缘区包括首尾相连的第一侧边区、第二侧边区、第三侧边区和第四侧边区,所述第一侧边区和第三侧边区位于中间区的相对两侧,所述第二侧边区和第四侧边区位于中间区的另相对两侧,所述多条扫描线从第一侧边区向第三侧边区延伸,所述多条数据线从第二侧边区向第四侧边区延伸,记所述多条扫描线为第一条扫描线、第二条扫描线直至第N条扫描线,N为自然数,第一条扫描线靠近第四侧边区,第N条扫描线靠近第二侧边区,第奇数条扫描线的第三连接段相较于第一连接段更靠近第二侧边区,第偶数条扫描线的第三连接段相较于第一连接段更靠近第四侧边区。

7. 根据权利要求6所述的阵列基板,其特征在于,每条扫描线的第二连接段的长度相同。

8. 一种阵列基板,其特征在于,包括:

衬底,所述衬底包括中间区、第一侧边区、第二侧边区、第三侧边区和第四侧边区;

薄膜晶体管阵列,所述薄膜晶体管阵列包括多个阵列排布且位于中间区的薄膜晶体管;

多条数据线,所述多条数据线从第二侧边区向第四侧边区延伸,在每条数据线的两侧均电性连接有多个薄膜晶体管;及

多条扫描线,所述多条扫描线从第一侧边区向第三侧边区延伸,仅在每条扫描线的一侧电性连接有多个薄膜晶体管,每条扫描线的另一侧与另一条扫描线相邻,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平

行,所述第二连接段垂直连接在第一连接段和第三连接段之间,所述第一连接段位于所述第一侧边区和中间区,所述第二连接段和第三连接段均位于所述第三侧边区,相邻两条扫描线的第三连接段之间的间距相同。

9. 一种液晶显示面板,其特征在于,包括:

阵列基板,所述阵列基板包括衬底、有源元件阵列、像素电极阵列、多条扫描线及多条数据线,所述衬底包括中间区和边缘区,所述有源元件阵列包括多个阵列排布的有源元件,所述像素电极阵列包括与多个有源元件一一对应且电性连接的多个像素电极,在每条数据线的两侧均电性连接有多个有源元件,仅在每条扫描线的一侧电性连接有多个有源元件,每条扫描线的另一侧与另一条扫描线相邻,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平行,所述第二连接段连接在第一连接段和第三连接段之间,所述第一连接段穿过所述中间区,所述第二连接段和第三连接段均位于所述边缘区;

液晶层;及

彩色滤光基板,所述液晶层位于所述阵列基板和所述彩色滤光基板之间,所述彩色滤光基板包括多个彩色色阻,所述多个彩色色阻与多个像素电极一一对应。

10. 根据权利要求9所述的液晶显示面板,其特征在于,相邻两条扫描线的第三连接段之间的间距相同。

阵列基板及液晶显示面板

技术领域

[0001] 本实用新型涉及显示技术领域,尤其涉及一种阵列基板及液晶显示面板。

背景技术

[0002] 液晶显示器(Liquid Crystal Display,LCD)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用,如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等,在平板显示领域中占主导地位。

[0003] 在HSD(Half Source Driving,源极减半驱动)架构的液晶面板中,利用两相邻像素共享同一数据线来减少驱动该面板时所需要的数据线,进而降低生产成本。降低一半数据线的同时,增加了一倍的扫描线的数量。由于相邻两条扫描线距离太近,信号会造成干扰,当利用非接触式的array test检测线路是否存在开路时就无法获得准确的结果。即,当某条扫描线开路、相邻的扫描线正常时,利用非接触式的array test检测这两条线路都会获得正常的检测结果。如此将会造成检测误差率的增加,降低检测结果的准确性。

发明内容

[0004] 本实用新型提供一种阵列基板及液晶显示面板,避免相邻两条扫描线在测试时信号发生干扰。

[0005] 本公开提供了一种阵列基板,包括衬底、有源元件阵列、多条扫描线及多条数据线。所述衬底包括中间区和边缘区。所述有源元件阵列位于所述中间区。所述多条扫描线与有源元件阵列电性相连,所述多条扫描线依次排列且均沿第一方向延伸,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平行,所述第二连接段垂直连接在第一连接段和第三连接段之间,所述第一连接段位于穿过所述中间区,所述第二连接段和第三连接段均位于所述边缘区。所述多条数据线与多条扫描线彼此绝缘,并与有源元件阵列电性相连,所述多条数据线依次排列且均沿与第一方向垂直的第二方向延伸。

[0006] 在本公开的一个实施例中,所述阵列基板采用半源极驱动架构。

[0007] 在本公开的一个实施例中,所述有源元件阵列为薄膜晶体管阵列,所述薄膜晶体管阵列包括多个阵列排布的薄膜晶体管,在每条数据线的两侧均电性连接有多个薄膜晶体管,在每条扫描线的一侧电性连接有多个薄膜晶体管,每条扫描线的另一侧与另一条扫描线相邻。

[0008] 在本公开的一个实施例中,所述阵列基板还包括像素电极阵列,所述像素电极阵列包括与多个薄膜晶体管一一对应的多个像素电极,每个薄膜晶体管均包括源极、漏极及栅极,每个薄膜晶体管的栅极均与一条扫描线电性相连,每个薄膜晶体管的源极均与一条数据线电性相连,每个薄膜晶体管的漏极均与一个像素电极电性相连。

[0009] 在本公开的一个实施例中,所述像素电极阵列与薄膜晶体管阵列位于不同层,每个薄膜晶体管的漏极通过导孔与一个像素电极电性相连。

[0010] 在本公开的一个实施例中,所述边缘区包括首尾相连的第一侧边区、第二侧边区、第三侧边区和第四侧边区,所述第一侧边区和第三侧边区位于中间区的相对两侧,所述第二侧边区和第四侧边区位于中间区的另相对两侧,所述多条扫描线从第一侧边区向第三侧边区延伸,所述多条数据线从第二侧边区向第四侧边区延伸,记所述多条扫描线为第一条扫描线、第二条扫描线直至第N条扫描线,N为自然数,第一条扫描线靠近第四侧边区,第N条扫描线靠近第二侧边区,第奇数条扫描线的第三连接段相较于第一连接段更靠近第二侧边区,第偶数条扫描线的第三连接段相较于第一连接段更靠近第四侧边区。

[0011] 在本公开的一个实施例中,每条扫描线的第二连接段的长度相同。

[0012] 本公开提供了一种阵列基板,包括衬底、薄膜晶体管阵列、多条扫描线及多条数据线。所述衬底包括中间区、第一侧边区、第二侧边区、第三侧边区和第四侧边区。所述薄膜晶体管阵列包括多个阵列排布且位于中间区的薄膜晶体管。所述多条数据线从第二侧边区向第四侧边区延伸,在每条数据线的两侧均电性连接有多个薄膜晶体管。所述多条扫描线从第一侧边区向第三侧边区延伸,仅在每条扫描线的一侧电性连接有多个薄膜晶体管,每条扫描线的另一侧与另一条扫描线相邻,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平行,所述第二连接段垂直连接在第一连接段和第三连接段之间,所述第一连接段位于所述第一侧边区和中间区,所述第二连接段和第三连接段均位于所述第三侧边区,相邻两条扫描线的第三连接段之间的间距相同。

[0013] 本公开提供了一种液晶显示面板,包括阵列基板、彩色滤光基板和设置在两者之间的液晶层。所述阵列基板包括衬底、有源元件阵列、像素电极阵列、多条扫描线及多条数据线,所述衬底包括中间区和边缘区,所述有源元件阵列包括多个阵列排布的有源元件,所述像素电极阵列包括与多个有源元件一一对应且电性连接的多个像素电极,在每条数据线的两侧均电性连接有多个有源元件,仅在每条扫描线的一侧电性连接有多个有源元件,每条扫描线的另一侧与另一条扫描线相邻,每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段,所述第一连接段和第三连接段平行,所述第二连接段垂直连接在第一连接段和第三连接段之间,所述第一连接段穿过所述中间区,所述第二连接段和第三连接段均位于所述边缘区。所述彩色滤光基板包括多个彩色色阻,所述多个彩色色阻与多个像素电极一一对应。

[0014] 在本公开的一个实施例中,相邻两条扫描线的第三连接段之间的间距相同。

[0015] 在以上阵列基板和液晶显示面板中,通过对扫描线进行设计,实现了对相邻两条扫描线的末端之间的间距的调整,可以使得太靠近的两条扫描线的末端间距增加,也可以使得较远的两条扫描线的末端间距减少。如此可以使得相邻的扫描线的末端间距较为均匀,从而降低了检测信号相互干扰的程度,提高了检测结果的准确性。

附图说明

[0016] 为了更清楚地说明本公开实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0017] 图1为本公开一个实施例中的一种阵列基板的局部剖视示意图。

[0018] 图2为本公开一个实施例中的一种阵列基板的玻璃基板上设置有像素结构层的局部俯视图示意图。

[0019] 图3为本公开另一实施例中的一种阵列基板的玻璃基板上设置的扫描线的局部放大示意图。

[0020] 图4为本公开另一实施例中的一种阵列基板的玻璃基板上设置的扫描线的局部放大示意图。

[0021] 图5为本公开一个实施例中的一种液晶显示面板的局部剖视图示意图。

具体实施方式

[0022] 为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

[0023] 以下各实施例的说明是参考附加的图式，用以例示本公开可用以实施的特定实施例。本公开所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本公开，而非用以限制本公开。

[0024] 附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本公开不限于此。

[0025] 另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在……上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

[0026] 为更进一步阐述本公开为达成预定公开目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本公开提出的一种阵列基板及液晶显示面板，其具体实施方式、结构、特征及其功效，详细说明如后。

[0027] 如图1和图2所示，本公开一个实施例中提供的一种阵列基板10包括依次设置的第一偏光片11、衬底12、像素结构层13及第一配向层14。第一配向层14的材料一般为聚酰亚胺(PI)。

[0028] 所述衬底12一般为玻璃基板，当然也可以为其它基板。衬底12包括中间区125和环绕所述中间区125的边缘区120，所述边缘区120包括首尾相接的第一侧边区121、第二侧边区122、第三侧边区123及第四侧边区124。所述第一侧边区121和第三侧边区123位于中间区125的相对两侧，所述第二侧边区122和第四侧边区124位于中间区125的另相对两侧。

[0029] 所述像素结构层13包括多条扫描线G、多条数据线D、有源元件阵列TA及像素电极阵列PA。所述有源元件阵列TA对应于所述中间区125，且包括阵列排布的多个有源元件T。本领域技术人员可以理解，有源元件T可以是底部栅极型薄膜晶体管，也可以是顶部栅极型薄膜晶体管，也可以是其它适用的晶体管、电子管、集成电路等。本公开中仅以薄膜晶体管为例进行说明，但有源元件并不限于此。也就是说，本实施例中，有源元件阵列TA为薄膜晶体管阵列，薄膜晶体管阵列包括多个薄膜晶体管T，每个薄膜晶体管T均包括栅极、漏极以及源

极。

[0030] 所述多条扫描线G依次排列且均沿第一方向延伸,即从第一侧边区121向第三侧边区123延伸。每条扫描线G均包括依次连接的第一连接段131、第二连接段132和第三连接段133,所述第一连接段131和第三连接段133平行,所述第二连接段132垂直连接在第一连接段131和第三连接段133之间。所述第一连接段131自第一侧边区121穿过中间区125,即基本位于第一侧边区121和中间区125。所述第二连接段132和第三连接段133均位于第三侧边区123。

[0031] 所述多条数据线D依次排列且均沿与第一方向垂直的第二方向延伸,即从第二侧边区122向第四侧边区124延伸。所述多条数据线D与多条扫描线G位于不相同的膜层,且相互绝缘。

[0032] 所述扫描线G和数据线D均用于传递驱动信号。扫描线S和数据线D一般通过金属导电层经过蚀刻工艺制成。栅极与扫描线G电性连接,源极与数据线D电性连接。也就是说,当有控制信号输入扫描线G时,扫描线G与栅极之间电性连接,当有控制信号输入数据线D时,数据线D与源极电性连接。

[0033] 所述像素电极阵列PA包括阵列排布的多个像素电极P,可以由透明导电层经过光蚀刻工序制成,其材料一般为铟锡氧化物、铟锌氧化物、锡氧化物、铝锌氧化物、铟锗锌氧化物等。像素电极P对应地与薄膜晶体管T电性连接。具体地,漏极与位于同一层的导线连接,像素电极P位于导线上一层且通过导孔与导线电性连接,如此实现像素电极P与薄膜晶体管T的电性连接。

[0034] 所述阵列基板10采用半源极驱动架构。即,在每条数据线D的两侧均电性连接有多个薄膜晶体管T,每条数据线D负责给左右两列像素充电。在每条扫描线G仅一侧电性连接有多个薄膜晶体管T,每条扫描线G的另一侧与另一条扫描线G相邻。记所述多条扫描线G为第一条扫描线G1、第二条扫描线G2直至第N条扫描线GN,N为自然数,第一条扫描线G1最靠近第四侧边区124,第N条扫描线最靠近第二侧边区122,第奇数条扫描线G的第三连接段133相较于第一连接段131更靠近第二侧边区122,第偶数条扫描线G的第三连接段133相较于第一连接段131更靠近第四侧边区124。所述多条扫描线G的第三连接段133的间距相同或不同。可选的,第二连接段132的长度相同。可选的,多条扫描线G的第三连接段133的间距相同。可选的,第二连接段的长度为3微米至10微米。

[0035] 图2仅示意性绘出部分扫描线G、部分数据线D、部分薄膜晶体管T及部分像素电极P,本领域技术人员可以理解上述元件的分布规律和技术特征。

[0036] 请参阅图3,本公开另一实施例提供的一种阵列基板的玻璃基板上设置的像素结构层与图2略有差异,区别之处在于:每条扫描线G的第一连接段和第三连接段是倾斜连接而不是垂直连接。具体地,每条扫描线G均包括依次连接的第一连接段131、第二连接段132和第三连接段133,所述第一连接段131和第三连接段133平行,所述第二连接段132倾斜连接在第一连接段131和第三连接段133之间,与第一连接段131、第三连接段呈一钝角夹角,所述夹角可为120度-160度。所述第一连接段131自第一侧边区121穿过中间区125,即基本位于第一侧边区121和中间区125。所述第二连接段132和第三连接段133均位于第三侧边区123。

[0037] 请参阅图4,本公开另一实施例提供的一种阵列基板的玻璃基板上设置的像素结

构层与图2略有差异,区别之处在于:每条扫描线G的第二连接段132与第一连接段131、第三连接段133连接时通过圆弧连接。具体地,每条扫描线G均包括依次连接的第一连接段131、第二连接段132和第三连接段133,所述第一连接段131和第三连接段133平行,所述第二连接段132连接在第一连接段131和第三连接段133之间,且与第一连接段131、第三连接段133垂直,第二连接段132通过第一圆弧段1321与第一连接段131连接,第二连接段132通过第二圆弧段1322与第三连接段133连接。第一圆弧段1321、第二圆弧段1322的长度很小,其长度与第二连接段132的长度比值小于0.1。所述第一连接段131自第一侧边区121穿过中间区125,即基本位于第一侧边区121和中间区125。所述第二连接段132和第三连接段133均位于第三侧边区123。

[0038] 在图3和图4这两种设计中,同样通过对扫描线进行设计,实现了对相邻两条扫描线的末端之间的间距的调整,可以使得太靠近的两条扫描线的末端间距增加,也可以使得较远的两条扫描线的末端间距减少。如此可以使得相邻的扫描线的末端间距较为均匀,从而降低了检测信号相互干扰的程度,提高了检测结果的准确性。

[0039] 本领域技术人员可以理解,对扫描线末端的设计并不限于图2、图3及图4这三种设计,还可以有其它等同变化或者关于增加扫描线末端的相同设计精神衍生的其它方案。

[0040] 请参阅图5,本公开一个实施例中提供的一种液晶显示面板1包括如上所述的阵列基板10、液晶层20及彩色滤光基板30。

[0041] 彩色滤光基板30包括依次设置的第二偏光片31、玻璃衬底32、彩色滤光层33、保护层34、透明导电层35及第二配向层36。所述彩色滤光层33包括黑色矩阵331以及多个彩色色阻332,每个彩色色阻332与一个像素电极P对应。一般来说,彩色色阻332包括红色色阻R、绿色色阻G及蓝色色阻B。所述黑色矩阵331设置在所述玻璃衬底32表面,包括多个横向遮光条和多个纵向遮光条,所述多个横向遮光条和多个纵向遮光条垂直交叉构成多个开口330,每个开口330与一个色阻332相对应,即每个色阻332位于一个开口330中且与一个像素电极P对应。所述透明导电层35的材料一般为氧化铟锡,起到公共电极的作用。

[0042] 所述液晶层20设置在阵列基板10和彩色滤光基板30之间,具体地,位于第一配向层14和第二配向层36之间。可选地,第一配向层14和第二配向层36之间还设置有多个月隔物(spacer),以使得衬底12和玻璃衬底32维持在适当的间隙。可选的,阵列基板10的边缘和彩色滤光基板30的边缘之间还设置有框胶以密封所述液晶层20。

[0043] 上述阵列基板10和液晶显示面板1中,通过对扫描线G进行设计,实现了对相邻两条扫描线G的末端之间的间距的调整,可以使得太靠近的两条扫描线G的末端间距增加,也可以使得较远的两条扫描线G的末端间距减少。如此可以使得相邻的扫描线G的末端间距较为均匀,从而降低了检测信号相互干扰的程度,提高了检测结果的准确性。

[0044] “在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例;但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。

[0045] 以上所述,仅是本公开的较佳实施例而已,并非对本公开作任何形式上的限制,虽然本公开已以具体的实施例揭露如上,然而并非用以限定本公开,任何熟悉本专业的技术人员,在不脱离本公开技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本公开技术方案的内容,依据本公开的技术实

质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本公开技术方案的范围
内。




图1




图2




图3




图4




图5

专利名称(译)	阵列基板及液晶显示面板		
公开(公告)号	CN208569265U	公开(公告)日	2019-03-01
申请号	CN201821132649.9	申请日	2018-07-17
[标]申请(专利权)人(译)	惠科股份有限公司		
申请(专利权)人(译)	惠科股份有限公司		
当前申请(专利权)人(译)	惠科股份有限公司		
[标]发明人	单剑锋		
发明人	单剑锋		
IPC分类号	G02F1/1362 G02F1/1368 H01L27/12		
CPC分类号	G02F1/1362 G02F1/1368 H01L27/12		
外部链接	Espacenet SIPO		

摘要(译)

本实用新型公开了一种阵列基板和液晶显示面板。所述阵列基板包括衬底、有源元件阵列、多条扫描线及多条数据线。所述衬底包括中间区和边缘区。所述有源元件阵列位于所述中间区。所述多条扫描线依次排列且均沿第一方向延伸，每条扫描线均包括依次连接的第一连接段、第二连接段和第三连接段，所述第一连接段和第三连接段平行，所述第二连接段连接在第一连接段和第三连接段之间，所述第一连接段位于穿过所述中间区，所述第二连接段和第三连接段均位于所述边缘区。所述多条数据线依次排列且均沿与第一方向垂直的第二方向延伸。

