



(12) 发明专利

(10) 授权公告号 CN 103413532 B

(45) 授权公告日 2015. 07. 01

(21) 申请号 201310320768. 2

(22) 申请日 2013. 07. 26

(73) 专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路 10 号

专利权人 北京京东方显示技术有限公司

(72) 发明人 王宝强

(74) 专利代理机构 北京中博世达专利商标代理有限公司 11274

代理人 申健

(51) Int. Cl.

G09G 3/36(2006. 01)

(56) 对比文件

CN 101079227 A, 2007. 11. 28, 全文.

CN 102201205 A, 2011. 09. 28, 全文.

CN 1755467 A, 2006. 04. 05, 说明书第 3

页最后一段至第 4 页第 1 段, 说明书附图第 1 幅, 第 5A-5B 幅.

US 2006028418 A1, 2006. 02. 09, 全文.

US 2010265410 A1, 2010. 10. 21, 全文.

审查员 张慧


权利要求书1页 说明书6页 附图4页

(54) 发明名称

像素驱动电路和方法、阵列基板及液晶显示装置

(57) 摘要

本发明公开了一种像素驱动电路和方法、阵列基板及液晶显示装置, 涉及液晶显示技术领域, 当液晶显示器的刷新频率较高时, 避免了由于像素电极充电不足而降低画面品质的问题。该像素驱动电路, 包括 n 行扫描线, 其中 n 为整数, $n \geq 3$, 还包括: 与每行扫描线连接的预充电单元, 用于当第 i 行扫描线打开时, 同时打开第 $i+2$ 行扫描线, 其中 i 为整数, $1 \leq i \leq n-2$ 。该阵列基板, 包括矩阵分布的数个像素单元, 还包括上述的像素驱动电路。该液晶显示装置, 包括上述的阵列基板。该像素驱动方法, 用于驱动 n 行扫描线, 其中 n 为整数, $n \geq 3$, 所述像素驱动方法包括: 当第 i 行扫描线打开时, 同时打开第 $i+2$ 行扫描线, 其中 i 为整数, $1 \leq i \leq n-2$ 。



1. 一种像素驱动电路, 包括 n 行扫描线, 其中 n 为整数, $n \geq 3$, 其特征在于, 还包括:
与每行扫描线连接的预充电单元, 用于当第 i 行扫描线打开时, 同时打开第 $i+2$ 行扫描线, 其中 i 为整数, $1 \leq i \leq n-2$;

其中, 所述预充电单元包括:

$n-2$ 个预充电薄膜晶体管, 其中, 第 i 个预充电薄膜晶体管的源极连接于第 i 行扫描线, 其漏极连接于第 $i+2$ 行扫描线上的第一节点, 第 $4j+1$ 和第 $4j+2$ 个预充电薄膜晶体管的栅极连接于第一时钟信号输出端, 第 $4j+3$ 和第 $4j+4$ 个预充电薄膜晶体管的栅极连接于第二时钟信号输出端, $n \geq 6$, $1 \leq i \leq n-4$, j 为整数, $j \geq 0$;

所述第一时钟信号输出端用于输出以两行扫描时间为半个周期的第一时钟信号, 所述第二时钟信号输出端用于输出与所述第一时钟信号相反的第二时钟信号。

2. 根据权利要求 1 所述的像素驱动电路, 其特征在于, 所述预充电单元还包括:

$n-2$ 个第一薄膜晶体管和第二薄膜晶体管;

第 i 个第一薄膜晶体管的源极连接于第 i 行扫描线, 其漏极连接于截止电平输出端, 其栅极连接于第 $i+2$ 行扫描线上的第二节点;

在第 $i+2$ 行扫描线上, 第一节点位于扫描线输入端和像素电极之间, 第二节点位于扫描线输入端和第一节点之间;

第 i 个第二薄膜晶体管串联于第 $i+2$ 行扫描线的第一节点和第二节点之间, 其源极和栅极连接于第二节点, 其漏极连接于第一节点。

3. 一种阵列基板, 包括矩阵分布的数个像素单元, 其特征在于, 还包括如权利要求 1 或 2 所述的像素驱动电路。

4. 一种液晶显示装置, 其特征在于, 包括如权利要求 3 所述的阵列基板。

5. 一种像素驱动方法, 用于驱动 n 行扫描线, 其中 n 为整数, $n \geq 3$, 其特征在于, 所述像素驱动方法包括:

当第 i 行扫描线打开时, 同时打开第 $i+2$ 行扫描线, 其中 i 为整数, $1 \leq i \leq n-2$;

其中, 所述当第 i 行扫描线打开时, 同时打开第 $i+2$ 行扫描线的过程包括:

第 $4j+1$ 行扫描线打开时, 第一时钟信号输出端提供导通电平使第 $4j+1$ 个预充电薄膜晶体管导通;

第 $4j+2$ 行扫描线打开时, 第一时钟信号输出端提供导通电平使第 $4j+2$ 个预充电薄膜晶体管导通;

第 $4j+3$ 行扫描线打开时, 第二时钟信号输出端提供导通电平使第 $4j+3$ 个预充电薄膜晶体管导通, 第一时钟信号输出端提供截止电平使第 $4j+1$ 个预充电薄膜晶体管截止;

第 $4j+4$ 行扫描线打开时, 第二时钟信号输出端提供导通电平使第 $4j+4$ 个预充电薄膜晶体管导通, 第一时钟信号输出端提供截止电平使第 $4j+2$ 个预充电薄膜晶体管截止;

j 为整数, $j \geq 0$ 。

像素驱动电路和方法、阵列基板及液晶显示装置

技术领域

[0001] 本发明涉及液晶显示技术领域,尤其涉及一种像素驱动电路和方法、阵列基板及液晶显示装置。

背景技术

[0002] 目前的液晶显示器通常采用逐行扫描的驱动方式实现画面显示。如图 1 所示,现有的液晶显示器中的阵列基板包括由数行扫描线 G_n 和数列数据线 D_m 交叉定义的多个像素单元,每个像素单元中包括像素电极,像素驱动方法具体为:首先第一行的扫描线 G_1 打开,数据线对第一行的像素电极进行充电,之后第二行的扫描线 G_2 打开,同时第一行的扫描线 G_1 关闭,数据线对第二行的像素电极进行充电,以此类推。

[0003] 液晶显示器的刷新频率越高,则每行扫描线打开的时间就越短,因此,当液晶显示器的刷新频率较高时,会出现像素电极充电不足。

发明内容

[0004] 本发明提供一种像素驱动电路和方法、阵列基板及液晶显示装置,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0005] 为解决上述技术问题,本发明采用如下技术方案:

[0006] 一方面,提供一种像素驱动电路,包括 n 行扫描线,其中 n 为整数, $n \geq 3$,还包括:

[0007] 与每行扫描线连接的预充电单元,用于当第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,其中 i 为整数, $1 \leq i \leq n-2$ 。

[0008] 具体地,所述预充电单元包括:

[0009] $n-2$ 个预充电薄膜晶体管,其中,第 i 个预充电薄膜晶体管的源极连接于第 i 行扫描线,其漏极连接于第 $i+2$ 行扫描线上的第一节点,第 $4j+1$ 和第 $4j+2$ 个预充电薄膜晶体管的栅极连接于第一时钟信号输出端,第 $4j+3$ 和第 $4j+4$ 个预充电薄膜晶体管的栅极连接于第二时钟信号输出端, $n \geq 6$, $1 \leq i \leq n-4$, j 为整数, $j \geq 0$;

[0010] 所述第一时钟信号输出端用于输出以两行扫描时间为半个周期的第一时钟信号,所述第二时钟信号输出端用于输出与所述第一时钟信号相反的第二时钟信号。

[0011] 进一步地,所述预充电单元还包括:

[0012] $n-2$ 个第一薄膜晶体管和第二薄膜晶体管;

[0013] 第 i 个第一薄膜晶体管的源极连接于第 i 行扫描线,其漏极连接于截止电平输出端,其栅极连接于第 $i+2$ 行扫描线上的第二节点;

[0014] 在第 $i+2$ 行扫描线上,第一节点位于扫描线输入端和像素电极之间,第二节点位于扫描线输入端和第一节点之间;

[0015] 第 i 个第二薄膜晶体管串联于第 $i+2$ 行扫描线的第一节点和第二节点之间,其源极和栅极连接于第二节点,其漏极连接于第一节点。

[0016] 另一方面,提供一种阵列基板,包括矩阵分布的数个像素单元,还包括上述的像素

驱动电路。

[0017] 另一方面,提供一种液晶显示装置,包括上述的阵列基板。

[0018] 另一方面,提供一种像素驱动方法,用于驱动 n 行扫描线,其中 n 为整数, $n \geq 3$,所述像素驱动方法包括:

[0019] 当第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,其中 i 为整数, $1 \leq i \leq n-2$ 。

[0020] 具体地,所述当第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线的过程包括:

[0021] 第 $4j+1$ 行扫描线打开时,第一时钟信号输出端提供导通电平使第 $4j+1$ 个预充电薄膜晶体管导通;

[0022] 第 $4j+2$ 行扫描线打开时,第一时钟信号输出端提供导通电平使第 $4j+2$ 个预充电薄膜晶体管导通;

[0023] 第 $4j+3$ 行扫描线打开时,第二时钟信号输出端提供导通电平使第 $4j+3$ 个预充电薄膜晶体管导通,第一时钟信号输出端提供截止电平使第 $4j+1$ 个预充电薄膜晶体管截止;

[0024] 第 $4j+4$ 行扫描线打开时,第二时钟信号输出端提供导通电平使第 $4j+4$ 个预充电薄膜晶体管导通,第一时钟信号输出端提供截止电平使第 $4j+2$ 个预充电薄膜晶体管截止;

[0025] j 为整数, $j \geq 0$ 。

[0026] 本发明提供的像素驱动电路和方法、阵列基板及液晶显示装置,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,从而对第 $i+2$ 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

附图说明

[0027] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0028] 图 1 为现有技术中一种像素驱动电路的示意图;

[0029] 图 2 为本发明实施例一中像素驱动电路的示意图;

[0030] 图 3 为本发明实施例二中像素驱动电路的示意图;

[0031] 图 4 为图 3 中各信号线的时序图;

[0032] 图 5 为本发明实施例三中像素驱动电路的示意图;

[0033] 图 6 为本发明实施例六中一种像素驱动方法的流程图;

[0034] 图 7 为本发明实施例六中另一种像素驱动方法的流程图。

具体实施方式

[0035] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0036] 现有的液晶显示器通常采用极性反转和点反转进行像素驱动,其中,点反转是每个像素单元的电压极性都与其上、下、左、右相邻像素单元的电压极性相反的驱动方式;极性反转是指每个像素电极的极性在相邻的两帧时间中是相反的,这就造成在给像素电极充电时,像素电极的充电电压与前一帧电压的电压差较大,需要较长的充电时间才能使前一帧电压变为充电电压。本发明实施例正是基于极性反转和点反转技术提出了一种新的像素驱动电路和方法、阵列基板及液晶显示装置。

[0037] 实施例一

[0038] 如图 2 所示,本发明实施例提供一种像素驱动电路,用于液晶显示装置,包括 n 行扫描线 $G1$ 、 $G2$ 、 $G3$ 、 $\cdots$ 、 Gn ,其中 n 为整数, $n \geq 3$, n 行扫描线与 m 列数据线 $D1$ 、 $D2$ 、 $\cdots$ 、 Dm 交叉定义了数个像素单元,每个像素单元包括像素电极,该像素驱动电路还包括:与每行扫描线连接的预充电单元 1,用于当第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,其中 i 为整数, $1 \leq i \leq n-2$ 。

[0039] 具体地,首先第一行扫描线 $G1$ 打开,数据线为第一行的像素电极充电,同时,由于第三行扫描线 $G3$ 也打开,因此数据线同时为第三行的像素电极进行预充电;之后第二行扫描线 $G2$ 和第四行扫描线 $G4$ 同时打开,数据线为第二行像素电极进行充电的同时为第四行像素电极进行预充电;之后第三行扫描线 $G3$ 和第五行扫描线 $G5$ 同时打开,数据线为第三行像素电极充电的同时为第五行像素电极进行预充电;以此类推,完成所有行的扫描。

[0040] 由于在点反转技术中,每个像素单元的电压极性都与其上、下、左、右相邻像素单元的电压极性相反,因此相邻两行上相应位置的像素电极电压极性相反,本发明实施例通过同时打开第 i 行和第 $i+2$ 行扫描线,从而为第 $i+2$ 行的像素电极进行预充电,由于当前帧的第 i 行像素电极电压已经完成了极性反转,因此,对于一个像素电极,当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在第 $i+2$ 行扫描线打开时,该行像素电极电压只需要从预充电电压转化为充电电压即可。例如,第 2 帧时第三行的第 4 个像素电极电压为 $-7v$,第 3 帧时需要将该像素电极电压变为 $9v$,现有技术需要在第 3 帧的第三行扫描线打开时将该像素电极电压从 $-7v$ 变为 $9v$;而本发明实施例提供的像素驱动电路,在第 3 帧的第一行扫描线打开时同时打开第三行扫描线,对该像素电极进行预充电,例如预充电使第三行的第 4 个像素电极电压从 $-7v$ 变为 $4v$,在第 3 帧时,只需要将该像素电极电压从 $4v$ 变为 $9v$ 即可。

[0041] 本发明实施例中的像素驱动电路,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,从而对第 $i+2$ 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0042] 实施例二

[0043] 如图 3 所示,在实施例一的基础上,上述预充电单元包括: $n-2$ 个预充电薄膜晶体管 $M1$ 、 $M2$ 、 $\cdots$ 、 $Mn-2$,其中,第 i 个预充电薄膜晶体管 Mi 的源极连接于第 i 行扫描线 Gi ,其漏极连接于第 $i+2$ 行扫描线 $Gi+2$ 上的第一节点 A,第 $4j+1$ 和第 $4j+2$ 个预充电薄膜晶体管的栅极连接于第一时钟信号输出端 $CLK1$,第 $4j+3$ 和第 $4j+4$ 个预充电薄膜晶体管的栅极连接于第二时钟信号输出端 $CLK2$, $n \geq 6$, $1 \leq i \leq n-4$, j 为整数, $j \geq 0$;如图 4 所示,第一时

钟信号输出端 CLK1 用于输出以两行扫描时间为半个周期的第一时钟信号,第二时钟信号输出端 CLK2 用于输出与第一时钟信号相反的第二时钟信号。

[0044] 需要说明的是,为了便于说明本实施例中像素驱动电路的结构和各信号线的时序,图 3 和图 4 只示意了包括 6 行扫描线的情况。另外,图 4 中的 G1、G2、…、G6 的时序信号为各扫描线上的电平情况,并不是扫描线输入端输入的信号。

[0045] 以下通过具体的像素驱动方法为例进一步说明本实施例中的像素驱动电路。扫描线 G1 打开时,即 G1 输入导通电平,CLK1 提供导通电平使 M1 导通,从而使扫描线 G3 为导通电平,此时数据线在为第 1 行像素电极进行充电的同时为第 3 行像素电极进行预充电;扫描线 G2 打开时,CLK1 提供导通电平使 M2 管导通,从而使扫描线 G4 为导通电平,此时数据线在为第 2 行像素电极进行充电的同时为第 4 行像素电极进行预充电;扫描线 G3 打开时,CLK2 提供导通电平使 M3 导通,从而使扫描线 G5 为导通电平,并且 CLK1 提供截止电平使 M1 截止,从而保证扫描线 G1 为截止电平,此时数据线在为第 3 行像素电极进行充电的同时为第 5 行像素电极进行预充电;扫描线 G4 打开时,CLK2 提供导通电平使 M4 导通,CLK1 提供截止电平使 M2 截止,从而保证第 2 行扫描线为截止电平,此时数据线为第 4 行像素电极进行充电的同时为第 6 行像素电极进行预充电;以此类推,完成所有行的扫描。

[0046] 需要说明的是,图 4 只示意了导通电平为高电平,截止电平为低电平的情况,实际的导通电平和截止电平需要根据薄膜晶体管的类型来确定。当薄膜晶体管为 N 型时,导通电平为高电平,截止电平为低电平;当薄膜晶体管为 P 型时,导通电平为低电平,截止电平为高电平。

[0047] 本发明实施例中的像素驱动电路,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 i+2 行扫描线,从而对第 i+2 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0048] 实施例三

[0049] 在实施例二的基础上,如图 5 所示,上述预充电单元还包括:n-2 个第一薄膜晶体管 T1 和第二薄膜晶体管 T2;第 i 个第一薄膜晶体管 T1 的源极连接于第 i 行扫描线 Gi,其漏极连接于截止电平输出端 VSS,其栅极连接于第 i+2 行扫描线 Gi+2 上的第二节点 B;在第 i+2 行扫描线 Gi+2 上,第一节点 A 位于扫描线输入端和像素电极之间,第二节点 B 位于扫描线输入端和第一节点 A 之间;第 i 个第二薄膜晶体管 T2 串联于第 i+2 行扫描线的第一节点 A 和第二节点 B 之间,其源极和栅极连接于第二节点 B,其漏极连接于第一节点 A。

[0050] 本实施例中像素驱动电路的工作过程和原理与实施例二类似,在此不再赘述,区别仅在于当第 i+2 行扫描线打开时,第 i 行扫描线与第 i+2 行扫描线之间的预充电薄膜晶体管有可能会有电流通过,而此时第 i+2 行扫描线输入端提供的导通电平使第 i 个第一薄膜晶体管 T1 导通,从而使截止电平输出端 VSS 输出的截止电平提供至第 i 行扫描线,保证此时第 i 行扫描线为截止电平。第二薄膜晶体管 T2 的作用是防止在第 i+2 行扫描线打开时,第 i+2 行扫描线与第 i+4 行扫描线之间的第 i+2 个第一薄膜晶体管 T1 导通,使截止电平提供至第 i+2 行扫描线从而影响像素电极的充电效果。

[0051] 需要说明的是,上述各实施例中薄膜晶体管的源极与漏极可以互换。

[0052] 本发明实施例中的像素驱动电路,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,从而对第 $i+2$ 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0053] 实施例四

[0054] 一种阵列基板,包括矩阵分布的数个像素单元,还包括上述各实施例中的像素驱动电路。

[0055] 本发明实施例中的阵列基板,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,从而对第 $i+2$ 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0056] 实施例五

[0057] 一种液晶显示装置,包括实施例四中的阵列基板。

[0058] 该液晶显示装置具体可以为:液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0059] 本发明实施例中的液晶显示装置,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,从而对第 $i+2$ 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0060] 实施例六

[0061] 本实施例提供一种像素驱动方法,用于驱动 n 行扫描线,其中 n 为整数, $n \geq 3$,该像素驱动方法可以用于实施例一、实施例二或实施例三中的像素驱动电路,具体地,如图 6 所示,该像素驱动方法包括:

[0062] 步骤 101、当第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,其中 i 为整数, $1 \leq i \leq n-2$ 。

[0063] 具体地,如图 7 所示,上述步骤 101、当第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线的过程包括:

[0064] 步骤 1011、第 $4j+1$ 行扫描线打开时,第一时钟信号输出端提供导通电平使第 $4j+1$ 个预充电薄膜晶体管导通;

[0065] 步骤 1012、第 $4j+2$ 行扫描线打开时,第一时钟信号输出端提供导通电平使第 $4j+2$ 个预充电薄膜晶体管导通;

[0066] 步骤 1013、第 $4j+3$ 行扫描线打开时,第二时钟信号输出端提供导通电平使第 $4j+3$ 个预充电薄膜晶体管导通,第一时钟信号输出端提供截止电平使第 $4j+1$ 个预充电薄膜晶体管截止;

[0067] 步骤 1014、第 $4j+4$ 行扫描线打开时,第二时钟信号输出端提供导通电平使第 $4j+4$ 个预充电薄膜晶体管导通,第一时钟信号输出端提供截止电平使第 $4j+2$ 个预充电薄膜晶

晶体管截止；

[0068] j 为整数, $j \geq 0$ 。

[0069] 像素驱动方法具体的工作原理和过程与上述各实施例相同,在此不再赘述。

[0070] 本发明实施例中的像素驱动方法,通过设置预充电单元使第 i 行扫描线打开时,同时打开第 $i+2$ 行扫描线,从而对第 $i+2$ 行像素电极进行预充电,由于像素电极的当前帧充电电压与预充电电压之间的差值小于当前帧充电电压与前一帧充电电压之间的差值,在预充电之后降低了像素电极电压与充电电压之间的差值,当液晶显示器的刷新频率较高时,避免了由于像素电极充电不足而降低画面品质的问题。

[0071] 通过以上的实施方式的描述,所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。

[0072] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。




图 1




图 2




图 3




图 4




图 5

当第*i*行扫描线打开时，同时打开第*i*+2行扫描线 101

图 6




图 7

专利名称(译)	像素驱动电路和方法、阵列基板及液晶显示装置		
公开(公告)号	CN103413532B	公开(公告)日	2015-07-01
申请号	CN201310320768.2	申请日	2013-07-26
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方显示技术有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方显示技术有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方显示技术有限公司		
[标]发明人	王宝强		
发明人	王宝强		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3659 G02F1/1368 G09G3/36 G09G3/3677 G09G2300/08 G02F1/13306 G09G2310/0208 G09G2320/02 G09G2310/0251 G09G2310/0205 G09G2320/0252		
代理人(译)	申健		
审查员(译)	张慧		
其他公开文献	CN103413532A		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种像素驱动电路和方法、阵列基板及液晶显示装置，涉及液晶显示技术领域，当液晶显示器的刷新频率较高时，避免了由于像素电极充电不足而降低画面品质的问题。该像素驱动电路，包括n行扫描线，其中n为整数， $n \geq 3$ ，还包括：与每行扫描线连接的预充电单元，用于当第i行扫描线打开时，同时打开第i+2行扫描线，其中i为整数， $1 \leq i \leq n-2$ 。该阵列基板，包括矩阵分布的数个像素单元，还包括上述的像素驱动电路。该液晶显示装置，包括上述的阵列基板。该像素驱动方法，用于驱动n行扫描线，其中n为整数， $n \geq 3$ ，所述像素驱动方法包括：当第i行扫描线打开时，同时打开第i+2行扫描线，其中i为整数， $1 \leq i \leq n-2$ 。

