



(12) 发明专利

(10) 授权公告号 CN 1956048 B

(45) 授权公告日 2010.09.15

(21) 申请号 200610135502.0

(22) 申请日 2006.10.17

(30) 优先权数据

306003/2005 2005.10.20 JP

(73) 专利权人 株式会社日立显示器

地址 日本千叶县

(72) 发明人 片山由佳利 工藤泰幸 万场则夫

松户利充

(74) 专利代理机构 永新专利商标代理有限公司

72002

代理人 陈英俊

(51) Int. Cl.

G09G 3/36 (2006.01)

G09G 3/20 (2006.01)

G09G 3/30 (2006.01)

G09G 3/28 (2006.01)

G02F 1/133 (2006.01)

(56) 对比文件

JP 2003-255904 A, 2003.09.10, 全文.

JP 2003-222891 A, 2003.08.08, 全文.

CN 1641728 A, 2005.07.20, 第1页第21-第3页第4行, 第11页第21行-第12页第13行, 第13-15页, 第18页第1-7行, 第20页第1-14行、附图1, 6, 21-22.

JP 2003-29715 A, 2003.01.31, 全文.

US 6801194 B2, 2004.10.05, 全文.

审查员 戈颖杰


权利要求书 2 页 说明书 11 页 附图 11 页

(54) 发明名称

显示装置

(57) 摘要

一种显示装置,采用将向 RGB 三色的显示像素供给的 RGB 数据分时并输入到液晶板中的 RGB 分时驱动方式。(1) 按每 1 行信号向 RGB、BGR 和液晶板输入数据,在 1 行期间的结束时,将开状态的选择信号 (SC) 以开状态一直保持到下一个行期间。(2) 在局部显示中,在局部非显示期间始终将选择信号 (SA、SB、SC) 设为关状态,将平衡信号 (EQG) 设为开状态。



1. 一种显示装置,其特征在于,包括:

在隔着液晶层相对置地配置的 2 片基板中的一个基板的内面形成对置电极,在另一个基板的内面形成相互交叉的多条行电极和列电极,在上述行电极和列电极的交叉部形成三端子的开关元件,上述开关元件的第 1 端子与行电极连接,第 2 端子与列电极连接,第 3 端子同液晶层的一侧和保持电容连接,上述液晶层的另一侧与对置电极连接的像素;

列驱动电路,将从外部装置输入的显示数据变换成列电压,并且生成液晶驱动用的显示同步信号,按照上述显示同步信号将 1 行的列电压分时输出;

分配电路,分配来自上述列驱动电路的被分时的列电压,向列电极输出;

平衡电路,与上述列电极连接;

行驱动电路,按照显示同步信号,将用于控制上述开关元件的开、关的行电压一行一行地依次向行电极输出;以及

电源电路,按照上述显示同步信号,向行驱动电路输出上述显示同步信号,向对置电极输出对置电压,向分配电路输出选择信号;

上述外部装置以行单位对列驱动电路和电源电路设定显示期间和非显示期间,电源电路在非显示期间,将向分配电路输出的选择信号设为关状态,将向平衡电路输出的平衡信号设为开状态,

从上述平衡电路供给列电极的电位是,在对置电压的电位或作为列电压被允许的电位中最接近对置电压的电位。

2. 如权利要求 1 所述的显示装置,其特征在于,

上述分配电路具有通过选择信号被控制开、关的多个开关元件;

在非显示期间,通过选择信号将分配电路中的多个开关元件设为关状态;

上述平衡电路具有通过平衡信号被控制开、关的多个开关元件,在非显示期间,通过平衡信号将平衡电路中的多个开关元件设为开状态。

3. 一种显示装置,其特征在于,包括:

在隔着液晶层相对置地配置的 2 片基板中的一个基板的内面形成对置电极,在另一个基板的内面形成相互交叉的多条行电极和列电极,在上述行电极和列电极的交叉部形成三端子的开关元件,上述开关元件的第 1 端子与行电极连接,第 2 端子与列电极连接,第 3 端子同液晶层的一侧和保持电容连接,上述液晶层的另一侧与对置电极连接的像素;

列驱动电路,将从外部装置输入的显示数据变换成列电压,并且生成液晶驱动用的显示同步信号,按照上述显示同步信号将 1 行的列电压分时输出;

分配电路,分配来自上述列驱动电路的被分时的列电压,向列电极输出;

行驱动电路,按照显示同步信号,将用于控制上述开关元件的开、关的行电压一行一行地依次向行电极输出;以及

电源电路,按照上述显示同步信号,向行驱动电路输出上述显示同步信号,向对置电极输出对置电压,向分配电路输出选择信号;

从上述电源电路向分配电路输出的选择信号,到任意的行电极中最后被选择的列电极在下一个行电极中最先被选择结束为止,不改变其电平。

4. 如权利要求 3 所述的显示装置,其特征在于,

在不改变上述选择信号的电平时,以低灰度等级显示,在改变时,以高灰度等级显示,

并且,在选择信号的切换时,使用将分配电路的开关元件关一次的选择信号,在高灰度等级显示时和低灰度等级显示时进行切换。

5. 一种显示装置,其特征在于,包括:

在隔着液晶层相对置地配置的 2 片基板中的一个基板的内面形成对置电极,在另一个基板的内面形成相互交叉的多条行电极和列电极,在上述行电极和列电极的交叉部形成三端子的开关元件,上述开关元件的第 1 端子与行电极连接,第 2 端子与列电极连接,第 3 端子同液晶层的一侧和保持电容连接,上述液晶层的另一侧与对置电极连接的像素;

列驱动电路,将从外部装置输入的显示数据转换成列电压,并且生成液晶驱动用的显示同步信号,按照上述显示同步信号将 1 行的列电压分时输出;

分配电路,分配来自上述列驱动电路的被分时的列电压,向列电极输出;

行驱动电路,按照显示同步信号,将用于控制上述开关元件的开、关的行电压一行一行地依次向行电极输出;以及

电源电路,按照上述显示同步信号,向行驱动电路输出上述显示同步信号,向对置电极输出对置电压,向分配电路输出选择信号;

上述显示数据每隔多个行就被切换;

从上述电源电路向分配电路输出的选择信号,到在显示数据被切换前的行电极中最后被选择的列电极在显示数据被切换后的最初的行电极中最初被选择结束为止,不改变其电平。

6. 一种显示装置,其特征在于,包括:

多个行电极;

多个列电极,与上述多个行电极交叉;

显示元件,配置在上述交叉的部分;以及

分配电路,按将上述列电极分割为多个的分割单位来选择列电极;

上述分配电路按照多个选择信号、以分割单位来依次选择各个列电极;

上述选择信号直到在任意的行电极中最后被选择的列电极在下一个行电极中最先被选择结束为止,不改变其电平。

7. 如权利要求 6 所述的显示装置,其特征在于,

在局部显示的非显示期间,将上述选择信号设为关状态。

显示装置

技术领域

[0001] 本发明涉及低消耗功率的显示装置,尤其涉及使用了液晶元件、EL 元件、等离子体的显示装置。

背景技术

[0002] 对于便携式电话等使用的小型液晶显示器来说,将消耗功率抑制在较小值是很重要的。因此,如特开 2003-5727 号公报所示,提出了通过在等待时只显示液晶显示器的一部分、将其它部分置为非显示,来实现低消耗功率的方式。这样的只将显示器的一部分置为显示状态的方式,以下称为局部 (partial) 显示。在该特开 2003-5727 号公报中,通过将非显示部分的扫描分为数帧进行,可降低每一帧的驱动频率,实现低消耗功率。

[0003] 另一方面,现在用于便携式电话等的小型液晶显示器,一般是使用 TFT (Thin Film Transistor) 的器件。过去,作为 TFT 材料使用了非晶硅。该非晶硅具有可廉价制造的优点,但电子移动性慢,所以液晶驱动电路用外接的 LSI 对应。近年来,开发了电子移动性强的低温聚硅 (LTPS (Low Temperature Poly Silicon)),使得能够在液晶板中装载驱动电路等。因此,如 U. S. Patent No. 6801194 (特开 2002-215118 号公报) 所示,提出了通过在液晶板内装载扫描线驱动电路,减少部件数并降低成本的方式。

[0004] 此外,如特开 2003-255904 号公报所示,提出了在液晶板中将供给 RGB (红、绿、蓝) 三色的液晶元件的信号分时进行输入,降低布线数来降低成本的方式。下面,将该方式称为 RGB 分时驱动。

[0005] 但是,通过导入该 RGB 分时驱动,在液晶板内需要对从一根信号线连接到 RGB 各个液晶元件上的信号线分配信号的 RGB 分配开关。该 RGB 分配开关在水平周期被操作,所以消耗功率大。为此,即使是用于降低消耗功率的局部显示,也存在采用了 RGB 分时驱动的 LTPS-TFT 液晶板的消耗功率比不采用 RGB 分时驱动的非晶硅 TFT 液晶板大的问题。

[0006] 为了解决此问题,如特开 2003-029715 号公报所示,提出了在局部显示中,通过在向非显示部分输入信号时,将所有 RGB 分配开关置为开状态,消除向 RGB 分配开关的控制信号的变动,从而降低消耗功率的技术。

[0007] 而且,通过导入 RGB 分时驱动,从各信号线漏泄出的电荷量不均匀,发生了产生闪变等问题。为了解决此问题,如 U. S. Patent Publication No. 2005/156862 (特开 2005-195703 号公报) 所示,提出了将向各信号线施加的显示信号电压的施加顺序控制成在每一水平期间反转的技术。

[0008] 而且,如在 U. S. Patent Publication No. 2003/179335 (特开 2003-222891 号公报) 所示,提出为了提高漏极信号线的电压写入效率和减小驱动器输出负荷降低引起的消耗功率,设置平衡电路的方式。

[0009] 在特开 2003-029715 号公报的技术中,没考虑驱动信号线的放大器的消耗功率的降低,有不怎么能降低消耗功率的问题。而且,在 U. S. Patent Publication No. 2005/156862 的技术中,有未考虑低消耗功率化,不怎么能降低消耗功率的问题。

发明内容

[0010] 本发明是为解决上述问题点而提出,在使用了导入 RGB 分时驱动的 LTPS-TFT 液晶板的显示装置中,以降低消耗功率为课题。

[0011] 为了解决上述课题的本发明,在每一个水平期间将选择 RGB 分配开关的 RGB 选择信号的顺序例如从 RGB 替换为 BGR,再者,在一个水平期间的结束时,保持最后被选择的例如 B 选择信号作为选择状态,并降低 B 选择信号的频率,由此降低消耗功率。

[0012] 再者,为了解决上述课题的本发明,在局部显示中,在非显示部分的信号输入时,将所有的 RGB 分配开关置为关状态,平衡电路置为开状态,进行向漏极信号线的电压写入,并切断驱动该漏极信号线的放大器的电源,从而实现低消耗功率。

[0013] 如以上说明,通过降低向 RGB 分配开关的选择信号的频率,即使是使用了 LTPS-TFT 液晶板的显示装置的情况下,也可以降低其显示装置的消耗功率。

[0014] 而且,本发明只需改变输入到液晶板的 RGB 选择信号的输入顺序就可以实施,所以在局部显示中,具有可以自由变更液晶板中的显示部分和非显示部分的位置及范围的效果。

附图说明

[0015] 图 1 是表示本发明涉及的显示装置的第一、第二实施例的结构的方框图。

[0016] 图 2 是表示第一实施例中的通常显示时的动作的时序图。

[0017] 图 3 是表示第一实施例中的局部显示时的动作的时序图。

[0018] 图 4 是表示第一实施例中的局部显示时的动作的时序图。

[0019] 图 5 是第二实施例中的数据寄存器、定时生成部的一部分的详细方框图。

[0020] 图 6 是表示第二实施例中的通常显示时的动作的时序图。

[0021] 图 7 是表示第二实施例中的局部显示时的动作的时序图。

[0022] 图 8 是表示本发明涉及的显示装置的第三、第四实施例的结构的方框图。

[0023] 图 9 是表示第三、第四实施例中的通常显示时的动作的时序图。

[0024] 图 10 是表示第三实施例中的八色局部显示时的动作的时序图。

[0025] 图 11 是表示第四实施例中的八色局部显示时的动作的时序图。

具体实施方式

[0026] 第一实施例：

[0027] 下面,说明本发明的第一实施例。图 1 是本实施例的显示装置的方框图,100 是显示装置、101 是列驱动部、102 是面板部、103 是电源部。

[0028] 在图 1 所示的列驱动部 101 中,111 是系统接口、112 是数据寄存器、113 是定时生成部、114 是存储器写控制部、115 是存储器读控制部、116 是列电压生成部、117 是分时部、118 是列电压输出部、119 是显示存储器。

[0029] 而且,在图 1 所示的面板 102 中,121 是分配部、122 是像素部、123 是行驱动部、124 是平衡电路,这些是例如用低温聚硅 TFT 元件在玻璃基板上一体形成的。

[0030] 在该面板 102 内的分配部 121 中,1214、1215、1216 是 TFT 元件,而且,在平衡电路

124 中,1241 ~ 1249 是 TFT 元件。

[0031] 而且,在面板 102 内的像素部 122,在多条行电极和列电极的交叉部形成三端子的开关元件,此开关元件的第 1 端子连接在行电极上,第 2 端子连接在列电极上,第 3 端子连接在液晶层的一侧和未图示的保持电容连接,液晶层的另一侧连接在对置电极 131 上。

[0032] 而且,由像素部 122 驱动的显示元件例如是 TN 型液晶,通过施加规定的电压电平,进行显示。而且,输入到显示装置的显示数据是 R(红)G(绿)B(蓝)各 8 位的数字数据。但是,各色的位数不限于于此。

[0033] 而且,列驱动部 101、电源部 103 可以由单芯片的 LSI 构成,实际上由单芯片的 LSI 构成的情况居多。

[0034] 在图 1 中,使用图 2 说明通常显示时的动作。首先,说明列驱动部 101 的动作。

[0035] 从外部装置的 CPU1 经系统总线 3 向列驱动部 101 提供控制显示装置的动作的控制数据。该控制数据中包含显示数据和与其显示位置、驱动线数、帧频率等关于的数据。

[0036] 系统接口 111 向数据寄存器 112 内的由 CPU1 指定的地址写入控制数据。然后,存储在数据寄存器 112 中的各种控制数据向各单元块输出。例如,显示数据向显示存储器 119 输出,显示位置数据向存储器写控制部 114 输出,与驱动线数、帧频率等有关的数据向定时生成部 113 输出。

[0037] 存储器写控制部 114 解码显示位置数据,选择与其相当的显示存储器 119 内的位线和字线。与此同时,从数据寄存器 112 向显示存储器 119 输出显示数据,结束写入动作。

[0038] 定时生成部 113 基于从数据寄存器 112 提供的驱动信息,自己生成图 2 所示的定时信号群,向存储器读控制部 115、分时部 117、列电压输出部 118 输出。

[0039] 存储器读控制部 115 对定时生成部 113 输出的信号进行解码,选择相应的显示存储器 119 内的字线。此动作是,例如从存储有画面的起始行显示数据的字线开始依次一行一行选择,在最终行之后,再次返回到起始行重复该动作。然后,与字线的选择动作同时,从显示存储器 119 的数据线依次地一并输出 1 行的显示数据。在此,字线的切换定时与从定时生成部 113 提供的线信号同步,选择起始行的字线的定时与从定时生成部 113 提供的帧信号同步。

[0040] 分时部 117 对从显示存储器 119 供给的一行的显示数据进行分时(多路传输)。此动作是,使用从定时生成部 113 供给的图 2 所示的分割信号 D1 ~ D3 对线信号的周期进行三分割,将从显示存储器 119 输出的显示数据作为 R 数据、G 数据、B 数据输出。此时,R 数据、G 数据、B 数据的顺序,如图 2 所示的分时数据那样,每个线变更一次。即,如果在某个线上以 RGB 的顺序输出,那么在下一个线上以 BGR 的顺序输出。再者,在下一个线上成为 RGB 的顺序,如此每个线更换一次。

[0041] 列电压生成部 116 是生成将分时数据向电压电平变换时所需的列电压的单元块。在此单元块中,生成与作为显示数据的数字数据对应的电压。例如,显示数据在本实施方式中用 8 位表示,所以成为 256 种数据。在此单元块中,对基准电压进行电阻分压,生成从 V0 到 V255 的 256 种电压。在此,V0 是对应数据 0 的电压,V255 是对应数据 255 的电压。

[0042] 列电压输出部 118 是对应从定时生成部 113 供给的交流信号及分时数据,从 256 种列电压中选择一个电平,通过内置的放大器增强驱动器能力后输出的单元块。按各个列驱动信号 DR0 ~ DRm 设置了这些放大器,由于必须稳定地流过直流电流,所以消耗功率非常

大。

[0043] 下面,说明面板 102 的动作。首先,像素部 122 由三端子 TFT 元件、液晶层、保存电容构成,三端子 TFT 元件的漏极端子连接在列电极上,栅极端子连接在行电极上,源极端子连接在液晶层和未图示的保持电容上。而且,在液晶层的相对置侧有共用的对置电极,与液晶层电连接。再者,保持电容的另一个端子与未图示的称为存储线的电极连接。为了实现此结构,例如列电极、行电极、存储线以矩阵状形成在保持液晶层的两片透明基板中的一个透明基板的内面,对置电极形成在另一个透明基板的内面。而且,该像素的电路结构是所谓 Cst 结构的构成,但也可以适用于将保持电容的另一个端子连接在前一级的行电极上的、所谓 Cadd 结构的构成。

[0044] 分配部 121 是分配(多路传输)从列驱动部 101 供给的列电压,向像素部 122 的列电极输出的单元块,可以用使用了 TFT 元件 1214、1215、1216 的开关的电路结构实现。其动作是,图 2 所示的选择信号 SA、SB、SC 供给到分配控制线 1211、1212、1213,在选择信号为“高”的状态下开关成为开,向列电极施加列电压。而且,选择信号 SA ~ SC 从后述的电源部 503 供给。用作为开关使用了一个 TFT 元件的开关电路说明了本实施例的分配部,但是,只要开关电路是可以传输电压电平的开关,可以是由 CMOS 等两个以上的 MOS 组合的开关,还可以是其它的任何结构的开关,不限定。

[0045] 行驱动部 123 与从列驱动部 101 内的定时生成部 113 传送来的帧信号同步,在开头的行电极上施压“高”的行电压,之后,与同样传送来的线信号同步,依次向下一级的行电极施加“高”的行电压。而且,通过应用移位寄存器电路,可以容易地实现行驱动部 123 的动作。

[0046] 平衡电路 124 由 TFT 元件 1241 ~ 1249 构成,在从电源部 103 供给的平衡信号(下面称为“EQG”信号)是“高”时,向连接在 R 色的液晶元件上的列电极供给 VEQR 信号,向连接在 G 色的液晶元件上的列电极供给 VEQG 信号,向连接在 B 色的液晶元件的列电极供给 VEQB 信号。在本实施例中,在通常显示时,EQG 信号始终被保持为“低”,列电极同 VEQR、VEQG、VEQB 信号之间被隔断。

[0047] 接着,说明电源部 103 的动作。电源部 103 生成向对置电极 131 施加的电压即对置电压 VCOM、对未图示的存储线的施加电压即存储电压、作为行驱动部 123 的输入时钟的 $\phi 1$ 、 $\phi 2$ 、行驱动部 123 的移位寄存器启动信号 ϕIN 、选择信号 SA ~ SC、EQG 信号、VEQR、VEQG、VEQB 信号。

[0048] 首先,在对置电压 VCOM 的生成中,将从定时生成部 113 传送的交流信号变换成液晶驱动所需的电平并输出。对置电压 VCOM 的振幅通常被转换成大于列电压的振幅。而且,液晶施加电压的极性是从对置电压来看的列电压的极性,所以,液晶施加电压的极性同交流信号联动地反转。图 2 所示的交流信号相当于帧反转驱动,但交流周期不限于此。

[0049] 而且,关于存储电压,与对置电压相同地,将从定时生成部 113 传送的交流化信号变换成与对置电压相同的电平并输出。对置电极与液晶元件直接连接,平面状地广泛布线,所以非常容易载入噪声,但由于存储线是按各行分别布线、并连接在较大的保持电容上,所以稳定。存储线担负着稳定液晶显示的功能。

[0050] 接着,作为行驱动部 123 的输入时钟的 $\phi 1$ 、 $\phi 2$ 是由从定时生成部 113 传送的线信号进行反转的二相时钟。此二相时钟的高电平与栅极信号的高电平相等,低电平与栅极

信号的低电平相等。而且,移位寄存器启动信号 ϕ_{IN} 是与从定时生成部 113 传送的帧信号同步、且只在二相时钟 ϕ_1 、 ϕ_2 的一个周期内成为“高”的信号。

[0051] 选择信号 SA ~ SC 基于来自定时生成部 113 的图 2 所示的分割信号 D1 ~ D3 而生成。此选择信号 SA ~ SC 的“高”是,使分配部 121 的 TFT 元件 1214、1215、1216 成为开的电压电平,“低”是使其成为关的电压电平。选择信号 SA ~ SC 是图 2 所示的波形,所以,如果在第一行(某行)以 RGB 的顺序施加列电压,那么在第二行(下一个行)以 BGR 的顺序施加列电压。即,在某一行最后选择的列,在下一行中最先被选择。而且,在行的结束处为“高”的选择信号依然保持“高”,在下一行,最初的列选择结束之前,一直保持“高”。

[0052] 通过这样地按 RGB、BGR、RGB 的顺序动作,在通常动作时,选择信号 SA、SC 的动作频率是以 RGB、RGB、RGB 的顺序动作时的二分之一。因此,从整体来看,可以使选择信号的频率成为 2/3,可以将分配部 121 的 TFT 元件的充放电功率削减为 2/3。

[0053] 而且,电源部 103 在这样的动作之外,还生成本发明的显示装置所必需的电源电压,向各单元块输出。例如,可以通过对从外部供给的电源电压进行升压的单元和调整已升压的电压的单元来实现。而且,电压调整的控制信息从列驱动部 101 内的数据寄存器 112 传送。

[0054] 下面,使用图 3 及图 4 说明等待画面,即局部显示时的本实施例的动作。局部显示是将显示装置的一部分置为非显示状态来抑制消耗功率的方式。在本实施例中,如图 3 下侧所示地,在纵方向上对显示画面进行三分割,中央部分为非显示区域,上下部分为显示区域。本实施例的显示装置重复如下动作,即在最初的帧进行一次图 3 所示的动作,在下一个帧之后进行 n-1 次图 4 所示的动作。

[0055] 首先,CPU1 经系统接口 111 向内置于数据寄存器 112 的非显示开始地址寄存器、非显示结束地址寄存器写入非显示区域开始行号和非显示区域结束行号后,将内置于数据寄存器 112 中的显示开始寄存器设置为开始状态。当显示开始寄存器被设置为开始状态时,定时生成部 113 开始内置的计数器的计数。计数器被帧信号复位,每当线信号成为“高”时计数值加 1。在计数值低于局部非显示地址寄存器的设定值时,进行通常动作。

[0056] 当定时生成部 113 内置的计数器的值与非显示开始地址寄存器相等时,在最初的第一帧,定时生成部 113 使分割信号 D1、D2、D3 成为“低”。与其同时,切断列电压输出部 118 内的放大器的电源,不向放大器流入稳态电流。而且,使对平衡电路 124 的平衡信号 EQG 为“高”,VEQR、VEQG、VEQB 信号固定为对置电极的电位电平或相当于“0”的列电压。通过这样做,充放电功率成为最低,而且,可以将消耗功率抑制成最低。放大器的个数是,在 QVGA 大小的面板中是 240 个,在 VGA 大小的面板中是 480 个,所以削减了这些放大器的稳态电流。而且,只将驱动 VEQR、VEQG、VEQB 信号的电源部 103 的三个放大器置为动作状态,所以,能够较大地削减消耗功率。

[0057] 此时,行驱动信号如图 3 所示地向各行输出。由此,在非显示部分写入“黑”等对应消耗功率低的电压的颜色。在此,写入的颜色成为哪种颜色根据液晶的方式而不同,没有特别限定。

[0058] 如果定时生成部 113 内置的计数器的值与局部非显示结束地址寄存器相同,则定时生成部 113 接通列电压输出部 118 内的放大器的电源进行通常动作准备。而且,将平衡电路 124 的输入信号 EQG 置为“低”,使分割信号 D1、D2、D3 恢复到通常动作的波形。

[0059] 接着,说明从第 2 帧到第 n 帧的动作。定时生成部 113 内置的计数器被帧信号复位,每当线信号成为“高”时计数值加 1。在计数器的值低于局部非显示开始地址寄存器的设定值时,进行通常动作。

[0060] 如果定时生成部 113 内置的计数器的值与非显示开始地址寄存器相同,则定时生成部 113 将分割信号 D1、D2、D3 置为“低”。与此同时,切断列电压输出部 118 内的放大器的电源,使得不向放大器流入稳态电流。而且,将向平衡电路 124 的平衡信号 EQG 置为“高”,VEQR、VEQG、VEQB 信号固定为对置电极的电位电平或相当于“0”的列电压。通过这样做,充放电功率成为最低,还可以将消耗功率抑制为最低。而且,此时的行驱动信号如图 4 所示,在非显示期间中不向各行输出。通过这样做,可以大幅削减行驱动信号的充放电功率。而且,在非显示期间中,只写入相同颜色,所以,即使这样地对数帧仅写入一次,显示也不会有问题。

[0061] 通过这样动作,在局部显示的显示部分,选择信号 SA、SC 的动作频率成为按照 RGBRGB 重复时的二分之一。因此,从总体来看,可以使选择信号的频率成为 2/3,可以将分配部 121 的 TFT 元件的充放电功率削减为 2/3。而且,在局部显示的非显示部分,选择信号 SA、SB、SC 的动作频率成为“0”。这样,可以明显降低频率,而且,在非显示部分,切断很多放大器的电源,而且使用平衡电路将列电极固定为对置电极的电位电平或相当于“0”的列电压,可以较大地抑制消耗功率。

[0062] 第二是实施例:

[0063] 下面,使用图 1、图 5、图 6、图 7 说明本发明的第二实施例。本实施例中,与第一实施例的不同点在于,在通常动作时,如图 6 所示地分时数据的顺序恒定为 RGB、RGB 这一点。此外,与第一实施例的不同点在于,在通常动作时,如图 6 所示,是对置电极的电位电平按每个线成为反相的线反转,在局部显示时,如图 7 所示,是按每个帧成为反相的帧反转。

[0064] 虽然在第一实施例也使用了图 1,但图 1 是也可以适用于本实施例的方框图,只要以后没有特别指明,各电路就具有与第一实施例相同的功能并进行相同的动作。

[0065] 图 5 是详细表示本实施例的数据寄存器 112、时序生成部 113 的一部分的方框图。501 是存储局部显示时的非显示区域开始行号的非显示开始地址寄存器,502 是存储局部显示时的非显示领域结束行号的非显示结束地址寄存器,503 是表示局部显示开始状态的局部显示开始寄存器,504 是计数器,505、506 是比较器,507、511、512 是 SR 门控电路,508 是通常显示时用分割信号移位寄存器,509 是局部显示时用分割信号生成移位寄存器,510 是选择器,513 ~ 518、521 ~ 523 是一位移位寄存器,519、524 是“或”电路,520、525 是“与”电路。

[0066] 图 5 中,在通常显示时,局部显示开始寄存器 503 是“0”,选择器 510 选择通常显示时用分割信号生成移位寄存器 508 的输出,向分割信号 D1、D2、D3 输出。通常显示时用分割信号生成移位寄存器 508,通过帧信号,只把左端的一位移位寄存器 521 设置为“高”,中央和右端的一位移位寄存器 522 和 523 设置为“低”,并且,通过具有对线信号的一个周期进行了三等分的周期的分割信号生成时钟,进行移位动作。其结果,生成图 6 所示的分割信号 D1、D2、D3。

[0067] 基于此分割信号 D1、D2、D3,在电源部 103 生成图 6 所示的选择信号 SA、SB、SC。选择信号 SA、SB、SC 通过分割信号 D1、D2、D3 被制作成“高”期间较短。然后,通过使选择信号

SA、SB、SC 成为“低”，确定 R 列驱动信号、G 列驱动信号、B 列驱动信号，之后，行驱动信号成为“低”，所以，对液晶元件的施加电压和 R、G、B 这三色一起，以相同条件被写入，即使在 R、G、B 各自 256 灰度等级的高灰度等级显示时，消除了 R、G、B 的色偏，可以进行清晰的显示。

[0068] 在通常显示时，局部显示开始寄存器 503 是“0”，“与”电路 525 的平衡用输出 D0 成为“低”。基于此输出 D0 制作 EQG 信号，在通常显示时始终保持为“低”。因此，列电极同 VEQR、VEQG、VEQB 信号之间被切断。

[0069] 接着，在局部显示时，是 R、G、B 分别具有 2 灰度等级且各 2 色的 8 色显示，通过切断向内置在列电压生成部 116 中的用于中间灰度等级 (V1 ~ V254) 的电压生成的电路供给的电源，削减了消耗功率。在此局部显示时，显示部的 R、G、B 各 2 色的 8 色显示，在下面称为 8 色局部显示。

[0070] 使用图 5 及图 7 说明该 8 色局部显示的动作。此局部显示中，如图 3 的下侧所示，在纵方向划分为三个区块，中央的区块为非显示区域、上下的区块为显示区域。

[0071] 在图 5 中，8 色局部显示时，局部显示开始寄存器是“1”，选择器 510 选择局部显示时用分割信号生成移位寄存器 509 的输出，作为分割信号 D1、D2、D3 输出。而且，“与”电路 525 将 SR 闩锁电路 507 的输出作为平衡用输出 D0 输出。

[0072] 局部显示时用分割信号生成移位寄存器 509，通过帧信号，只把左端的一位移位寄存器 513 设置为“高”，514 ~ 518 设置为“低”，并且，通过由对线信号的周期进行了三等分的周期生成的分割信号生成时钟，进行移位动作。SR 闩锁电路 511 是在一位移位寄存器 513 或 518 为“高”时被设置为“高”，在一位移位寄存器 514 为“高”时被复位为“低”的 SR 闩锁电路。SR 闩锁电路 512 是在一位移位寄存器 515 为“高”时被设置为“高”，在一位移位寄存器 517 为“高”时被复位为“低”的 SR 闩锁电路。

[0073] 计数器 504 是被帧信号设置为“1”，在输入线信号时计数值分别加 1 的增量计数器，计数器的值表示当前正在写入的行号。比较器 505 比较计数器 504 的值和非显示结束地址寄存器 502 的值，只有在一致时输出“高”，在不一致时输出“低”。比较器 506 比较计数器 504 的值和非显示开始地址寄存器 501 的值，只有在一致时输出“高”，在不一致时输出“低”。其结果，RS 闩锁电路 507 在局部显示的显示行写入时，向输出 Q 输出“低”，向反转输出 Q 条输出“高”。而且，在非显示行写入时，向输出 Q 输出“高”，向反转输出 Q 条输出“低”。

[0074] 由于帧的开始行是显示行，RS 闩锁电路 507 的反转输出 Q 条成为“高”，所以“与”电路 520 的输出成为局部显示时用分割信号生成移位寄存器 509 的输出，选择器 510 的输出成为在图 7 的显示期间表示的分割信号 D1、D2、D3。基于此分割信号 D1、D2、D3，由电源部 103 制作选择信号 SA、SB、SC。

[0075] 选择信号 SA、SB、SC 被制作成“高”的期间比分割信号 D1、D2、D3 短。此时，在行驱动信号成为“低”时，选择信号 SA 或 SC 是“高”，严密地讲，R、G、B 这 3 色的列驱动信号线的状态不一致，所以会出来由 R、G、B 引起的色偏，在局部显示时是 8 色显示，只使用了最低灰度等级和最高灰度等级，所以不需要关注稍微的色偏差，不成为问题。

[0076] 而且，由于帧的开始行是显示行，所以 RS 闩锁电路 507 的 Q 输出成为“低”，“与”电路 525 的平衡用输出 D0 成为“低”，基于此输出 D0 由电源部 103 制作的 EQG 信号也成为“低”。因此，列电极与 VEQR、VEQG、VEQB 信号之间被切断。

[0077] 随着显示行的写入的进行，当计数器 504 的值与非显示开始地址寄存器 501 的值

一致时,比较器 506 输出“高”,所以 SR 门锁电路 507 的反转输出 Q 条成为“低”。因此,“与”电路 520 的输出成为“低”,所以选择器 510 的输出即分割信号 D1、D2、D3 如图 7 的非显示期间示出的那样固定为“低”。

[0078] 而且,SR 门锁电路 507 的输出 Q 成为“高”,所以“与”电路 525 的平衡用输出 D0 成为“高”,此输出 D0 如图 7 的非显示期间示出的那样固定为“高”。基于该输出 D0 由电源部 103 制作的 EQG 信号也成为“高”。因此,在列电极上施加 VEQR、VEQG、VEQB 信号。

[0079] 在 EQG 信号是“高”期间,电源部 103 将 VEQR、VEQG、VEQB 信号的电压固定为对置电压 VCOM 的电位电平等最不消耗功率的值。VEQR、VEQG、VEQB 信号也可以是相当于“0”的信号水平,只要是尽量不消耗功率的值即可。因此,列电极成为对置电压 VCOM 的电位电平等最不消耗功率的值。而且,列电压输出部 118 在平衡用输出 D0 为“高”期间,切断内置的放大器的电源,使得不向放大器流入稳态电流。

[0080] 接着,进一步进行显示行的写入,当计数器 504 的值与非显示结束地址寄存器 502 的值一致时,比较器 505 输出“高”,所以 SR 门锁电路 507 的输出 Q 成为“低”,反转输出 Q 条成为“高”。因此,选择器 510 的分割信号 D1、D2、D3,成为局部显示时用分割信号生成移位寄存器 509 的输出,成为在图 7 的显示期间表示的波形。而且,列电压输出部 118 接通内置的放大器的电源,返回到显示期间的动作。

[0081] 通过如上所述的动作,在局部显示的显示期间,选择信号 SA、SC 的动作频率成为按照 RGBRGB 重复进行时的二分之一。而且,在非显示期间,选择信号 SA、SB、SC 的动作频率成为“0”。这样,可以明显地降低频率,较大地抑制消耗功率。再者,可以切断需要稳态电流且消耗功率大的放大器的电源,所以,能够较大地降低消耗功率。而且,在局部显示中,可以从 CPU 自由设定纵方向的分割位置等,可以做成使用方便性好的显示装置。

[0082] 第三实施例:

[0083] 使用图 8、图 9、图 10 说明本发明的第三实施例。本实施例与第一实施例、第二实施例的不同点在于,作为分时数据,分时输入了 6 列数据,一个列电压通过 6 个分配开关同 6 列的列电极连接。

[0084] 图 8 是本实施例的显示装置的方框图,在液晶板 102 上的分配部 121,设置有将从列电压输出部 118 供给的一个信号变换为六个列驱动信号的开关电路 721、722、723。这些开关电路的结构相同,所以,作为代表说明开关电路 721。来自列驱动电路 101 的一个信号,连接在开关 701、702、703、704、705、706 上。这些开关分别是在分配控制线 711、712、713、714、715、716 为“高”时成为开状态的开关。并且,开关 701、702、703、704、705、706 分别向 B2、G2、R2、B1、G1、R1 列的像素供给列驱动信号。

[0085] 在本实施例中,作为列驱动信号 DR0, R 的第一列、G 的第一列、B 的第一列、R 的第二列、G 的第二列、B 的第二列的各信号被分时,向液晶板输入。同样,作为列驱动信号 DR1, R、G、B 的第三列及第四列被分时输入,作为列驱动信号 DRm, R、G、B 的第 $2m+1$ 列及第 $2m+2$ 列被分时输入。

[0086] 接着,使用图 9 说明通常显示时的动作。图 8 所示的显示存储器 119 与线信号同步地向分时部 117 输出一行的数据。在图 9,重点说明第一列和第二列的动作。

[0087] 在图 9 中,标记为 R11 的表示应该写入到 R1 列的第一行的值。同样, R12 表示应写入到 R2 列的第一行的值, R21 表示应写入到 R1 列的第二行的值。

[0088] 由于第一行的数据同时输出,所以分时部 117 按照由定时生成部 113 生成的分割信号 D1 ~ D6 对 R11、G11、B11、R12、G12、B12 进行分时,生成分时数据。在列电压输出部 118 将该分时数据变换为列电压,作为列驱动信号 DR0 ~ DRm 输出。

[0089] 在电源部 103,基于分割信号 D1 ~ D6 生成选择信号 SA ~ SF。在选择信号 SA 是“高”时,开关 706 成为开状态,此时,列电压成为对应 R11 的值,所以在 R1 列写入列电压 R11。同样,G11、B11、R12、G12、B12 被写入到 G1 列、B1 列、R2 列、G2 列、B2 列。确定了最后的 B2 列的驱动信号后,第一行的行驱动信号成为“低”,在第一行的第 R1、G1、B1、R2、B2、G2 列的液晶像素中,分别写入对应 R11、G11、B11、R12、G12、B12 的列电压。

[0090] 通过采用这样的结构,本实施例的液晶装置与第一、第二实施例的液晶装置相比,可以减半列驱动部 101 和液晶板 102 之间的布线数,可以降低成本。

[0091] 接着,使用图 10 说明 8 色局部显示时的动作。在显示期间中,图 8 所示的显示存储器 119 与线信号同步地向分时部 117 输出一行的数据。由于第一行的数据同时输出,所以分时部 117 按照由定时生成部 113 生成的分割信号 D1 ~ D6 对 R11、G11、B11、R12、G12、B12 进行分时,生成分时数据。此时,分割信号 D1 ~ D6 是图 10 所示的波形,所以,分时数据在第一行按 R11、G11、B11、R12、G12、B12 的顺序进行分时,在第二行按 B22、G22、R22、B21、G21、R21 的顺序进行分时。

[0092] 而且,选择信号 SA ~ SF 基于分割信号 D1 ~ D6 生成,成为图 10 所示的波形。因此,在 R1 列、G1 列、B1 列、R2 列、G2 列、B2 列写入了与 R11、G11、B11、R12、G12、B12 对应的列电压时,第一行的行驱动信号成为“低”,所以,在第一行的第 R1、G1、B1、R2、B2、G2 列的液晶像素中,分别写入与 R11、G11、B11、R12、G12、B12 对应的列电压。下一个的第二行,在 R1 列、G1 列、B1 列、R2 列、G2 列、B2 列写入了对应 R21、G21、B21、R22、G22、B22 的列电压时,第二行的行驱动信号成为“低”,所以在第二行的第 R1、G1、B1、R2、B2、G2 列的液晶像素中,分别写入对应 R21、G21、B21、R22、G22、B22 的列电压。

[0093] 如以上说明,本实施例中,在第一行,驱动 B2 列的选择信号 SF 最后成为“高”,对 B2 列最后分配了列电压之后,在第二行,最先选择信号 SF 成为“高”,最先对 B2 列分配列电压。

[0094] 而且,在第二行,驱动 R1 列的选择信号 SA 最后成为“高”,对 R1 列最后分配了列电压之后,在第三行,最先选择信号 SA 成为“高”,最先对 R1 列分配列电压。

[0095] 这样,在某一行最后被分配的列,在下一行最先分配,在行的变更时,选择信号依然保持为“高”,这样可以将选择信号 SA 和 SF 的驱动频率降低至二分之一,所以,可以使选择信号 SA 和 SF 的充放电功率成为约二分之一。而且,在本实施例中,也与第一、第二实施例相同,在非显示期间,通过将选择信号 SA ~ SF 的电平固定为“低”,可以使非显示期间的驱动频率为“0”。而且,在非显示期间,可以使平衡电路的 EQG 信号为“高”,切断列电压输出部的放大器的电源,所以,能够大幅削减消耗功率。

[0096] 在本实施例中,选择信号成为“高”的顺序是,奇数行为 SA、SB、SC、SD、SE、SF,偶数行为 SF、SE、SC、SB、SA 的逆顺序,但即使是不同的顺序,只要在相邻的行最后和最初的选择信号相同并选择相同列,就可以得到相同的效果。可以清楚知道,例如奇数行为 SA、SB、SC、SD、SE、SF,偶数行为 SF、SB、SC、SD、SE、SA 时也可以得到同样的效果,最初和最后的列以外的选择顺序,在本发明不做任何限制。而且,在第一、第二实施例中,分时数为 3,在第三实施

例中分时数为 6,但分时数也可以不是 3 的倍数,在其它数的情况下,通过使某行的最后分配的列在下一行中最先分配,可以得到相同的效果,这是非常明确的。因此,本发明不对分时的分割数进行任何限制,即使是任何整数,都适用于本发明。

[0097] 第四实施例:

[0098] 接着,使用图 8、图 9、图 11 说明本发明的第四实施例。图 8 与第三实施例相同,是本实施例的方框图。本实施例中,在通常显示时,与第三实施例相同地进行图 9 所示的动作。而且,本实施例中,在 8 色局部显示时,进行图 11 所示的动作。

[0099] 假设本实施例的 8 色局部显示在纵向、横向都用二分之一的分辨率显示。例如,通常显示时,是 VGA(640 像素 × 480 像素)的高清晰显示,在 8 色局部显示时,成为 QVGA(320 像素 × 240 像素)。这样的低清晰化是对纵横各 2 像素的计 4 个像素写入相同的值。

[0100] 首先,图 8 所示的显示存储器 119 向分时部 117 输出应写入到第一行和第二行的数据。定时生成部 113 生成图 11 所示的分割信号 D1、D2、D3。

[0101] 因此,在写入第一行时,将一个线周期分为三个部分,将分为三个部分的最初期间作为分割信号 D1 的“高”期间,下一期间作为分割信号 D2 的“高”期间,再下一期间作为分割信号 D3 的“高”期间。通过这些分割信号 D1、D2、D3,分时数据如图 1 所示地生成。而且,选择信号 SA ~ SF 基于分割信号 D1、D2、D3 生成,选择信号 SA 和 SD、选择信号 SB 和 SE、选择信号 SC 和 SF 输出相同的信号。由此,在 R1 列和 R2 列、G1 列和 G2 列、B1 列和 B2 列写入相同的列电压。在确定了各列电压后,第一行驱动信号成为“低”,在液晶像素第一行的 R1 列和 R2 列写入列电压 R1,在液晶像素第一行的 G1 列和 G2 列写入列电压 G1,在液晶像素第一行的 B1 列和 B2 列写入列电压 B1。

[0102] 接着,在写入第二行时,显示存储器 119 的输出数据、分割信号 D1、D2、D3 不变化,选择信号 SA ~ SF 也保持着电位。由此,液晶元件 R1、G1、B1、R2、G2、B2 的列驱动信号的电位不变化,第二行的行驱动信号成为“低”,在液晶像素第二行的 R1 列和 R2 列写入列电压 R1,在液晶像素第二行的 G1 列和 G2 列写入列电压 G1,在液晶像素第二行的 B1 列和 B2 列写入列电压 B1。

[0103] 在写入下面的第三行时,将一个线周期分为三个部分,将分为三个部分的最初期间作为分割信号 D3 的“高”期间,下一期间作为分割信号 D2 的“高”期间,再下一期间作为分割信号 D1 的“高”期间。通过这些分割信号 D1、D2、D3,分时数据如图 11 所示按 B2、G2、R2 的顺序生成。而且,选择信号 SA ~ SF 基于分割信号 D1、D2、D3 生成,选择信号 SA 和 SD、选择信号 SB 和 SE、选择信号 SC 和 SF 输出相同信号。由此,在 R1 列和 R2 列、G1 列和 G2 列、B1 列和 B2 列写入相同的列电压。在确定了各列电压后,第三行的行驱动信号成为“低”,在液晶像素第三行的 R1 列和 R2 列写入列电压 R2、在液晶像素第三行的 G1 列和 G2 列写入列电压 G2、在液晶像素第三行的 B1 列和 B2 列写入列电压 B2。

[0104] 通过如上所述的动作,在 8 色局部显示中,选择信号 SB、SE 的动作频率成为图 8 所示的通常显示时的二分之一,而且 SA、SC、SD、SF 的动作频率成为通常显示时的四分之一,可以大幅降低动作频率,所以能够实现低消耗功率。

[0105] 而且,在本实施例中,在 8 色局部显示的显示期间,按一行一行地在各自的定时输入了行驱动信号的“高”,但也可以将“高”的时间设为两倍,同时输入。尤其,不限定行驱动信号的输入方式。

[0106] 如以上本实施例所示,在对多个行同时写入数据、并且每隔多个行就改变写入数据的显示方法中,也可以适用本方式,在显示切换的行中,最后分配的列,在下一个显示切换的行中,最先分配,并且,在行的切换时,或者在显示不进行切换的行中,通过保持选择信号的电位,也可以适用。

[0107] 以上,在本发明的实施例中,以 TN 型液晶和 LTPS-TFT 为例做了说明,只要是对显示像素的显示信号进行分时输入、分配并写入显示的显示装置,即使是使用了 IPS 液晶、OCB 液晶等其他液晶方式、或 OLED 等其他显示原理的显示装置也可以适用,这是毋庸置疑的。




图2





图3




图4




图5




图6




图7




图8




图9




图10




图11

