



(12) 发明专利

(10) 授权公告号 CN 102460554 B

(45) 授权公告日 2014. 11. 12

(21) 申请号 201080025536. 9

(22) 申请日 2010. 02. 26

(30) 优先权数据

2009-144753 2009. 06. 17 JP

(85) PCT国际申请进入国家阶段日

2011. 12. 09

(86) PCT国际申请的申请数据

PCT/JP2010/001322 2010. 02. 26

(87) PCT国际申请的公布数据

W02010/146744 JA 2010. 12. 23

(73) 专利权人 夏普株式会社

地址 日本大阪府

(72) 发明人 古田成 山本悦雄 村上祐一郎

业天诚二郎

(74) 专利代理机构 北京尚诚知识产权代理有限公司

公司 11322

代理人 龙淳

(51) Int. Cl.

G09G 3/36 (2006. 01)

G09G 3/20 (2006. 01)

(56) 对比文件

WO 2009/050926 A1, 2009. 04. 23,

JP 特开 2002-149117 A, 2002. 05. 24,

CN 1614677 A, 2005. 05. 11,

JP 特开 2007-94027 A, 2007. 04. 12,

审查员 李文斐


权利要求书4页 说明书40页 附图29页

(54) 发明名称

显示驱动电路、显示装置及显示驱动方法

(57) 摘要

在进行 CC (Charge Coupling; 电荷耦合) 驱动的液晶显示装置的显示驱动电路, 在 2 线 (2H) 反转驱动模式和 1 线 (1H) 反转驱动模式之间进行切换, 该 2 线 (2H) 反转驱动模式是按每两个水平扫描期间使供给到源极线的数据信号 (S) 的极性反转的模式, 该 1 线 (1H) 反转驱动模式是按每一个水平扫描期间使供给到上述源极线的上述数据信号 (S) 的极性反转的模式。极性信号 (CMI) 在上述 2 线 (2H) 反转驱动模式时, 按每两个水平扫描期间极性反转, 在上述 1 线 (1H) 反转驱动模式时, 按每一个水平扫描期间极性反转。



1. 一种显示驱动电路,其特征在于:

其用于显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

所述显示驱动电路在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数,

在所述第一模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,

在所述第二模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同,

具备移位寄存器,该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级,

与所述移位寄存器的各级对应地各设置一个保持电路,并且向各个保持电路输入保持对象信号,

本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路,

当所述逻辑电路的输出变为有效时,与本级对应的保持电路将所述保持对象信号取入并加以保持,

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线,并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线,

根据各模式设定被输入至各个保持电路的所述保持对象信号的相位。

2. 如权利要求 1 所述的显示驱动电路,其特征在于:

各个保持电路,在经由对应的逻辑电路被输入的本级的输出信号和后一级的输出信号变为有效的各自的定时,将所述保持对象信号取入并加以保持,

所述保持对象信号为极性以规定的周期进行反转的信号,并且所述本级的输出信号变为有效时的该保持对象信号的极性与所述后一级的输出信号变为有效时的该保持对象信号的极性互不相同。

3. 如权利要求 1 或 2 所述的显示驱动电路,其特征在于:

在所述第一模式时被输入至与本级对应的保持电路的后一级的输出信号和在所述第二模式时被输入至与本级对应的保持电路的后一级的输出信号,从互不相同的级输出。

4. 如权利要求 1 或 2 所述的显示驱动电路,其特征在于:

所述保持对象信号为极性以规定的周期进行反转的信号,并且在所述第一模式和所述第二模式中,极性反转的周期互不相同。

5. 如权利要求 3 所述的显示驱动电路,其特征在于:

在使供给到数据信号线的信号电位的极性按每一个水平扫描期间反转的模式中,与第 x 级对应的保持电路在所述移位寄存器的第 x 级的输出信号变为有效时,保持所述保持对象信号,并且在第 $(x + 1)$ 级的输出信号变为有效时,保持所述保持对象信号,

在使供给到数据信号线的信号电位的极性按每两个水平扫描期间反转的模式中,与第 x 级对应的保持电路在所述移位寄存器的第 x 级的输出信号变为有效时,保持所述保持对象信号,并且在第 $(x + 2)$ 级的输出信号变为有效时,保持所述保持对象信号,

在使供给到数据信号线的信号电位的极性按每三个水平扫描期间反转的模式中,与第 x 级对应的保持电路在所述移位寄存器的第 x 级的输出信号变为有效时,保持所述保持对象信号,并且在第 $(x + 3)$ 级的输出信号变为有效时,保持所述保持对象信号。

6. 一种显示驱动电路,其特征在于:

其用于显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

所述显示驱动电路在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数,

在所述第一模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,

在所述第二模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同,

具备移位寄存器,该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级,

与所述移位寄存器的各级对应地各设置一个保持电路,并且向各个保持电路输入保持对象信号,

本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路,

当所述逻辑电路的输出变为有效时,与本级对应的保持电路将所述保持对象信号取入并加以保持,

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线,并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线,

根据各个模式对被输入至多个保持电路的所述保持对象信号的相位和被输入至其它的多个保持电路的所述保持对象信号的相位进行设定。

7. 如权利要求 1、2 和 6 中的任一项所述的显示驱动电路,其特征在于:

所述各个保持电路构成为 D 闩锁电路或存储电路。

8. 一种显示装置,其特征在于,具备:

权利要求 1 至 7 中的任一项所述的显示驱动电路;和
显示面板。

9. 一种显示驱动方法,其特征在于:

其利用显示驱动电路驱动显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

所述显示驱动方法在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数,

在所述第一模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,

在所述第二模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同,

所述显示驱动电路具备移位寄存器,该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级,

与所述移位寄存器的各级对应地各设置一个保持电路,并且向各个保持电路输入保持对象信号,

将本级的输出信号和本级的后一级的输出信号输入至与本级对应的逻辑电路,

当所述逻辑电路的输出变为有效时,与本级对应的保持电路将所述保持对象信号取入并加以保持,

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线,并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线,

根据各模式设定被输入至各个保持电路的所述保持对象信号的相位。

10. 一种显示驱动方法,其特征在于:

其利用显示驱动电路驱动显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

所述显示驱动方法在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数,

在所述第一模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,

在所述第二模式中,使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同,

所述显示驱动电路具备移位寄存器,该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级,

与所述移位寄存器的各级对应地各设置一个保持电路,并且向各个保持电路输入保持对象信号,

将本级的输出信号和本级的后一级的输出信号输入至与本级对应的逻辑电路,

当所述逻辑电路的输出变为有效时,与本级对应的保持电路将所述保持对象信号取入并加以保持,

将本级的输出信号供给到与和本级对应的像素连接的扫描信号线,并且将与本级对应

的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，

根据各个模式对被输入至多个保持电路的所述保持对象信号的相位和被输入至其它的多个保持电路的所述保持对象信号的相位进行设定。

显示驱动电路、显示装置及显示驱动方法

技术领域

[0001] 本发明涉及具有例如有源矩阵型液晶显示面板的液晶显示装置等显示装置的驱动,特别涉及用于对采用称为CC(Charge Coupling:电荷耦合)驱动的驱动方式的显示装置的显示面板进行驱动的显示驱动电路及显示驱动方法。

背景技术

[0002] 历来,在有源矩阵方式的液晶显示装置中采用的CC驱动方式例如在专利文献1中有所公开。以该专利文献1的公开内容为例对CC驱动进行说明。

[0003] 图23表示实现CC驱动的装置的结构。图24表示图23的装置的CC驱动的各种信号的动作波形。

[0004] 如图23所示,进行CC驱动的液晶显示装置具备图像显示部110、源极线驱动电路111、栅极线驱动电路112、CS总线驱动电路113。

[0005] 图像显示部110包括多个源极线(信号线)101、多个栅极线(扫描线)102、开关元件103、像素电极104、多个CS(Capacity Storage:电容存储器)总线(共用电极线)105、保持电容106、液晶107、对置电极109。在多个源极线101和多个栅极线102交叉的交点附近配置有开关元件103。在该开关元件103连接有像素电极104。

[0006] CS总线105与栅极线102成对且平行地配置。保持电容106的一端与像素电极104连接,另一端与CS总线105连接。对置电极109按照隔着液晶107与像素电极104相对的方式设置。

[0007] 源极线驱动电路111为驱动源极线101而设置,栅极线驱动电路112为驱动栅极线102而设置。另外,CS总线驱动电路113为驱动CS总线105而设置。

[0008] 开关元件103由非晶硅(a-Si)、多晶硅(p-Si)、单晶硅(c-Si)等形成。在这样的结构上,在开关元件103的栅极-漏极间形成电容108。由于该电容108,发生来自栅极线102的栅极脉冲使像素电极104的电位向负侧移动(移位)的现象。

[0009] 如图24所示,在上述的液晶显示装置,某栅极线102的电位 V_g 仅在该栅极线102被选择的H期间(水平扫描期间)成为 V_{on} ,在其它期间被保持为 V_{off} 。源极线101的电位 V_s 根据所显示的影像信号的不同其振幅不同,但是对同一行的所有像素而言极性相同,并且成为极性按每1行(一个水平扫描期间)反转而形成的波形(1线(1H)反转驱动)。另外,在图24中,由于设想为输入相同的影像信号的情况,因此电位 V_s 以一定的振幅变化。

[0010] 像素电极104的电位 V_d 因为在电位 V_g 为 V_{on} 的期间开关元件103导通,所以成为与源极线101的电位 V_s 相同的电位,在电位 V_g 成为 V_{off} 的瞬间,通过栅极-漏极间电容108稍向负侧移动。

[0011] CS总线105的电位 V_c 在对应的栅极线102被选择的H期间及其下一个H期间为 V_{e+} 。此外,电位 V_c 在更下一个H期间向 V_{e-} 切换,之后,保持 V_{e-} 至下一个场。通过该切换,电位 V_d 通过保持电容106向负侧移动。

[0012] 其结果是,电位 V_d 以比电位 V_s 还大的振幅变化,因此,能够更加减小电位 V_s 的变

化振幅。由此,能够实现源极线驱动电路 111 的电路结构的简化及消耗电力的削减。

[0013] 现有技术文献

[0014] 专利文献

[0015] 专利文献 1 :日本国公开专利公报“特开 2001-83943 号公报”(2001 年 3 月 30 日公开)

发明内容

[0016] 发明所要解决的问题

[0017] 但是,在上述液晶显示装置中以 1 线 (1H) 反转驱动为前提,因此例如不能与影像信号相应地切换为 2 线 (2H) 反转驱动或 3 线 (3H) 反转驱动。今后,特别是在小型的液晶显示装置中,为了实现充电率的提高和消耗电力的降低,优选具有能够在驱动方式之间进行切换(即,在 n 线反转驱动和 m 线反转驱动之间进行切换)的功能。

[0018] 本发明是鉴于上述的问题点而完成的,其目的在于,提供一种在 CC 驱动方式中、能够在 n 线 (nH) 反转驱动和 m 线 (mH) 反转驱动之间进行切换的显示驱动电路及显示驱动方法。

[0019] 用于解决问题的方式

[0020] 本发明的显示驱动电路的特征在于:

[0021] 其用于显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

[0022] 上述显示驱动电路在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中,n 为整数,m 为与 n 不同的整数。

[0023] 在上述显示驱动电路,通过保持电容配线信号,使写入像素电极的信号电位变化为与该信号电位的极性相应的方向。由此实现 CC 驱动。

[0024] 在这样的 CC 驱动中采用如下结构:在上述显示驱动电路,在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式 (n 线 (nH) 反转驱动),该第二模式是按每 m 个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式 (m 线 (mH) 反转驱动),其中,n 为整数,m 为与 n 不同的整数。由此,能够实现充电率的提高和 / 或消耗电力的降低。

[0025] 此处,在现有技术中,在日本特开 2005-258013 和日本特开平 7-75135 等公开有与在栅极方向使用视差屏障 (parallax barrier :也称为“视差栅栏”) 的 3D 显示装置相关的技术。在 3D 显示装置中,通常采用如下结构:在奇数线显示左眼用图像,在偶数线显示右眼用图像。在这样的 3D 显示装置中,在应用 1H 反转驱动的情况下,右眼用图像和左眼用图像各自看起来如同在按每帧进行反转,从而会产生闪烁等显示不良。在这一点上,应用本发明的显示驱动电路,例如能够在两个驱动模式之间进行切换,使得在 3D 显示时进行 2H 反转驱动、在通常显示 (2D 显示) 时进行 1H 反转驱动。由此,在 3D 显示时也能够对右眼用图像和左眼用图像中的各个图像与通常显示 (2D 显示) 同样地以 1H 反转进行显示,因此能够抑制

闪烁等显示不良。

[0026] 在上述显示驱动电路中,也能够采用如下结构:在上述第一模式中,使从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,在上述第二模式中,使从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同。

[0027] 在现有的液晶显示装置中,在假设将 n 线反转驱动切换为 m 线反转驱动的情况下,存在如后所述(参照图 22)那样在刚切换之后的帧的显示产生横线(横纹)的问题。

[0028] 在这一点上,根据上述显示驱动电路的结构,在第一模式(n 线反转驱动)中,从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,在第二模式(m 线反转驱动)中,从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同,因此能够防止上述横线的产生。

[0029] 本发明的显示驱动方法的特征在于:

[0030] 其驱动显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

[0031] 上述显示驱动方法在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数。

[0032] 发明的效果

[0033] 如上所述,本发明的显示驱动电路及显示驱动方法为如下结构:在 CC 驱动中,在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数。由此,能够在 n 线反转驱动和 m 线反转驱动之间进行切换。

附图说明

[0034] 图 1 是表示本发明的一个实施方式的液晶显示装置的结构框图。

[0035] 图 2 是表示图 1 的液晶显示装置的各像素的电结构的等价电路图。

[0036] 图 3 是表示实施例 1 的栅极线驱动电路和 CS 总线驱动电路的结构框图。

[0037] 图 4 是表示实施例 1 的液晶显示装置的各种信号的波形的时序图。

[0038] 图 5 是表示在实施例 1 中的 CS 总线驱动电路被输入输出的各种信号的波形的时序图。

[0039] 图 6 是表示实施例 2 的栅极线驱动电路和 CS 总线驱动电路的结构框图。

[0040] 图 7 是表示实施例 2 的液晶显示装置的各种信号的波形的时序图。

[0041] 图 8 是表示在实施例 2 中的 CS 总线驱动电路被输入输出的各种信号的波形的时序图。

[0042] 图 9 是表示实施例 3 的栅极线驱动电路和 CS 总线驱动电路的结构框图。

[0043] 图 10 是表示实施例 3 的液晶显示装置的各种信号的波形的时序图。

[0044] 图 11 是表示在实施例 3 中的 CS 总线驱动电路被输入输出的各种信号的波形的时

序图。

[0045] 图 12 是表示实施例 4 的栅极线驱动电路和 CS 总线驱动电路的结构框图。

[0046] 图 13 是表示实施例 4 的液晶显示装置的各种信号的波形的时序图。

[0047] 图 14 是表示在实施例 4 中的 CS 总线驱动电路被输入输出的各种信号的波形的时序图。

[0048] 图 15 是表示实施例 5 的栅极线驱动电路和 CS 总线驱动电路的结构框图。

[0049] 图 16 是表示实施例 5 的液晶显示装置的各种信号的波形的时序图。

[0050] 图 17 是表示在实施例 5 中的 CS 总线驱动电路被输入输出的各种信号的波形的时序图。

[0051] 图 18 是表示实施例 6 的栅极线驱动电路和 CS 总线驱动电路的结构框图。

[0052] 图 19 是表示实施例 6 的液晶显示装置的各种信号的波形的时序图。

[0053] 图 20 是表示在实施例 6 中的 CS 总线驱动电路被输入输出的各种信号的波形的时序图。

[0054] 图 21 是表示图 3 所示的栅极线驱动电路和 CS 总线驱动电路的另一个结构的框图。

[0055] 图 22 是表示现有液晶显示装置的各种信号的波形的时序图。

[0056] 图 23 是表示进行 CC 驱动的现有液晶显示装置的结构框图。

[0057] 图 24 是表示图 23 所示的液晶显示装置的各种信号的波形的时序图。

[0058] 图 25 是表示本发明的液晶显示装置的栅极线驱动电路的另一个结构的框图。

[0059] 图 26 是表示具备图 25 所示的栅极线驱动电路的液晶显示装置的结构框图。

[0060] 图 27 是表示构成图 25 所示的栅极线驱动电路的移位寄存器电路的结构框图。

[0061] 图 28 是表示构成图 27 所示的移位寄存器电路的触发器 (flip flop: 触发电路) 的结构电路图。

[0062] 图 29 是表示图 28 所示的触发器的动作的时序图。

具体实施方式

[0063] 根据附图对本发明的一个实施方式进行说明如下。

[0064] 首先, 根据图 1 和图 2 对相当于本发明的显示装置的液晶显示装置 1 的结构进行说明。另外, 图 1 是表示液晶显示装置 1 的整体结构的框图, 图 2 是表示液晶显示装置 1 的像素的电结构的等价 (等效) 电路图。

[0065] 液晶显示装置 1 包括: 分别相当于本发明的显示面板、数据信号线驱动电路、扫描信号线驱动电路、保持电容配线驱动电路和控制电路的有源矩阵型液晶显示面板 10、源极总线驱动电路 20、栅极线驱动电路 30、CS 总线驱动电路 40 和控制电路 50。

[0066] 液晶显示面板 10 在未图示的有源矩阵基板和相对基板 (相对基板) 之间夹持有液晶而构成, 具有排列成行列状的大量的像素 P。

[0067] 而且, 液晶显示面板 10 在有源矩阵基板上设置有分别相当于本发明的数据信号线、扫描信号线、开关元件、像素电极和保持电容配线的源极总线 11、栅极线 12、薄膜晶体管 (Thin Film Transistor, 以下称为“TFT”) 13、像素电极 14 和 CS 总线 15, 在相对基板上设置有相对电极 (相对电极) 19。另外, TFT13 仅在图 2 图示, 而在图 1 中省略。

[0068] 源极总线 11 以在列方向（纵方向）相互平行的方式在各列各形成一个，栅极线 12 以在行方向（横方向）相互平行的方式在各行各形成一个。TFT13 和像素电极 14 分别与源极总线 11 和栅极线 12 的各交叉点（交点）对应地形成，TFT13 的源极电极 s 与源极总线 11 连接，栅极电极 g 与栅极线 12 连接，漏极电极 d 与像素电极 14 连接。此外，像素电极 14 在其与对置电极 19 之间介设液晶而形成有液晶电容 17。

[0069] 由此，如果 TFT13 的栅极通过供给到栅极线 12 的栅极信号（扫描信号）而导通，来自源极总线 11 的源极信号（数据信号）被写入像素电极 14，则对像素电极 14 施加与上述源极信号相应的电位。其结果是，对介设于像素电极 14 与对置电极 19 之间的液晶施加与上述源极信号相应的电压，由此，能够实现与上述源极信号相应的灰度等级显示。

[0070] CS 总线 15 以在行方向（横方向）相互平行的方式在各行各形成一个，且以与栅极线 12 成对的方式配置。该各 CS 总线 15 通过在与分别在各行配置的像素电极 14 之间形成保持电容 16（也称为“补助电容”），与像素电极 14 电容耦合。

[0071] 另外，在 TFT13，在其结构上，由于在栅极电极 g 和漏极电极 d 之间形成引入电容 18，像素电极 14 的电位受到由栅极线 12 的电位变化引起的引入。但是，在此为了说明的简略，对上述影响不予考虑。

[0072] 如上所述那样构成的液晶显示面板 10 由源极总线驱动电路 20、栅极线驱动电路 30 和 CS 总线驱动电路 40 驱动。此外，控制电路 50 向源极总线驱动电路 20、栅极线驱动电路 30 和 CS 总线驱动电路 40 供给液晶显示面板 10 的驱动所需的各种信号。

[0073] 在本实施方式中，在周期性重复的垂直扫描期间中的有效期间（有效扫描期间），依次分配各行的水平扫描期间，并依次扫描各行。因此，栅极线驱动电路 30 与各行的水平扫描期间同步地将用于使 TFT13 导通的栅极信号对该行的栅极线 12 依次输出。对该栅极线驱动电路 30 的详细说明在之后进行。

[0074] 源极总线驱动电路 20 对各源极总线 11 输出源极信号。该源极信号是将从液晶显示装置 1 的外部经由控制电路 50 供给到源极总线驱动电路 20 的影像信号在源极总线驱动电路 20 分配给各列、并进行了升压等而得到的信号。

[0075] 此外，源极总线驱动电路 20 为了进行 n 线（nH）反转驱动或 m 线（mH）反转驱动，使得输出的源极信号的极性对同一行的所有像素而言极性相同，并且按每 n 线或每 m 线反转。例如，在表示在第一帧进行 2 线（2H）反转驱动、在第二帧进行 1 线（1H）反转驱动的驱动定时的图 4 中，在第一帧，在第一行和第二行的水平扫描期间、以及第三行和第四行的水平扫描期间，源极信号 S 的极性反转，在第二帧，在第一行的水平扫描期间和第二行的水平扫描期间，源极信号 S 的极性反转。即，在 n 线（nH）反转驱动中，源极信号 S 的极性（像素电极的电位的极性）按每 n 线（n 个水平扫描期间）反转，在 m 线（mH）反转驱动中，源极信号 S 的极性（像素电极的电位的极性）按每 m 线（m 个水平扫描期间）反转。此处，切换 n 线（nH）反转驱动和 m 线（mH）反转驱动的定时能够任意地设定，例如，也可以按每一帧切换。

[0076] CS 总线驱动电路 40 将相当于本发明的保持电容配线信号的 CS 信号对各 CS 总线 15 输出。该 CS 信号是电位在 2 值（电位电平的高低）间切换的（上升或下降）信号，以如下的方式被控制：该行的 TFT13 从导通被切换到断开的时刻（栅极信号下降后的时刻）的电位按每 n 线或每 m 线互不相同。对该 CS 总线驱动电路 40 的详细说明在之后进行。

[0077] 控制电路 50 通过控制上述的栅极线驱动电路 30、源极总线驱动电路 20、CS 总线驱动电路 40,使图 4 所示的信号从这些电路中的各电路输出。

[0078] 此处,在现有的液晶显示装置中,以 1 线反转驱动为前提,因此,例如在从 1 线反转驱动切换到 2 线反转驱动的情况下,会在切换之后产生显示不良。图 22 是表示用于说明其原因的上述液晶显示装置的动作的时序图。

[0079] 在图 22 中,GSP 表示规定垂直扫描的定时的栅极开始脉冲,GCK1(CK) 和 GCK2(CKB) 表示从控制电路 50 输出的、规定移位寄存器的动作定时的栅极时钟。从 GSP 的下降起至下一次下降为止的期间相当于一个垂直扫描期间(1V 期间)。从 GCK1 的上升起至 GCK2 的上升为止的期间以及从 GCK2 的上升起至 GCK1 的上升为止的期间为一水平扫描期间(1H 期间)。CMI 是极性与水平扫描期间同步地反转的信号。

[0080] 此外,图 22 中,依次图示有:从源极线驱动电路 111(图 23)供给到某源极线 101(设置在第 x 列的源极线 101)的源极信号 S;从栅极线驱动电路 112 和 CS 总线驱动电路 113 分别供给到设置在第一行的栅极线 102 和 CS 总线 105 的栅极信号 G1 和 CS 信号 CS1;和设置在第一行且第 x 列的像素电极的电位 V_{pix1} 。依次图示有:分别供给到设置在第二行的栅极线 102 和 CS 总线 105 的栅极信号 G2 和 CS 信号 CS2;和设置在第二行且第 x 列的像素电极的电位 V_{pix2} 。依次图示有:分别供给到设置在第三行的栅极线 102 和 CS 总线 105 的栅极信号 G3 和 CS 信号 CS3;和设置在第三行且第 x 列的像素电极的电位 V_{pix3} 。第四行和第五行也一样,依次图示有栅极信号 G4、CS 信号 CS4、电位波形 V_{pix4} 、以及、栅极信号 G5、CS 信号 CS5、电位波形 V_{pix5} 。

[0081] 另外,电位 V_{pix1} 、 V_{pix2} 、 V_{pix3} 、 V_{pix4} 、 V_{pix5} 的虚线表示对置电极 19 的电位。

[0082] 在图 22,对表示 1 线反转驱动的动作的第 (k-1) 帧和第 k 帧以及表示刚切换到 2 线反转驱动之后的动作的第 (k+1) 帧进行图示。

[0083] 在第 (k-1) 帧和第 k 帧,源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每 1H 期间反转的信号。另外,在图 22 中,由于设想为显示相同的影像的情况,因此源极信号 S 的振幅是一定的。此外,栅极信号 G1 ~ G5 分别在各帧的有效期间(有效扫描期间)的第一~第五 1H 期间为栅极导通电位(使开关元件 103 的栅极导通的电位),在其它期间为栅极断开电位。

[0084] 而且,CS 信号 CS1 ~ CS5 为在对应的栅极信号 G1 ~ G5 下降之后反转且其反转方向成为彼此相反的关系那样的波形。具体而言,在第 k 帧,CS 信号 CS1、CS3、CS5 在对应的栅极信号 G1、G3、G5 下降之后下降,CS 信号 CS2、CS4 在对应的栅极信号 G2、G4 下降之后上升。

[0085] 另外,CS 信号 CS1 ~ CS5 的反转的定时为栅极信号 G1 ~ G5 下降以后、即对应的水平扫描期间以后即可,也可以为水平扫描期间结束的瞬间(与栅极信号的下降同步地反转)。在图 22 所示的结构中,与对应的行的下一行的栅极信号的上升同步地反转。即,在图 22 的第 k 帧,CS 信号 CS1 与栅极信号 G2 的上升同步地从正极性反转为负极性,CS 信号 CS2 与栅极信号 G3 的上升同步地从负极性反转为正极性,CS 信号 CS3 与栅极信号 G4 的上升同步地从正极性反转为负极性。

[0086] 这样,在进行 1 线反转驱动的第 k 帧(和第 (k-1) 帧),像素电极的电位 V_{pix1} ~ V_{pix5} 均通过 CS 信号 CS1 ~ CS5 被适当地移动。因此,当输入同一灰度等级的源极信号 S

时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。

[0087] 与此相对,在进行 2 线反转驱动的第 (k+1) 帧,源极信号 S 为具有与影像信号所示的灰度等级相应的振幅且为极性按每 2H 期间反转的信号。而且,CS 信号 CS1 ~ CS5 与第 k 帧一样,CS 信号 CS1、CS3、CS5 在对应的栅极信号 G1、G3、G5 下降之后下降,CS 信号 CS2、CS4 在对应的栅极信号 G2、G4 下降之后上升。即,在 2 线反转驱动中,源极信号 S 的极性按每 2H 期间反转,与此相对,CS 信号的极性按每 1H 期间反转。

[0088] 因此,在第 (k+1) 帧,CS 信号的极性和源极信号 S 的极性不一致,因此,像素电极的电位 V_{pix2} 、 V_{pix3} 不通过 CS 信号 CS2、CS3 被适当地移动(图 22 的斜线部)。其结果是,不依赖于是否输入有同一灰度等级的源极信号 S,电位 V_{pix1} 、 V_{pix4} 、 V_{pix5} 与电位 V_{pix2} 、 V_{pix3} 不同,因此,在第一行和第二行以及第三行和第四行之间产生亮度差。作为整个图像显示部,该亮度差表现为每 2 行的亮度差。因此,在第 (k+1) 帧的影像,会观察到由每两行的明暗构成的横线。这种现象并不仅限于从 1 线反转驱动切换到 2 线反转驱动的情况,在将 n 线 (nH) 反转驱动切换到 m 线 (mH) 反转驱动的情况下,同样产生。

[0089] 在这一点上,在本实施方式的液晶显示装置 1,在进行 n 线反转驱动(第一模式)的情况下,以对应的行的开关元件从导通被切换到断开的时刻的该行的 CS 信号的电位按每相邻的 n 行互不相同的方式输出该 CS 信号,另一方面,在进行 m 线反转驱动(第二模式)的情况下,以对应的行的开关元件从导通被切换到断开的时刻的该行的 CS 信号的电位按每相邻的 m 行互不相同的方式输出 CS 信号。因此,在刚切换驱动方式(n 线反转驱动→m 线反转驱动)之后的帧,能够消除上述横线的产生。

[0090] 在本实施方式中应该注目的是,在由上述各部件构成的液晶显示装置 1,特别是栅极线驱动电路 30 和 CS 总线驱动电路 40 的特征。之后,进行对栅极线驱动电路 30 和 CS 总线驱动电路 40 的详细说明。

[0091] (实施方式 1)

[0092] (实施例 1)

[0093] 图 4 是表示从 2 线 (2H) 反转驱动切换为 1 线 (1H) 反转驱动的液晶显示装置 1 的各种信号的波形的时序图。在图 4 中,与图 22 相同,GSP 表示规定垂直扫描的定时的栅极开始脉冲,GCK1 (CK) 和 GCK2 (CKB) 表示从控制电路 50 输出的、规定移位寄存器的动作定时的栅极时钟。从 GSP 的下降起至下一次下降为止的期间相当于一个垂直扫描期间 (1V 期间)。从 GCK1 的上升起至 GCK2 的上升为止的期间以及从 GCK2 的上升起至 GCK1 的上升为止的期间为一水平扫描期间 (1H 期间)。CMI 是极性按照规定的定时进行反转的极性信号。

[0094] 另外,图 4 中,依次图示有:从源极总线驱动电路 20 供给到某源极总线 11(设置在第 x 列的源极总线 11) 的源极信号 S(视频信号);从栅极线驱动电路 30 和 CS 总线驱动电路 40 分别供给到设置在第一行的栅极线 12 和 CS 总线 15 的栅极信号 G1 和 CS 信号 CS1;和设置在第一行且第 x 列的像素电极 14 的电位波形 V_{pix1} 。依次图示有:分别供给到设置在第二行的栅极线 12 和 CS 总线 15 的栅极信号 G2 和 CS 信号 CS2;和设置在第二行且第 x 列的像素电极 14 的电位波形 V_{pix2} 。依次图示有:分别供给到设置在第三行的栅极线 12 和 CS 总线 15 的栅极信号 G3 和 CS 信号 CS3;和设置在第三行且第 x 列的像素电极 14 的电位波形 V_{pix3} 。第四行和第五行也一样,依次图示有栅极信号 G4、CS 信号 CS4、电位波形 V_{pix4} 、以及、栅极信号 G5、CS 信号 CS5、电位波形 V_{pix5} 。

[0095] 另外, 电位 V_{pix1} 、 V_{pix2} 、 V_{pix3} 、 V_{pix4} 、 V_{pix5} 的虚线表示对置电极 19 的电位。

[0096] 在下述的说明中, 令显示影像的最初的帧为第一帧, 以其之前的状态为初始状态。如图 4 所示, 在初始状态, CS 信号 $CS1 \sim CS5$ 均被固定在一方的电位 (在图 4 中为低电平)。在第一帧, 第一行的 CS 信号 $CS1$ 在对应的栅极信号 $G1$ (相当于对应的移位寄存器电路 $SR1$ 的输出 $SR01$) 下降的时刻为高电平, 第二行的 CS 信号 $CS2$ 在对应的栅极信号 $G2$ 下降的时刻为高电平, 第三行的 CS 信号 $CS3$ 在对应的栅极信号 $G3$ 下降的时刻为低电平, 第四行的 CS 信号 $CS4$ 在对应的栅极信号 $G4$ 下降的时刻为低电平, 第五行的 CS 信号 $CS5$ 在对应的栅极信号 $G5$ 下降的时刻为高电平。

[0097] 第一帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每两个水平扫描期间 (2H) 反转的信号。此外, 在图 4 中, 由于设想为显示相同的影像的情况, 因此源极信号 S 的振幅是一定的。另一方面, 栅极信号 $G1 \sim G5$ 分别在各帧的有效期间 (有效扫描期间) 的第一~第五 1H 期间为栅极导通电位, 在其它期间为栅极断开电位。

[0098] 第一帧的 CS 信号 $CS1 \sim CS5$ 在对应的栅极信号 $G1 \sim G5$ 下降之后电位电平在高低之间切换。具体而言, 在第一帧, CS 信号 $CS1$ 、 $CS2$ 各自在对应的栅极信号 $G1$ 、 $G2$ 下降之后下降, CS 信号 $CS3$ 、 $CS4$ 各自在对应的栅极信号 $G3$ 、 $G4$ 下降之后上升。

[0099] 另一方面, 在第二帧, 第一行的 CS 信号 $CS1$ 在对应的栅极信号 $G1$ (相当于对应的移位寄存器电路 $SR1$ 的输出 $SR01$) 下降的时刻为低电平, 第二行的 CS 信号 $CS2$ 在对应的栅极信号 $G2$ 下降的时刻为高电平, 第三行的 CS 信号 $CS3$ 在对应的栅极信号 $G3$ 下降的时刻为低电平, 第四行的 CS 信号 $CS4$ 在对应的栅极信号 $G4$ 下降的时刻为高电平, 第五行的 CS 信号 $CS5$ 在对应的栅极信号 $G5$ 下降的时刻为低电平。

[0100] 第二帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间 (1H) 反转的信号。此外, 在图 4 中, 由于设想为显示相同的影像的情况, 因此源极信号 S 的振幅是一定的。

[0101] 第二帧的 CS 信号 $CS1 \sim CS5$ 中, CS 信号 $CS1$ 、 $CS3$ 各自在对应的栅极信号 $G1$ 、 $G3$ 下降之后上升, CS 信号 $CS2$ 、 $CS4$ 各自在对应的栅极信号 $G2$ 、 $G4$ 下降之后下降。

[0102] 这样, 在进行 2 线反转驱动的第一帧, 栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每两行互不相同, 因此, 像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 均通过 CS 信号 $CS1 \sim CS5$ 适当地移动。因此, 当输入同一灰度等级的源极信号 S 时, 对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即, 在第一帧, 在同一像素列, 负极性的源极信号被写入与相邻的两行对应的像素, 并且正极性的源极信号被写入与该两行的下一相邻的两行对应的像素, 与最初的两行对应的 CS 信号的电位, 在向与上述最初的两行对应的像素进行的写入中, 不进行极性反转, 在写入后, 向负方向进行极性反转, 并且, 直至下次的写入为止, 不进行极性反转, 与下一个 (后续的) 两行对应的 CS 信号的电位, 在向与上述下一个两行对应的像素进行的写入中, 不进行极性反转, 在写入后, 向正方向进行极性反转, 直至下次的写入为止, 不进行极性反转。由此, 在 CC 驱动中, 实现 2 线反转驱动。此外, 根据上述结构, 能够通过 CS 信号 $CS1 \sim CS5$ 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 移动, 因此, 还能够消除显示影像的最初的帧的每两行产生的横线。

[0103] 此外, 在进行 1 线反转驱动的第二帧, 栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每相邻的行互不相同, 因此, 像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 均

通过 CS 信号 CS1 ~ CS5 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第二帧,正极性的源极信号被写入同一像素列的第奇数个像素,并且,负极性的源极信号被写入第偶数个像素,与第奇数个像素对应的 CS 信号的电位,在向上述第奇数个像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与第偶数个像素对应的 CS 信号的电位,在向上述第偶数个像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 1 线反转驱动。因此,根据上述结构,在将 2 线反转驱动切换为 1 线反转驱动的情况下,也能够,在刚切换之后的帧(此处为第二帧)通过 CS 信号 CS1 ~ CS5 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 移动,因此能够消除图 22 所示的横线的产生。

[0104] 此处,对用于实现上述的控制的栅极线驱动电路 30 和 CS 总线驱动电路 40 的具体结构进行说明。

[0105] 图 3 表示栅极线驱动电路 30 和 CS 总线驱动电路 40 的结构。CS 总线驱动电路 40 与各行对应地设置有多 CS 电路 41、42、43、...、4n。各 CS 电路 41、42、43、...、4n 分别包括:D 闩锁(锁存)电路 41a、42a、43a、...、4na;或电路(OR circuit)41b、42b、43b、...、4nb;和 MUX 电路(multiplexer:多路复用器)41c、42c、43c、...、4nc。栅极线驱动电路 30 包括多个移位寄存器电路 SR1、SR2、SR3、...、SRn。另外,在图 1 和图 3,栅极线驱动电路 30 和 CS 总线驱动电路 40 形成于液晶显示面板的一端侧,但是,并不仅限于此,也可以分别形成于互不相同的侧。

[0106] 输向 CS 电路 41 的输入信号为:与栅极信号 G1 对应的移位寄存器输出 SR01;MUX 电路 41c 的输出;极性信号 CMI;和复位信号 RESET,输向 CS 电路 42 的输入信号为:与栅极信号 G2 对应的移位寄存器输出 SR02;MUX 电路 42c 的输出;极性信号 CMI;和复位信号 RESET,输向 CS 电路 43 的输入信号为:与栅极信号 G3 对应的移位寄存器输出 SR03;MUX 电路 43c 的输出;极性信号 CMI;和复位信号 RESET,输向 CS 电路 44 的输入信号为:与栅极信号 G4 对应的移位寄存器输出 SR04;MUX 电路 44c 的输出;极性信号 CMI;和复位信号 RESET。这样,在各 CS 电路 4n,被输入对应的第 n 行的移位寄存器输出 SR0n 和 MUX 电路 41n 的输出,并且被输入极性信号 CMI。极性信号 CMI 和复位信号 RESET 从控制电路 50 被输入。

[0107] 以下,为了便于说明,主要以与第二和第三行对应的 CS 电路 42、43 为例。

[0108] 在 D 闩锁电路 42a 的复位端子 CL,被输入复位信号 RESET,在数据端子 D,被输入极性信号 CMI(保持对象信号),在时钟端子 CK,被输入或电路 42b 的输出。该 D 闩锁电路 42a 根据被输入至时钟端子 CK 的信号的电位电平的变化(从低电平到高电平或从高电平到低电平),将被输入至数据端子 D 的极性信号 CMI 的输入状态(低电平或高电平)作为表示电位电平的变化 CS 信号 CS2 输出。

[0109] 具体而言,D 闩锁电路 42a 在被输入至时钟端子 CK 的信号的电位电平为高电平时,将被输入至数据端子 D 的极性信号 CMI 的输入状态(低电平或高电平)输出。此外,D 闩锁电路 42a 在被输入至时钟端子 CK 的信号的电位电平从高电平变化为低电平时,将变化的时刻的被输入至端子 D 的极性信号 CMI 的输入状态(低电平或高电平)闩锁,并且将闩锁的状态保持至下次被输入至时钟端子 CK 的信号的电位电平成为高电平为止。然后,D 闩锁电路 42a 从输出端子 Q 输出表示电位电平的变化 CS 信号 CS2。

[0110] 在 D 闩锁电路 43a 的复位端子 CL 和数据端子 D, 同样分别被输入复位信号 RESET 和极性信号 CMI。另一方面, 在 D 闩锁电路 43a 的时钟端子 CK, 被输入或电路 43b 的输出。由此, 从 D 闩锁电路 43a 的输出端子 Q 输出表示电位电平的变化 CS 信号 CS3。

[0111] 或电路 42b 通过被输入对应的第二行的移位寄存器电路 SR2 的输出信号 SR02 和 MUX 电路 42c 的输出信号, 输出图 3 和图 5 所示的信号 M2。此外, 或电路 43b 通过被输入对应的第三行的移位寄存器电路 SR3 的输出信号 SR03 和 MUX 电路 43c 的输出信号, 输出图 3 和图 5 所示的信号 M3。

[0112] 在 MUX 电路 42c, 被输入第三行的移位寄存器电路 SR3 的输出信号 SR03、第四行的移位寄存器电路 SR4 的输出信号 SR04 和选择信号 SEL, 并根据选择信号 SEL, 向或电路 42b 输出移位寄存器输出 SR03 或移位寄存器输出 SR04。例如, 在选择信号 SEL 为高电平的情况下, 从 MUX 电路 42c 输出移位寄存器输出 SR04, 在选择信号 SEL 为低电平的情况下, 从 MUX 电路 42c 输出移位寄存器输出 SR03。

[0113] 这样, 在或电路 4nb, 被输入第 n 行的移位寄存器电路 SRn 的输出信号 SR0n 和第 (n+1) 行的移位寄存器电路 SRn+1 的输出信号 SR0n+1 或第 (n+2) 行的移位寄存器电路 SRn+2 的输出信号 SR0n+2。

[0114] 选择信号 SEL 是在 2 线反转驱动和 1 线反转驱动之间进行切换的切换信号, 此处, 在选择信号 SEL 为高电平时进行 2 线反转驱动, 在选择信号 SEL 为低电平时进行 1 线反转驱动。极性信号 CMI 根据选择信号 SEL, 极性反转定时切换, 此处, 在选择信号 SEL 为高电平时, 极性按每两个水平扫描期间反转, 在选择信号 SEL 为低电平时, 极性按每一个水平扫描期间反转。

[0115] 另外, 移位寄存器输出 SR0 利用众所周知的方法在图 3 所示的设置 D 型触发器电路 (D 型触发器电路) 的栅极线驱动电路 30 被生成。栅极线驱动电路 30 按具有一个水平扫描期间的周期的栅极时钟 GCK 的定时, 使从控制电路 50 供给的栅极开始脉冲 GSP 依次移动至下级的移位寄存器电路 SR。栅极线驱动电路 30 的结构并不仅限于此, 也可以采用其它结构。

[0116] 图 5 表示在实施例 1 的液晶显示装置 1 的 CS 总线驱动电路 40 被输入输出的各种信号的波形。此处表示在第一帧进行 2 线反转驱动且在第二帧进行 1 线反转驱动的情况下的波形。即, 在第一帧, 选择信号 SEL 被设定为高电平, 极性信号 CMI 按每两个水平扫描期间极性反转, 在第二帧, 选择信号 SEL 被设定为低电平, 极性信号 CMI 按每一个水平扫描期间反转极性。

[0117] 首先, 对第二行的各种信号的波形的变化进行说明。在初始状态, 在 CS 电路 42 的 D 闩锁电路 42a 的端子 D 被输入极性信号 CMI, 在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET, 从 D 闩锁电路 42a 的输出端子 Q 输出的 CS 信号 CS2 的电位被保持在低电平。

[0118] 之后, 与被供给到第二行的栅极线 12 的栅极信号 G2 对应的移位寄存器输出 SR02 从移位寄存器电路 SR2 输出, 被输入至 CS 电路 42 的或电路 42b 的一个端子。这样, 在时钟端子 CK, 被输入信号 M2 的移位寄存器输出 SR02 的电位变化 (从低到高), 此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即, 在移位寄存器输出 SR02 电位变化 (从低到高) 的定时, CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至

时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR02 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被闩锁。之后，将高电平保持至信号 M2 成为高电平为止。

[0119] 接着，在或电路 42b 的另一个端子被输入 MUX 电路 42c 的输出信号。此处，由于选择信号 SEL 被设定为高电平，因此移位寄存器输出 SR04 从 MUX 电路 42c 被输出，并被输入至或电路 42b。另外，该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0120] 在 D 闩锁电路 42a 的时钟端子 CK，被输入信号 M2 的移位寄存器输出 SR04 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即，在移位寄存器输出 SR04 电位变化（从低到高）的定时，CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR04 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR04 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即低电平被闩锁。之后，将低电平保持至信号 M2 在第二帧成为高电平为止。

[0121] 在第二帧，移位寄存器输出 SR02 从移位寄存器电路 SR2 输出，被输入至 CS 电路 42 的或电路 42b 的一个端子。这样，在时钟端子 CK，被输入信号 M2 的移位寄存器输出 SR02 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即，在移位寄存器输出 SR02 电位变化（从低到高）的定时，CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR02 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被闩锁。之后，将高电平保持至信号 M2 成为高电平为止。

[0122] 接着，在或电路 42b 的另一个端子，被输入 MUX 电路 42c 的输出信号。此处，由于选择信号 SEL 被设定为低电平，因此移位寄存器输出 SR03 从 MUX 电路 42c 被输出，并被输入至或电路 42b。另外，该移位寄存器输出 SR03 还被输入至 CS 电路 43 的或电路 43b 的一个端子。

[0123] 在 D 闩锁电路 42a 的时钟端子 CK，被输入信号 M2 的移位寄存器输出 SR03 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即，在移位寄存器输出 SR03 电位变化（从低到高）的定时，CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR03 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR03 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即低电平被闩锁。之后，将低电平保持至信号 M2 在第三帧成为高电平为止。

[0124] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在 CS 电路 43 的 D 闩锁电路 43a 的端子 D 被输入极性信号 CMI，在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET，从 D 闩锁电路 43a 的输出端子 Q 输出的 CS 信号 CS3 的电位被保持在低电平。

[0125] 然后，与被供给到第三行的栅极线 12 的栅极信号 G3 对应的移位寄存器输出 SR03

从移位寄存器电路 SR3 输出,被输入至 CS 电路 43 的或电路 43b 的一个端子。这样,在时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至数据端子 D 的极性信号 CMI 的输入状态即低电平被转送。然后,输出低电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即低电平被门锁。之后,将低电平保持至信号 M3 成为高电平为止。

[0126] 接着,在或电路 43b 的另一端子被输入 MUX 电路 43c 的输出信号。此处,由于选择信号 SEL 被设定为高电平,因此移位寄存器输出 SR05 从 MUX 电路 43c 被输出,并被输入至或电路 43b。另外,该移位寄存器输出 SR05 还被输入至 CS 电路 45 的或电路 45b 的一个端子。

[0127] 在 D 门锁电路 43a 的时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR05 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即,在移位寄存器输出 SR05 电位变化(从低到高)的定时,CS 信号 CS3 的电位从低电平切换为高电平。然后,输出高电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR05 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR05 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即高电平被门锁。之后,将高电平保持至信号 M3 在第二帧成为高电平为止。

[0128] 在第二帧,移位寄存器输出 SR03 从移位寄存器电路 SR3 输出,被输入至 CS 电路 43 的或电路 43b 的一个端子。这样,在时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即,在移位寄存器输出 SR03 电位变化(从低到高)的定时,CS 信号 CS3 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即低电平被门锁。之后,将低电平保持至信号 M3 成为高电平为止。

[0129] 接着,在或电路 43b 的另一端子,被输入 MUX 电路 43c 的输出信号。此处,由于选择信号 SEL 被设定为低电平,因此移位寄存器输出 SR04 从 MUX 电路 43c 被输出,并被输入至或电路 43b。另外,该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0130] 在 D 门锁电路 43a 的时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR04 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即,在移位寄存器输出 SR04 电位变化(从低到高)的定时,CS 信号 CS3 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR04 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR04 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即高电平被门锁。之后,将高电平保持至信号 M3 在第三帧成为高电平为止。

[0131] 另外,在第四行,在第一帧,利用移位寄存器输出 SR04、SR06 将极性信号 CMI 门锁,在第二帧,利用移位寄存器输出 SR04、SR05 将极性信号 CMI 门锁,由此输出图 5 所示的 CS

信号 CS4。

[0132] 这样,在第一帧,通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n,在 2 线反转驱动中,能够在整个帧,将该行的栅极信号下降的时刻(TFT13 从导通被切换为断开的时刻)的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外,在第二帧,通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n,在 1 线反转驱动中,能够在整个帧,将该行的栅极信号下降的时刻(TFT13 从导通被切换为断开的时刻)的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0133] 即,在进行 2 线反转驱动的第一帧,输出至第 n 行的 CS 总线 15 的 CS 信号 CSn,通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 的电位电平闩锁而被生成,输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1,通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+3) 行的栅极信号 G(n+3) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0134] 此外,在进行 1 线反转驱动的第二帧,输出至第 n 行的 CS 总线 15 的 CS 信号 CSn,通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平闩锁而被生成,输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1,通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0135] 由此,在 2 线反转驱动方式和 1 线反转驱动方式中的任一方式中,均能够使 CS 总线驱动电路 40 适当地动作,因此能够防止第一帧的横线的产生,此外,还能够防止从 2 线反转驱动方式切换至 1 线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0136] (实施例 2)

[0137] 图 7 是表示从 3 线 (3H) 反转驱动切换为 1 线 (1H) 反转驱动的液晶显示装置 1 的各种信号的波形的时序图,图 6 是表示用于实现该动作的栅极线驱动电路 30 和 CS 总线驱动电路 40 的结构图。

[0138] 在本实施例 2 的液晶显示装置 1 中,被输入至 MUX 电路 4nc 的移位寄存器电路 SR 的输出信号与实施例 1 不同,此外,极性信号 CMI 的极性反转的定时与实施例 1 不同。

[0139] 在本液晶显示装置 1 中,如图 6 所示,在与第一行对应的 MUX 电路 41c,被输入第二行的移位寄存器电路 SR2 的输出信号 SR02、第四行的移位寄存器电路 SR4 的输出信号 SR04 和选择信号 SEL,根据选择信号 SEL,向或电路 41b 输出移位寄存器输出 SR02 或移位寄存器输出 SR04。在与第二行对应的 MUX 电路 42c,被输入第三行的移位寄存器电路 SR3 的输出信号 SR03、第五行的移位寄存器电路 SR5 的输出信号 SR05 和选择信号 SEL,根据选择信号 SEL,向或电路 42b 输出移位寄存器输出 SR03 或移位寄存器输出 SR05。例如,如果以第二行的 MUX 电路 42c 为例,则在选择信号 SEL 为高电平的情况下,从 MUX 电路 42c 输出移位寄存器输出 SR05,在选择信号 SEL 为低电平的情况下,从 MUX 电路 42c 输出移位寄存器输出 SR03。

[0140] 即,如图 6 所示,在或电路 4nb,被输入第 n 行的移位寄存器电路 SRn 的输出信号 SR0n 和第 (n+1) 行的移位寄存器电路 SRn+1 的输出信号 SR0n+1 或第 (n+3) 行的移位寄存器电路 SRn+3 的输出信号 SR0n+3。

[0141] 选择信号 SEL 是在 3 线反转驱动和 1 线反转驱动之间进行切换的切换信号, 此处, 在选择信号 SEL 为高电平时进行 3 线反转驱动, 在选择信号 SEL 为低电平时进行 1 线反转驱动。极性信号 CMI 根据选择信号 SEL, 极性反转定时切换, 此处, 在选择信号 SEL 为高电平时, 极性按每三个水平扫描期间反转, 在选择信号 SEL 为低电平时, 极性按每一个水平扫描期间反转。

[0142] 如图 7 所示, 在初始状态, CS 信号 CS1 ~ CS7 均被固定在一方的电位 (图 7 中为低电平)。在第一帧, 第一行的 CS 信号 CS1 在对应的栅极信号 G1 下降的时刻为高电平, 第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为高电平, 第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为高电平。另一方面, 第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为低电平, 第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。第六行的 CS 信号 CS6 在对应的栅极信号 G6 下降的时刻为低电平。而且, 第七行的 CS 信号 CS7 在对应的栅极信号 G7 下降的时刻为高电平。

[0143] 第一帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间 (3H) 反转的信号。此外, 在图 7 中, 由于设想为显示相同的影像的情况, 因此源极信号 S 的振幅是一定的。另一方面, 栅极信号 G1 ~ G7 分别在各帧的有效期间 (有效扫描期间) 的第一 ~ 第七个 1H 期间为栅极导通电位, 在其它期间为栅极断开电位。

[0144] CS 信号 CS1 ~ CS7 在对应的栅极信号 G1 ~ G7 下降之后电位电平在高低之间切换。具体而言, 在第一帧, CS 信号 CS1、CS2、CS3 各自在对应的栅极信号 G1、G2、G3 下降之后下降, CS 信号 CS4、CS5、CS6 各自在对应的栅极信号 G4、G5、G6 下降之后上升。

[0145] 另一方面, 在第二帧, 第一行的 CS 信号 CS1 在对应的栅极信号 G1 (相当于对应的移位寄存器电路 SR1 的输出 SR01) 下降的时刻为低电平, 第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为高电平, 第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为低电平, 第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为高电平, 第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。

[0146] 第二帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间 (1H) 反转的信号。另外, 在图 7 中, 由于设想为显示相同的影像的情况, 因此源极信号 S 的振幅是一定的。

[0147] 第二帧的 CS 信号 CS1 ~ CS7 中, CS 信号 CS1、CS3 各自在对应的栅极信号 G1、G3 下降之后上升, CS 信号 CS2、CS4 各自在对应的栅极信号 G2、G4 下降之后下降。

[0148] 这样, 在进行 3 线反转驱动的第一帧, 栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每三行互不相同, 因此, 像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 均通过 CS 信号 CS1 ~ CS7 适当地移动。因此, 当输入同一灰度等级的源极信号 S 时, 对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即, 在第一帧, 在同一像素列, 负极性的源极信号被写入与相邻的三行对应的像素, 并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素, 与最初的三行对应的 CS 信号的电位, 在向与上述最初的三行对应的像素进行的写入中, 不进行极性反转, 在写入后, 向负方向进行极性反转, 并且, 直至下次的写入为止, 不进行极性反转, 与下一个 (后续的) 三行对应的 CS 信号的电位, 在向与上述下一个三行对应的像素进行的写入中, 不进行极性反转, 在写入后, 向正方向进行极性反转, 直至下次的写入为止, 不进行极性反转。由此, 在 CC 驱动中, 实现 3

线反转驱动。此外,根据上述结构,能够通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此,还能够消除显示影像的最初的帧的每三行产生的横线。

[0149] 此外,在进行 1 线反转驱动的第二帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每相邻的行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 均通过 CS 信号 CS1 ~ CS7 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第二帧,正极性的源极信号被写入同一像素列的第奇数个像素,并且,负极性的源极信号被写入第偶数个像素,与第奇数个像素对应的 CS 信号的电位,在向上述第奇数个像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与第偶数个像素对应的 CS 信号的电位,在向上述第偶数个像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 1 线反转驱动。因此,根据上述结构,在将 3 线反转驱动切换为 1 线反转驱动的情况下,也能够,在刚切换之后的帧(此处为第二帧)通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此能够消除图 22 所示的横线的产生。

[0150] 此处,使用图 7 和图 8 对实施例 2 的液晶显示装置 1 的动作进行说明。图 8 表示在实施例 2 的液晶显示装置 1 的 CS 总线驱动电路 40 被输入输出的各种信号的波形。以下,为了便于说明,以与第二、第三行对应的 CS 电路 42、43 为例。

[0151] 首先,对第二行的各种信号的波形的变化进行说明。在初始状态,在 CS 电路 42 的 D 闩锁电路 42a 的端子 D 被输入极性信号 CMI,在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET,从 D 闩锁电路 42a 的输出端子 Q 输出的 CS 信号 CS2 的电位被保持在低电平。

[0152] 之后,与被供给到第二行的栅极线 12 的栅极信号 G2 对应的移位寄存器输出 SR02 从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即,在移位寄存器输出 SR02 电位变化(从低到高)的定时,CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR02 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即高电平被闩锁。之后,将高电平保持至信号 M2 成为高电平为止。

[0153] 接着,在或电路 42b 的另一端子被输入 MUX 电路 42c 的输出信号。此处,由于选择信号 SEL 被设定为高电平,因此移位寄存器输出 SR05 从 MUX 电路 42c 被输出,并被输入至或电路 42b。另外,该移位寄存器输出 SR05 还被输入至 CS 电路 45 的或电路 45b 的一个端子。

[0154] 在 D 闩锁电路 42a 的时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR05 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即,在移位寄存器输出 SR05 电位变化(从低到高)的定时,CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR05 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输

出 SR05 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即低电平被门锁。之后，将低电平保持至信号 M2 在第二帧成为高电平为止。

[0155] 在第二帧，移位寄存器输出 SR02 从移位寄存器电路 SR2 输出，被输入至 CS 电路 42 的或电路 42b 的一个端子。这样，在时钟端子 CK，被输入信号 M2 的移位寄存器输出 SR02 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即，在移位寄存器输出 SR02 电位变化（从低到高）的定时，CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR02 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被门锁。之后，将高电平保持至信号 M2 成为高电平为止。

[0156] 接着，在或电路 42b 的另一端子，被输入 MUX 电路 42c 的输出信号。此处，由于选择信号 SEL 被设定为低电平，因此移位寄存器输出 SR03 从 MUX 电路 42c 被输出，并被输入至或电路 42b。另外，该移位寄存器输出 SR03 还被输入至 CS 电路 43 的或电路 43b 的一个端子。

[0157] 在 D 门锁电路 42a 的时钟端子 CK，被输入信号 M2 的移位寄存器输出 SR03 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即，在移位寄存器输出 SR03 电位变化（从低到高）的定时，CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR03 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR03 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即低电平被门锁。之后，将低电平保持至信号 M2 在第三帧成为高电平为止。

[0158] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在 CS 电路 43 的 D 门锁电路 43a 的端子 D 被输入极性信号 CMI，在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET，从 D 门锁电路 43a 的输出端子 Q 输出的 CS 信号 CS3 的电位被保持在低电平。

[0159] 然后，与被供给到第三行的栅极线 12 的栅极信号 G3 对应的移位寄存器输出 SR03 从移位寄存器电路 SR3 输出，被输入至 CS 电路 43 的或电路 43b 的一个端子。这样，在时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR03 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。然后，输出高电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化（从高到低）为止（信号 M3 为高电平的期间）。接着，当信号 M3 的移位寄存器输出 SR03 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被门锁。之后，将高电平保持至信号 M3 成为高电平为止。

[0160] 接着，在或电路 43b 的另一端子被输入 MUX 电路 43c 的输出信号。此处，由于选择信号 SEL 被设定为高电平，因此移位寄存器输出 SR06 从 MUX 电路 43c 被输出，并被输入至或电路 43b。另外，该移位寄存器输出 SR06 还被输入至 CS 电路 46 的或电路 46b 的一个端子。

[0161] 在 D 门锁电路 43a 的时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR06 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即，

在移位寄存器输出 SR06 电位变化（从低到高）的定时，CS 信号 CS3 的电位从高电平切换为低电平。然后，输出低电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR06 的电位发生变化（从高到低）为止（信号 M3 为高电平的期间）。接着，当信号 M3 的移位寄存器输出 SR06 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即低电平被闩锁。之后，将低电平保持至信号 M3 在第二帧成为高电平为止。

[0162] 在第二帧，移位寄存器输出 SR03 从移位寄存器电路 SR3 输出，被输入至 CS 电路 43 的或电路 43b 的一个端子。这样，在时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR03 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。在信号 M3 的移位寄存器输出 SR03 的高电平的期间，被输入至数据端子 D 的极性信号 CMI 的输入状态（低电平）被转送之后，移位寄存器输出 SR03 的电位变化（从高到低）被输入时的极性信号 CMI 的输入状态（低电平）被闩锁，将低电平保持至信号 M3 下次成为高电平为止。

[0163] 接着，在或电路 43b 的另一端子，被输入 MUX 电路 43c 的输出信号。此处，由于选择信号 SEL 被设定为低电平，因此移位寄存器输出 SR04 从 MUX 电路 43c 被输出，并被输入至或电路 43b。另外，该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0164] 在 D 闩锁电路 43a 的时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR04 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即，在移位寄存器输出 SR04 电位变化（从低到高）的定时，CS 信号 CS3 的电位从低电平切换为高电平。然后，输出高电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR04 的电位发生变化（从高到低）为止（信号 M3 为高电平的期间）。接着，当信号 M3 的移位寄存器输出 SR03 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被闩锁。之后，将高电平保持至信号 M3 在第三帧成为高电平为止。

[0165] 另外，在第四行，在第一帧，利用移位寄存器输出 SR04、SR07 将极性信号 CMI 闩锁，在第二帧，利用移位寄存器输出 SR04、SR05 将极性信号 CMI 闩锁，由此输出图 8 所示的 CS 信号 CS4。

[0166] 这样，在第一帧，通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n，在 3 线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻（TFT13 从导通被切换为断开的时刻）的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n，在 1 线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻（TFT13 从导通被切换为断开的时刻）的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0167] 即，在进行 3 线反转驱动的第一帧，输出至第 n 行的 CS 总线 15 的 CS 信号 CSn，通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+3) 行的栅极信号 G(n+3) 上升时的极性信号 CMI 的电位电平闩锁而被生成，输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1，通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+4) 行的栅极信号 G(n+4) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0168] 此外，在进行 1 线反转驱动的第二帧，输出至第 n 行的 CS 总线 15 的 CS 信号 CSn，通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+1) 行的栅极信号

G(n+1) 上升时的极性信号 CMI 的电位电平闩锁而被生成,输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CS_{n+1},通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0169] 由此,在 3 线反转驱动方式和 1 线反转驱动方式中的任一方式中,均能够使 CS 总线驱动电路 40 适当地动作,因此能够防止第一帧的横线的产生,此外,还能够防止从 3 线反转驱动方式切换至 1 线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0170] (实施例 3)

[0171] 图 10 是表示从 3 线 (3H) 反转驱动切换为 2 线 (2H) 反转驱动的液晶显示装置 1 的各种信号的波形的时序图,图 9 是表示用于实现该动作的栅极线驱动电路 30 和 CS 总线驱动电路 40 的结构图。

[0172] 在本实施例 3 的液晶显示装置 1 中,被输入至 MUX 电路 4nc 的移位寄存器电路 SR 的输出信号与实施例 1 不同,此外,CMI 的极性反转的定时与实施例 1 不同。

[0173] 在本液晶显示装置 1 中,如图 9 所示,在与第一行对应的 MUX 电路 41c,被输入第三行的移位寄存器电路 SR3 的输出信号 SR03、第四行的移位寄存器电路 SR4 的输出信号 SR04 和选择信号 SEL,根据选择信号 SEL,向或电路 41b 输出移位寄存器输出 SR03 或移位寄存器输出 SR04。在与第二行对应的 MUX 电路 42c,被输入第四行的移位寄存器电路 SR4 的输出信号 SR04、第五行的移位寄存器电路 SR5 的输出信号 SR05 和选择信号 SEL,根据选择信号 SEL,向或电路 42b 输出移位寄存器输出 SR04 或移位寄存器输出 SR05。例如,如果以第二行的 MUX 电路 42c 为例,则在选择信号 SEL 为高电平的情况下,从 MUX 电路 42c 输出移位寄存器输出 SR05,在选择信号 SEL 为低电平的情况下,从 MUX 电路 42c 输出移位寄存器输出 SR04。

[0174] 即,如图 9 所示,在或电路 4nb,被输入第 n 行的移位寄存器电路 SR_n 的输出信号 SR0_n 和第 (n+2) 行的移位寄存器电路 SR_{n+2} 的输出信号 SR0_{n+2} 或第 (n+3) 行的移位寄存器电路 SR_{n+3} 的输出信号 SR0_{n+3}。

[0175] 选择信号 SEL 是在 3 线反转驱动和 2 线反转驱动之间进行切换的切换信号,此处,在选择信号 SEL 为高电平时进行 3 线反转驱动,在选择信号 SEL 为低电平时进行 2 线反转驱动。极性信号 CMI 根据选择信号 SEL,极性反转定时切换,此处,在选择信号 SEL 为高电平时,极性按每三个水平扫描期间反转,在选择信号 SEL 为低电平时,极性按每两个水平扫描期间反转。

[0176] 如图 10 所示,在初始状态,CS 信号 CS1 ~ CS7 均被固定在一方的电位(图 10 中为低电平)。在第一帧,第一行的 CS 信号 CS1 在对应的栅极信号 G1 下降的时刻为高电平,第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为高电平,第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为高电平。另一方面,第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为低电平,第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。第六行的 CS 信号 CS6 在对应的栅极信号 G6 下降的时刻为低电平。而且,第七行的 CS 信号 CS7 在对应的栅极信号 G7 下降的时刻为高电平。

[0177] 第一帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间 (3H) 反转的信号。此外,在图 10 中,由于设想为显示相同的影像的情

况,因此源极信号 S 的振幅是一定的。另一方面,栅极信号 G1 ~ G7 分别在各帧的有效期间(有效扫描期间)的第一~第七个 1H 期间为栅极导通电位,在其它期间为栅极断开电位。

[0178] CS 信号 CS1 ~ CS7 在对应的栅极信号 G1 ~ G7 下降之后电位电平在高低之间切换。具体而言,在第一帧,CS 信号 CS1、CS2、CS3 各自在对应的栅极信号 G1、G2、G3 下降之后下降,CS 信号 CS4、CS5、CS6 各自在对应的栅极信号 G4、G5、G6 下降之后上升。

[0179] 另一方面,在第二帧,第一行的 CS 信号 CS1 在对应的栅极信号 G1(相当于对应的移位寄存器电路 SR1 的输出 SR01)下降的时刻为低电平,第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为低电平,第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为高电平,第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为高电平,第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。

[0180] 第二帧的 CS 信号 CS1 ~ CS7 在对应的栅极信号 G1 ~ G7 下降之后电位电平在高低之间切换。具体而言,在第一帧,CS 信号 CS1、CS2 各自在对应的栅极信号 G1、G2 下降之后上升,CS 信号 CS3、CS4 各自在对应的栅极信号 G3、G4 下降之后下降。

[0181] 这样,在进行 3 线反转驱动的第一帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每三行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 均通过 CS 信号 CS1 ~ CS7 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第一帧,在同一像素列,负极性的源极信号被写入与相邻的三行对应的像素,并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素,与最初的三行对应的 CS 信号的电位,在向与上述最初的三行对应的像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与下一个(后续的)三行对应的 CS 信号的电位,在向与上述下一个三行对应的像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 3 线反转驱动。此外,根据上述结构,能够通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此,还能够消除显示影像的最初的帧的每三行产生的横线。

[0182] 此外,在进行 2 线反转驱动的第二帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每相邻的两行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 均通过 CS 信号 CS1 ~ CS7 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第二帧,负极性的源极信号被写入与相邻的两行对应的像素,并且,并且正极性的源极信号被写入该与两行的下一相邻的两行对应的像素,与最初的两行对应的 CS 信号的电位,在向与上述最初的两行对应的像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与下一个(后续的)两行对应的 CS 信号的电位,在向与上述下一个三行对应的像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 2 线反转驱动。因此,根据上述结构,在将 3 线反转驱动切换为 2 线反转驱动的情况下,也能够在此切换之后的帧(此处为第二帧)通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此能够消除图 22 所示的横线的产生。

[0183] 此处,使用图 10 和图 11 对实施例 3 的液晶显示装置 1 的动作进行说明。图 11 表

示在实施例 3 的液晶显示装置 1 的 CS 总线驱动电路 40 被输入输出的各种信号的波形。以下,为了便于说明,以与第二、第三行对应的 CS 电路 42、43 为例。

[0184] 首先,对第二行的各种信号的波形的变化进行说明。在初始状态,在 CS 电路 42 的 D 闩锁电路 42a 的端子 D 被输入极性信号 CMI,在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET,从 D 闩锁电路 42a 的输出端子 Q 输出的 CS 信号 CS2 的电位被保持在低电平。

[0185] 之后,与被供给到第二行的栅极线 12 的栅极信号 G2 对应的移位寄存器输出 SR02 从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即,在移位寄存器输出 SR02 电位变化(从低到高)的定时,CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR02 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即高电平被闩锁。之后,将高电平保持至信号 M2 成为高电平为止。

[0186] 接着,在或电路 42b 的另一端子被输入 MUX 电路 42c 的输出信号。此处,由于选择信号 SEL 被设定为高电平,因此移位寄存器输出 SR05 从 MUX 电路 42c 被输出,并被输入至或电路 42b。另外,该移位寄存器输出 SR05 还被输入至 CS 电路 45 的或电路 45b 的一个端子。

[0187] 在 D 闩锁电路 42a 的时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR05 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即,在移位寄存器输出 SR05 电位变化(从低到高)的定时,CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR05 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR05 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI 的输入状态即低电平被闩锁。之后,将低电平保持至信号 M2 在第二帧成为高电平为止。

[0188] 在第二帧,移位寄存器输出 SR02 从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。在信号 M2 的移位寄存器输出 SR02 的高电平的期间,被输入至数据端子 D 的极性信号 CMI 的输入状态(低电平)被转送之后,移位寄存器输出 SR02 的电位变化(从高到低)被输入时的极性信号 CMI 的输入状态(低电平)被闩锁,将低电平保持至信号 M2 下次成为高电平为止。

[0189] 接着,在或电路 42b 的另一端子,被输入 MUX 电路 42c 的输出信号。此处,由于选择信号 SEL 被设定为低电平,因此移位寄存器输出 SR04 从 MUX 电路 42c 被输出,并被输入至或电路 42b。另外,该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0190] 在 D 闩锁电路 42a 的时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR04 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即,

在移位寄存器输出 SR04 电位变化（从低到高）的定时，CS 信号 CS2 的电位从低电平切换为高电平。然后，输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR04 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR04 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被闩锁。之后，将高电平保持至信号 M2 在第三帧成为高电平为止。

[0191] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在 CS 电路 43 的 D 闩锁电路 43a 的数据端子 D 被输入极性信号 CMI，在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET，从 D 闩锁电路 43a 的输出端子 Q 输出的 CS 信号 CS3 的电位被保持在低电平。

[0192] 然后，与被供给到第三行的栅极线 12 的栅极信号 G3 对应的移位寄存器输出 SR03 从移位寄存器电路 SR3 输出，被输入至 CS 电路 43 的或电路 43b 的一个端子。这样，在时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR03 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。然后，输出高电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化（从高到低）为止（信号 M3 为高电平的期间）。接着，当信号 M3 的移位寄存器输出 SR03 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被闩锁。之后，将高电平保持至信号 M3 成为高电平为止。

[0193] 接着，在或电路 43b 的另一端子被输入 MUX 电路 43c 的输出信号。此处，由于选择信号 SEL 被设定为高电平，因此移位寄存器输出 SR06 从 MUX 电路 43c 被输出，并被输入至或电路 43b。另外，该移位寄存器输出 SR06 还被输入至 CS 电路 46 的或电路 46b 的一个端子。

[0194] 在 D 闩锁电路 43a 的时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR06 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即，在移位寄存器输出 SR06 电位变化（从低到高）的定时，CS 信号 CS3 的电位从高电平切换为低电平。然后，输出低电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR06 的电位发生变化（从高到低）为止（信号 M3 为高电平的期间）。接着，当信号 M3 的移位寄存器输出 SR06 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即低电平被闩锁。之后，将低电平保持至信号 M3 在第二帧成为高电平为止。

[0195] 在第二帧，移位寄存器输出 SR03 从移位寄存器电路 SR3 输出，被输入至 CS 电路 43 的或电路 43b 的一个端子。这样，在时钟端子 CK，被输入信号 M3 的移位寄存器输出 SR03 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI 的输入状态即高电平被转送。即，在移位寄存器输出 SR03 电位变化（从低到高）的定时，CS 信号 CS3 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化（从高到低）为止（信号 M3 为高电平的期间）。接着，当信号 M3 的移位寄存器输出 SR03 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI 的输入状态即高电平被闩锁。之后，将高电平保持至信号 M3 成为高电平为止。

[0196] 接着，在或电路 43b 的另一端子，被输入 MUX 电路 43c 的输出信号。此处，由于选择信号 SEL 被设定为低电平，因此移位寄存器输出 SR05 从 MUX 电路 43c 被输出，并被输入至或电路 43b。另外，该移位寄存器输出 SR05 还被输入至 CS 电路 45 的或电路 45b 的一个

端子。

[0197] 在 D 闩锁电路 43a 的时钟端子 CK, 被输入信号 M3 的移位寄存器输出 SR05 的电位变化 (从低到高), 此时被输入至端子 D 的极性信号 CMI 的输入状态即低电平被转送。即, 在移位寄存器输出 SR05 电位变化 (从低到高) 的定时, CS 信号 CS3 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR05 的电位发生变化 (从高到低) 为止 (信号 M3 为高电平的期间)。接着, 当信号 M3 的移位寄存器输出 SR05 的电位变化 (从高到低) 被输入至时钟端子 CK 时, 此时的极性信号 CMI 的输入状态即低电平被闩锁。之后, 将低电平保持至信号 M3 在第三帧成为高电平为止。

[0198] 另外, 在第四行, 在第一帧, 利用移位寄存器输出 SR04、SR07 将极性信号 CMI 闩锁, 在第二帧, 利用移位寄存器输出 SR04、SR06 将极性信号 CMI 闩锁, 由此输出图 11 所示的 CS 信号 CS4。

[0199] 这样, 在第一帧, 通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n, 在 3 线反转驱动中, 能够在整个帧, 将该行的栅极信号下降的时刻 (TFT13 从导通被切换为断开的时刻) 的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外, 在第二帧, 通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n, 在 2 线反转驱动中, 能够在整个帧, 将该行的栅极信号下降的时刻 (TFT13 从导通被切换为断开的时刻) 的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0200] 即, 在进行 3 线反转驱动的第一帧, 输出至第 n 行的 CS 总线 15 的 CS 信号 CSn, 通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+3) 行的栅极信号 G(n+3) 上升时的极性信号 CMI 的电位电平闩锁而被生成, 输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1, 通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+4) 行的栅极信号 G(n+4) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0201] 此外, 在进行 2 线反转驱动的第二帧, 输出至第 n 行的 CS 总线 15 的 CS 信号 CSn, 通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 的电位电平闩锁而被生成, 输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1, 通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+3) 行的栅极信号 G(n+3) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0202] 由此, 在 3 线反转驱动方式和 2 线反转驱动方式中的任一方式中, 均能够使 CS 总线驱动电路 40 适当地动作, 因此能够防止第一帧的横线的产生, 此外, 还能够防止从 3 线反转驱动方式切换至 2 线反转驱动方式时的最初的帧 (在上述的例子中为第二帧) 的横线的产生。

[0203] (实施方式 2)

[0204] 在 n 线 (nH) 反转驱动和 m 线 (mH) 反转驱动之间进行切换的结构并不仅限于上述实施例 1 (在 1 线反转驱动和 2 线反转驱动之间进行切换的结构)、上述实施例 2 (在 1 线反转驱动和 3 线反转驱动之间进行切换的结构)、上述实施例 3 (在 2 线反转驱动和 3 线反转驱动之间进行切换的结构)。在本实施方式 2 中, 说明在 n 线 (nH) 反转驱动和 m 线 (mH) 反转驱动之间进行切换的其它结构 (实施例 4 ~ 6)。另外, 为了便于说明, 对与上述实施方式 1 所示的部件具有同一功能的部件, 标注相同的附图标记, 省略其说明。此外, 对于在实施方式 1 中定义的术语, 只要没有特别禁止, 在本实施方式中也依照其定义使用。

[0205] (实施例 4)

[0206] 图 13 是表示从 2 线 (2H) 反转驱动切换为 1 线 (1H) 反转驱动的液晶显示装置 1 的各种信号的波形的时序图。在图 13 中,极性信号 CMI 按每一个水平扫描期间极性反转。

[0207] 如图 13 所示,在初始状态,CS 信号 CS1 ~ CS5 均被固定在一方的电位(在图 13 中为低电平)。在第一帧,第一行的 CS 信号 CS1 在对应的栅极信号 G1(相当于对应的移位寄存器电路 SR1 的输出 SR01)下降的时刻为高电平,第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为高电平,第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为低电平,第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为低电平,第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为高电平。

[0208] 第一帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每两个水平扫描期间 (2H) 反转的信号。此外,在图 13 中,由于设想为显示相同的影像的情况,因此源极信号 S 的振幅是一定的。另一方面,栅极信号 G1 ~ G5 分别在各帧的有效期间(有效扫描期间)的第一 ~ 第五 1H 期间为栅极导通电位,在其它期间为栅极断开电位。

[0209] CS 信号 CS1 ~ CS5 在对应的栅极信号 G1 ~ G5 下降之后电位电平在高低之间切换。具体而言,在第一帧,CS 信号 CS1、CS2 各自在对应的栅极信号 G1、G2 下降之后下降,CS 信号 CS3、CS4 各自在对应的栅极信号 G3、G4 下降之后上升。

[0210] 另一方面,在第二帧,第一行的 CS 信号 CS1 在对应的栅极信号 G1(相当于对应的移位寄存器电路 SR1 的输出 SR01)下降的时刻为低电平,第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为高电平,第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为低电平,第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为高电平,第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。

[0211] 第二帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间 (1H) 反转的信号。此外,在图 13 中,由于设想为显示相同的影像的情况,因此源极信号 S 的振幅是一定的。

[0212] 第二帧的 CS 信号 CS1 ~ CS5 中,CS 信号 CS1、CS3 各自在对应的栅极信号 G1、G3 下降之后上升,CS 信号 CS2、CS4 各自在对应的栅极信号 G2、G4 下降之后下降。

[0213] 这样,在进行 2 线反转驱动的第一帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每两行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 均通过 CS 信号 CS1 ~ CS5 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第一帧,在同一像素列,负极性的源极信号被写入与相邻的两行对应的像素,并且正极性的源极信号被写入与该两行的下一相邻的两行对应的像素,与最初的两行对应的 CS 信号的电位,在向与上述最初的两行对应的像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与下一个(后续的)两行对应的 CS 信号的电位,在向与上述下一个两行对应的像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 2 线反转驱动。此外,根据上述结构,能够通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此,还能够消除显示影像的最初的帧的每两行产生的横线。

[0214] 此外,在进行 1 线反转驱动的第二帧,栅极信号下降的时刻的 CS 信号的电位与源

极信号 S 的极性对应地每相邻的行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 均通过 CS 信号 CS1 $\sim$ CS5 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第二帧,正极性的源极信号被写入同一像素列的第奇数个像素,并且,负极性的源极信号被写入第偶数个像素,与第奇数个像素对应的 CS 信号的电位,在向上述第奇数个像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与第偶数个像素对应的 CS 信号的电位,在向上述第偶数个像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 1 线反转驱动。因此,根据上述结构,在将 2 线反转驱动切换为 1 线反转驱动的情况下,也能够,在刚切换之后的帧(此处为第二帧)通过 CS 信号 CS1 $\sim$ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此能够消除图 22 所示的横线的产生。

[0215] 此处,对用于实现上述的控制的栅极线驱动电路 30 和 CS 总线驱动电路 40 的具体结构进行说明。

[0216] 图 12 表示栅极线驱动电路 30 和 CS 总线驱动电路 40 的结构。CS 总线驱动电路 40 与各行对应地设置有多 CS 电路 41、42、43、 $\dots$ 、4n。各 CS 电路 41、42、43、 $\dots$ 、4n 分别包括:D 闩锁电路 41a、42a、43a、 $\dots$ 、4na;或电路 41b、42b、43b、 $\dots$ 、4nb;和 MUX 电路(multiplexer:多路复用器)42c、43c、 $\dots$ 、4nc。栅极线驱动电路 30 包括多个移位寄存器电路 SR1、SR2、SR3、 $\dots$ 、SRn。另外,MUX 与规定的行对应地设置,在图 12,如第 2 行、第 3 行、第 6 行、第 7 行、第 10 行、第 11 行那样每隔两行、两行连续地设置。

[0217] 输向 CS 电路 41 的输入信号为:与栅极信号 G1、G2 对应的移位寄存器输出 SR01、SR02;极性信号 CMI;和复位信号 RESET,输向 CS 电路 42 的输入信号为:与栅极信号 G2、G3 对应的移位寄存器输出 SR02、SR03;MUX 电路 42c 的输出;和复位信号 RESET,输向 CS 电路 43 的输入信号为:与栅极信号 G3、G4 对应的移位寄存器输出 SR03、SR04;MUX 电路 43c 的输出;和复位信号 RESET,输向 CS 电路 44 的输入信号为:与栅极信号 G4、G5 对应的移位寄存器输出 SR04、SR06;极性信号 CMI;和复位信号 RESET。这样,在各 CS 电路,被输入对应的第 n 行的移位寄存器输出 SR0n 和第 (n+1) 行的移位寄存器输出 SR0n+1。极性信号 CMI 和复位信号 RESET 从控制电路 50 被输入。

[0218] 以下,为了便于说明,主要以与第一和第二行对应的 CS 电路 41、42 为例。

[0219] 在 D 闩锁电路 41a 的复位端子 CL,被输入复位信号 RESET,在数据端子 D,被输入极性信号 CMI,在时钟端子 CK,被输入或电路 42b 的输出。该 D 闩锁电路 41a 根据被输入至时钟端子 CK 的信号的电位电平的变化(从低电平到高电平或从高电平到低电平),将被输入至数据端子 D 的极性信号 CMI 的输入状态(低电平或高电平)作为表示电位电平的变化 CS 信号 CS1 输出。

[0220] 具体而言,D 闩锁电路 41a 在被输入至时钟端子 CK 的信号的电位电平为高电平时,将被输入至数据端子 D 的极性信号 CMI 的输入状态(低电平或高电平)输出。此外,D 闩锁电路 41a 在被输入至时钟端子 CK 的信号的电位电平从高电平变化为低电平时,将变化的时刻的被输入至端子 D 的极性信号 CMI 的输入状态(低电平或高电平)闩锁,并且将闩锁的状态保持至下次被输入至时钟端子 CK 的信号的电位电平成为高电平为止。然后,D 闩锁电路 41a 从输出端子 Q 输出表示电位电平的变化 CS 信号 CS1。

[0221] 在 D 闩锁电路 42a 的复位端子 CL, 被输入复位信号 RESET, 在数据端子 D, 被输入 MUX 电路 42c 的输出 (极性信号 CMI 或 CMI 的逻辑反转 CMIB), 在时钟端子 CK, 被输入或电路 42b 的输出。该 D 闩锁电路 42a 根据被输入至时钟端子 CK 的信号的电位电平的变化 (从低电平到高电平或从高电平到低电平), 将被输入至数据端子 D 的极性信号 (CMI 或 CMIB) 的输入状态 (低电平或高电平) 作为表示电位电平的变化 CS 信号 CS2 输出。

[0222] 或电路 41b 通过被输入对应的第一行的移位寄存器电路 SR1 的输出信号 SR01 和移位寄存器电路 SR2 的输出信号 SR02, 输出图 12 和图 14 所示的信号 M1。此外, 或电路 42b 通过被输入对应的第二行的移位寄存器电路 SR2 的输出信号 SR02 和移位寄存器电路 SR3 的输出信号 SR03, 输出图 12 和图 14 所示的信号 M2。

[0223] 在 MUX 电路 42c, 被输入极性信号 CMI、CMIB 和选择信号 SEL, 并根据选择信号 SEL, 向或电路 42b 输出极性信号 CMI 或 CMIB。例如, 在选择信号 SEL 为高电平的情况下, 从 MUX 电路 42c 输出极性信号 CMI, 在选择信号 SEL 为低电平的情况下, 从 MUX 电路 42c 输出极性信号 CMIB。

[0224] 选择信号 SEL 是在 2 线反转驱动和 1 线反转驱动之间进行切换的切换信号, 此处, 在选择信号 SEL 为高电平时进行 2 线反转驱动, 在选择信号 SEL 为低电平时进行 1 线反转驱动。

[0225] 图 14 表示在实施例 4 的液晶显示装置 1 的 CS 总线驱动电路 40 被输入输出的各种信号的波形。此处表示在第一帧进行 2 线反转驱动且在第二帧进行 1 线反转驱动的状态。即, 在第一帧, 选择信号 SEL 被设定为高电平, 在第二帧, 选择信号 SEL 被设定为低电平。在设置有 MUX 电路的行, 在选择信号 SEL 为高电平 (2 线反转驱动) 时, 在 D 闩锁电路被输入极性信号 CMIB, 在选择信号 SEL 为低电平 (1 线反转驱动) 时, 在 D 闩锁电路被输入极性信号 CMI。

[0226] 首先, 对第一行的各种信号的波形的变化进行说明。在初始状态, 在 CS 电路 41 的 D 闩锁电路 41a 的端子 D 被输入极性信号 CMI, 在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET, 从 D 闩锁电路 41a 的输出端子 Q 输出的 CS 信号 CS1 的电位被保持在低电平。

[0227] 之后, 与被供给到第一行的栅极线 12 的栅极信号 G1 对应的移位寄存器输出 SR01 从移位寄存器电路 SR1 输出, 被输入至 CS 电路 41 的或电路 41b 的一个端子。这样, 在时钟端子 CK, 被输入信号 M1 的移位寄存器输出 SR01 的电位变化 (从低到高), 此时被输入至端子 D 的极性信号 CMI (图 12 的 CMI1) 的输入状态即高电平被转送。即, 在移位寄存器输出 SR01 电位变化 (从低到高) 的定时, CS 信号 CS1 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M1 的移位寄存器输出 SR01 的电位发生变化 (从高到低) 为止 (信号 M1 为高电平的期间)。接着, 当信号 M1 的移位寄存器输出 SR01 的电位变化 (从高到低) 被输入至时钟端子 CK 时, 此时的极性信号 CMI1 的输入状态即高电平被闩锁。之后, 将高电平保持至信号 M1 成为高电平为止。

[0228] 接着, 在栅极线驱动电路 30 被移动至第二行的移位寄存器输出 SR02, 被输入至或电路 41b 的另一个端子。另外, 该移位寄存器输出 SR02 还被输入至 CS 电路 42 的或电路 42b 的一个端子。

[0229] 在 D 闩锁电路 41a 的时钟端子 CK, 被输入信号 M1 的移位寄存器输出 SR02 的电位

变化（从低到高），此时被输入至端子 D 的极性信号 CMI1 的输入状态即低电平被转送。即，在移位寄存器输出 SR02 电位变化（从低到高）的定时，CS 信号 CS1 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M1 的移位寄存器输出 SR02 的电位发生变化（从高到低）为止（信号 M1 为高电平的期间）。接着，当信号 M1 的移位寄存器输出 SR02 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI1 的输入状态即低电平被门锁。之后，将低电平保持至信号 M1 在第二帧成为高电平为止。

[0230] 在第二帧，移位寄存器输出 SR01 从移位寄存器电路 SR1 输出，被输入至 CS 电路 41 的或电路 41b 的一个端子。这样，在时钟端子 CK，被输入信号 M1 的移位寄存器输出 SR01 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI1 的输入状态即低电平被转送。在信号 M1 的移位寄存器输出 SR01 的高电平的期间，被输入至数据端子 D 的极性信号 CMI1 的输入状态（低电平）被转送之后，移位寄存器输出 SR01 的电位变化（从高到低）被输入时的极性信号 CMI1 的输入状态（低电平）被门锁，将低电平保持至信号 M1 下次成为高电平为止。

[0231] 接着，在栅极线驱动电路 30 被移动至第二行的移位寄存器输出 SR02 被输入至或电路 42b 的另一个端子。另外，该移位寄存器输出 SR02 还被输入至 CS 电路 42 的或电路 42b 的一个端子。

[0232] 在 D 门锁电路 41a 的时钟端子 CK，被输入信号 M1 的移位寄存器输出 SR02 的电位变化（从低到高），此时被输入至端子 D 的极性信号 CMI1 的输入状态即高电平被转送。即，在移位寄存器输出 SR02 电位变化（从低到高）的定时，CS 信号 CS1 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M1 的移位寄存器输出 SR02 的电位发生变化（从高到低）为止（信号 M1 为高电平的期间）。接着，当信号 M1 的移位寄存器输出 SR02 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI1 的输入状态即高电平被门锁。之后，将高电平保持至信号 M1 在第三帧成为高电平为止。

[0233] 接着，对第二行的各种信号的波形的变化进行说明。在初始状态，在 CS 电路 42 的 D 门锁电路 42a 的数据端子 D 被输入极性信号 CMI，在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET，从 D 门锁电路 42a 的输出端子 Q 输出的 CS 信号 CS2 的电位被保持在低电平。

[0234] 然后，与被供给到第二行的栅极线 12 的栅极信号 G2 对应的移位寄存器输出 SR02 从移位寄存器电路 SR2 输出，被输入至 CS 电路 42 的或电路 42b 的一个端子。这样，在时钟端子 CK，被输入信号 M2 的移位寄存器输出 SR02 的电位变化（从低到高），此时被输入至数据端子 D 的极性信号 CMIB（图 12 的 CMI2）的输入状态即高电平被转送。即，在移位寄存器输出 SR02 电位变化（从低到高）的定时，CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至下次被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化（从高到低）为止（信号 M2 为高电平的期间）。接着，当信号 M2 的移位寄存器输出 SR02 的电位变化（从高到低）被输入至时钟端子 CK 时，此时的极性信号 CMI2 的输入状态即高电平被门锁。之后，将高电平保持至信号 M2 成为高电平为止。

[0235] 接着，在栅极线驱动电路 30 被移动至第三行的移位寄存器输出 SR03 被输入至或电路 42b 的另一个端子。另外，该移位寄存器输出 SR03 还被输入至 CS 电路 43 的或电路 43b 的一个端子。

[0236] 在 D 闩锁电路 42a 的时钟端子 CK, 被输入信号 M2 的移位寄存器输出 SR03 的电位变化 (从低到高), 此时被输入至端子 D 的极性信号 CMI2 的输入状态即低电平被转送。即, 在移位寄存器输出 SR03 电位变化 (从低到高) 的定时, CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR03 的电位发生变化 (从高到低) 为止 (信号 M2 为高电平的期间)。接着, 当信号 M2 的移位寄存器输出 SR03 的电位变化 (从高到低) 被输入至时钟端子 CK 时, 此时的极性信号 CMI2 的输入状态即低电平被闩锁。之后, 将低电平保持至信号 M2 在第二帧成为高电平为止。

[0237] 在第二帧, 移位寄存器输出 SR02 从移位寄存器电路 SR2 输出, 被输入至 CS 电路 42 的或电路 42b 的一个端子。这样, 信号 M2 的移位寄存器输出 SR02 的电位变化 (从低到高) 被输入至时钟端子 CK, 此时被输入至端子 D 的极性信号 CMI2 (CMI) 的输入状态即高电平被转送。即, 在移位寄存器输出 SR03 电位变化 (从低到高) 的定时, CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化 (从高到低) 为止 (信号 M2 为高电平的期间)。接着, 当信号 M2 的移位寄存器输出 SR02 的电位变化 (从高到低) 被输入至时钟端子 CK 时, 此时的极性信号 CMI2 的输入状态即高电平被闩锁。之后, 将高电平保持至信号 M2 成为高电平为止。

[0238] 接着, 在栅极线驱动电路 30 被移动至第三行的移位寄存器输出 SR03 被输入至或电路 42b 的另一个端子。另外, 该移位寄存器输出 SR03 还被输入至 CS 电路 43 的或电路 43b 的一个端子。

[0239] 在 D 闩锁电路 42a 的时钟端子 CK, 被输入信号 M2 的移位寄存器输出 SR03 的电位变化 (从低到高), 此时被输入至端子 D 的极性信号 CMI2 的输入状态即低电平被转送。即, 在移位寄存器输出 SR03 电位变化 (从低到高) 的定时, CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR03 的电位发生变化 (从高到低) 为止 (信号 M2 为高电平的期间)。接着, 当信号 M2 的移位寄存器输出 SR03 的电位变化 (从高到低) 被输入至时钟端子 CK 时, 此时的极性信号 CMI2 的输入状态即低电平被闩锁。之后, 将低电平保持至信号 M2 在第三帧成为高电平为止。

[0240] 另外, 在第三行, 在第一帧, 利用移位寄存器输出 SR03、SR04 将极性信号 CMI 闩锁, 在第二帧, 利用移位寄存器输出 SR03、SR04 将极性信号 CMI 闩锁, 由此输出图 14 所示的 CS 信号 CS3。

[0241] 这样, 在第一帧, 通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n, 在 2 线反转驱动中, 能够在整个帧, 将该行的栅极信号下降的时刻 (TFT13 从导通被切换为断开的时刻) 的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外, 在第二帧, 通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n, 在 1 线反转驱动中, 能够在整个帧, 将该行的栅极信号下降的时刻 (TFT13 从导通被切换为断开的时刻) 的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0242] 即, 在进行 2 线反转驱动的第一帧, 输出至第 n 行的 CS 总线 15 的 CS 信号 CSn, 通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 或 CMIB 的电位电平和第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 或 CMIB 的电位电平闩锁而被生成, 输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1, 通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 或 CMIB 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 或 CMIB 的电

位电平闩锁而被生成。

[0243] 此外,在进行 1 线反转驱动的第二帧,输出至第 n 行的 CS 总线 15 的 CS 信号 CS_n ,通过将第 n 行的栅极信号 G_n 上升时的极性信号 CMI 的电位电平和第 $(n+1)$ 行的栅极信号 $G_{(n+1)}$ 上升时的极性信号 CMI 的电位电平闩锁而被生成,输出至第 $(n+1)$ 行的 CS 总线 15 的 CS 信号 CS_{n+1} ,通过将第 $(n+1)$ 行的栅极信号 $G_{(n+1)}$ 上升时的极性信号 CMI 的电位电平和第 $(n+2)$ 行的栅极信号 $G_{(n+2)}$ 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0244] 由此,在 2 线反转驱动方式和 1 线反转驱动方式中的任一方式中,均能够使 CS 总线驱动电路 40 适当地动作,因此能够防止第一帧的横线的产生,此外,还能够防止从 2 线反转驱动方式切换至 1 线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0245] (实施例 5)

[0246] 图 16 是表示从 3 线 (3H) 反转驱动切换为 1 线 (1H) 反转驱动的液晶显示装置 1 的各种信号的波形的时序图,图 15 是表示用于实现该动作的栅极线驱动电路 30 和 CS 总线驱动电路 40 的结构图。

[0247] 在本实施例 5 的液晶显示装置 1 中,MUX 电路 4nc 如第 2 行、第 5 行、第 8 行、第 11 行、...、那样每隔两行设置。其它的结构与图 12 相同。

[0248] 选择信号 SEL 是在 3 线反转驱动和 1 线反转驱动之间进行切换的切换信号,此处,在选择信号 SEL 为高电平时进行 3 线反转驱动,在选择信号 SEL 为低电平时进行 1 线反转驱动。极性信号 CMI 按每一个水平扫描期间极性反转。

[0249] 如图 16 所示,在初始状态,CS 信号 $CS_1 \sim CS_5$ 均被固定在一方的电位(图 16 中为低电平)。在第一帧,第一行的 CS 信号 CS_1 在对应的栅极信号 G_1 下降的时刻为高电平,第二行的 CS 信号 CS_2 在对应的栅极信号 G_2 下降的时刻为高电平,第三行的 CS 信号 CS_3 在对应的栅极信号 G_3 下降的时刻为高电平。另一方面,第四行的 CS 信号 CS_4 在对应的栅极信号 G_4 下降的时刻为低电平,第五行的 CS 信号 CS_5 在对应的栅极信号 G_5 下降的时刻为低电平。第六行的 CS 信号 CS_6 在对应的栅极信号 G_6 下降的时刻为低电平。而且,第七行的 CS 信号 CS_7 在对应的栅极信号 G_7 下降的时刻为高电平。

[0250] 第一帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间 (3H) 反转的信号。此外,在图 16 中,由于设想为显示相同的影像的情况,因此源极信号 S 的振幅是一定的。另一方面,栅极信号 $G_1 \sim G_5$ 分别在各帧的有效期间(有效扫描期间)的第一~第五个 1H 期间为栅极导通电位,在其它期间为栅极断开电位。

[0251] CS 信号 $CS_1 \sim CS_7$ 在对应的栅极信号 $G_1 \sim G_7$ 下降之后电位电平在高低之间切换。具体而言,在第一帧,CS 信号 CS_1 、 CS_2 、 CS_3 各自在对应的栅极信号 G_1 、 G_2 、 G_3 下降之后下降,CS 信号 CS_4 、 CS_5 、 CS_6 各自在对应的栅极信号 G_4 、 G_5 、 G_6 下降之后上升。

[0252] 另一方面,在第二帧,第一行的 CS 信号 CS_1 在对应的栅极信号 G_1 (相当于对应的移位寄存器电路 SR1 的输出 SR_{01}) 下降的时刻为低电平,第二行的 CS 信号 CS_2 在对应的栅极信号 G_2 下降的时刻为高电平,第三行的 CS 信号 CS_3 在对应的栅极信号 G_3 下降的时刻为低电平,第四行的 CS 信号 CS_4 在对应的栅极信号 G_4 下降的时刻为高电平,第五行的 CS 信号 CS_5 在对应的栅极信号 G_5 下降的时刻为低电平。

[0253] 第二帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每

一个水平扫描期间 (1H) 反转的信号。此外,在图 16 中,由于设想为显示相同的影像的情况,因此源极信号 S 的振幅是一定的。

[0254] 第二帧的 CS 信号 CS1 ~ CS5 中,CS 信号 CS1、CS3 各自在对应的栅极信号 G1、G3 下降之后上升,CS 信号 CS2、CS4 各自在对应的栅极信号 G2、G4 下降之后下降。

[0255] 这样,在进行 3 线反转驱动的第一帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每三行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 均通过 CS 信号 CS1 ~ CS5 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第一帧,在同一像素列,负极性的源极信号被写入与相邻的三行对应的像素,并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素,与最初的三行对应的 CS 信号的电位,在向与上述最初的三行对应的像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与下一个(后续的)三行对应的 CS 信号的电位,在向与上述下一个三行对应的像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 3 线反转驱动。此外,根据上述结构,能够通过 CS 信号 CS1 ~ CS5 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 移动,因此,还能够消除显示影像的最初的帧的每三行产生的横线。

[0256] 此外,在进行 1 线反转驱动的第二帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每相邻的行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 均通过 CS 信号 CS1 ~ CS5 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第二帧,正极性的源极信号被写入同一像素列的第奇数个像素,并且,负极性的源极信号被写入第偶数个像素,与第奇数个像素对应的 CS 信号的电位,在向上述第奇数个像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与第偶数个像素对应的 CS 信号的电位,在向上述第偶数个像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 1 线反转驱动。因此,根据上述结构,在将 3 线反转驱动切换为 1 线反转驱动的情况下,也能够,在刚切换之后的帧(此处为第二帧)通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix5}$ 移动,因此能够消除图 22 所示的横线的产生。

[0257] 此处,使用图 16 和图 17 对实施例 5 的液晶显示装置 1 的动作进行说明。图 17 表示在实施例 5 的液晶显示装置 1 的 CS 总线驱动电路 40 被输入输出的各种信号的波形。此处表示在第一帧进行 3 线反转驱动且在第二帧进行 1 线反转驱动的状态。即,在第一帧,选择信号 SEL 被设定为高电平,在第二帧,选择信号 SEL 被设定为低电平。在设置有 MUX 电路的行,在选择信号 SEL 为高电平(3 线反转驱动)时,在 D 闩锁电路被输入极性信号 CMIB,在选择信号 SEL 为低电平(1 线反转驱动)时,在 D 闩锁电路被输入极性信号 CMI。以下,为了便于说明,以与第二、第三行对应的 CS 电路 42、43 为例进行说明。

[0258] 首先,对第二行的各种信号的波形的变化进行说明。在初始状态,在 CS 电路 42 的 D 闩锁电路 42a 的端子 D 被输入极性信号 CMI,在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET,从 D 闩锁电路 42a 的输出端子 Q 输出的 CS 信号 CS2 的电位被保持在低电平。

[0259] 之后,与被供给到第二行的栅极线 12 的栅极信号 G2 对应的移位寄存器输出 SR02 从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI2(图 15 的 CMI2)的输入状态即高电平被转送。即,在移位寄存器输出 SR02 电位变化(从低到高)的定时,CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR02 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即高电平被门锁。之后,将高电平保持至信号 M2 成为高电平为止。

[0260] 接着,在栅极线驱动电路 30 被移动至第三行的移位寄存器输出 SR03,被输入至或电路 42b 的另一个端子。另外,该移位寄存器输出 SR03 还被输入至 CS 电路 43 的或电路 43b 的一个端子。

[0261] 在 D 门锁电路 42a 的时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI2 的输入状态即低电平被转送。即,在移位寄存器输出 SR03 电位变化(从低到高)的定时,CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即低电平被门锁。之后,将低电平保持至信号 M2 在第二帧成为高电平为止。

[0262] 在第二帧,移位寄存器输出 SR02 从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI2(CMI)的输入状态即高电平被转送。即,在移位寄存器输出 SR02 电位变化(从低到高)的定时,CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR02 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即高电平被门锁。之后,将高电平保持至信号 M2 成为高电平为止。

[0263] 接着,在栅极线驱动电路 30 被移动至第三行的移位寄存器输出 SR03 被输入至或电路 42b 的另一个端子。另外,该移位寄存器输出 SR03 还被输入至 CS 电路 43 的或电路 43b 的一个端子。

[0264] 在 D 门锁电路 42a 的时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI2 的输入状态即低电平被转送。即,在移位寄存器输出 SR03 电位变化(从低到高)的定时,CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即低电平被门锁。之后,将低电平保持至信号 M2 在第三帧成为高电平为止。

[0265] 接着,对第三行的各种信号的波形的变化进行说明。在初始状态,在 CS 电路 43 的 D 门锁电路 43a 的数据端子 D 被输入极性信号 CMI,在复位端子 CL 被输入复位信号 RESET。

通过该复位信号 RESET,从 D 闩锁电路 43a 的输出端子 Q 输出的 CS 信号 CS3 的电位被保持在低电平。

[0266] 然后,与被供给到第三行的栅极线 12 的栅极信号 G3 对应的移位寄存器输出 SR03 从移位寄存器电路 SR3 输出,被输入至 CS 电路 43 的或电路 43b 的一个端子。这样,在时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至数据端子 D 的极性信号 CMI(图 15 的 CMI3)的输入状态即高电平被转送。即,在移位寄存器输出 SR03 电位变化(从低到高)的定时,CS 信号 CS3 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即高电平被闩锁。之后,将高电平保持至信号 M3 成为高电平为止。

[0267] 接着,在栅极线驱动电路 30 被移动至第四行的移位寄存器输出 SR04 被输入至或电路 43b 的另一个端子。另外,该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0268] 在 D 闩锁电路 43a 的时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR04 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI3 的输入状态即低电平被转送。即,在移位寄存器输出 SR04 电位变化(从低到高)的定时,CS 信号 CS3 的电位从高电平切换为低电平。然后,输出低电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR04 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR04 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即低电平被闩锁。之后,将低电平保持至信号 M3 在第二帧成为高电平为止。

[0269] 在第二帧,移位寄存器输出 SR03 从移位寄存器电路 SR3 输出,被输入至 CS 电路 43 的或电路 43b 的一个端子。这样,在时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI3(CMI)的输入状态即低电平被转送。在信号 M3 的移位寄存器输出 SR03 的高电平的期间,被输入至数据端子 D 的极性信号 CMI3 的输入状态(低电平)被转送之后,移位寄存器输出 SR03 的电位变化(从高到低)被输入时的极性信号 CMI3 的输入状态(低电平)被闩锁,将低电平保持至信号 M3 下次成为高电平为止。

[0270] 接着,在栅极线驱动电路 30 被移动至第四行的移位寄存器输出 SR04 被输入至或电路 43b 的另一个端子。另外,该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0271] 在 D 闩锁电路 43a 的时钟端子 CK,被输入移位寄存器输出 SR04 的电位变化(从低到高),此时被输入至数据端子 D 的极性信号 CMI3 的输入状态即高电平被转送。即,在移位寄存器输出 SR04 电位变化(从低到高)的定时,CS 信号 CS3 的电位从低电平切换为高电平。然后,输出高电平至被输入至时钟端子 CK 的移位寄存器输出 SR04 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即高电平被闩锁。之后,将高电平保持至信号 M3 在第三帧成为高电平为止。

[0272] 另外,在第四行,在第一帧,利用移位寄存器输出 SR04、SR05 将极性信号 CMI 闩锁,

在第二帧,利用移位寄存器输出 SR04、SR05 将极性信号 CMI 门锁,由此输出图 17 所示的 CS 信号 CS4。

[0273] 这样,在第一帧,通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n,在 3 线反转驱动中,能够在整个帧,将该行的栅极信号下降的时刻(TFT13 从导通被切换为断开的时刻)的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外,在第二帧,通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n,在 1 线反转驱动中,能够在整个帧,将该行的栅极信号下降的时刻(TFT13 从导通被切换为断开的时刻)的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0274] 由此,在 3 线反转驱动方式和 1 线反转驱动方式中的任一方式中,均能够使 CS 总线驱动电路 40 适当地动作,因此能够防止第一帧的横线的产生,此外,还能够防止从 3 线反转驱动方式切换至 1 线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0275] (实施例 6)

[0276] 图 19 是表示从 3 线 (3H) 反转驱动切换为 2 线 (2H) 反转驱动的液晶显示装置 1 的各种信号的波形的时序图,图 18 是表示用于实现该动作的栅极线驱动电路 30 和 CS 总线驱动电路 40 的结构图。

[0277] 在本实施例 6 的液晶显示装置 1 中, MUX 电路 4nc 如第 3 行、第 5 行、第 6 行、第 7 行、第 8 行、第 10 行 $\cdots$ 、那样有规律地设置,极性信号 CMI 按每两个水平扫描期间极性反转。此外,在或电路 4nb,被输入第 n 行的移位寄存器电路 SRn 的输出信号 SR0n 和第 (n+2) 行的移位寄存器电路 SRn+2 的输出信号 SR0n+2。

[0278] 选择信号 SEL 是在 3 线反转驱动和 2 线反转驱动之间进行切换的切换信号,此处,在选择信号 SEL 为高电平时进行 3 线反转驱动,在选择信号 SEL 为低电平时进行 2 线反转驱动。

[0279] 如图 19 所示,在初始状态, CS 信号 CS1 ~ CS7 均被固定在一方的电位(图 19 中为低电平)。在第一帧,第一行的 CS 信号 CS1 在对应的栅极信号 G1 下降的时刻为高电平,第二行的 CS 信号 CS2 在对应的栅极信号 G2 下降的时刻为高电平,第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为高电平。另一方面,第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为低电平,第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。第六行的 CS 信号 CS6 在对应的栅极信号 G6 下降的时刻为低电平。而且,第七行的 CS 信号 CS7 在对应的栅极信号 G7 下降的时刻为高电平。

[0280] 第一帧的源极信号 S 具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间 (3H) 反转的信号。此外,在图 19 中,由于设想为显示相同的影像的情况,因此源极信号 S 的振幅是一定的。另一方面,栅极信号 G1 ~ G7 分别在各帧的有效期间(有效扫描期间)的第一~第七个 1H 期间为栅极导通电位,在其它期间为栅极断开电位。

[0281] CS 信号 CS1 ~ CS7 在对应的栅极信号 G1 ~ G7 下降之后电位电平在高低之间切换。具体而言,在第一帧, CS 信号 CS1、CS2、CS3 各自在对应的栅极信号 G1、G2、G3 下降之后下降, CS 信号 CS4、CS5、CS6 各自在对应的栅极信号 G4、G5、G6 下降之后上升。

[0282] 此外,在第二帧,第一行的 CS 信号 CS1 在对应的栅极信号 G1(相当于对应的移位寄存器电路 SR1 的输出 SR01)下降的时刻为低电平,第二行的 CS 信号 CS2 在对应的栅极信

号 G2 下降的时刻为低电平,第三行的 CS 信号 CS3 在对应的栅极信号 G3 下降的时刻为高电平,第四行的 CS 信号 CS4 在对应的栅极信号 G4 下降的时刻为高电平,第五行的 CS 信号 CS5 在对应的栅极信号 G5 下降的时刻为低电平。

[0283] CS 信号 CS1 ~ CS7 在对应的栅极信号 G1 ~ G7 下降之后电位电平在高低之间切换。具体而言,在第一帧,CS 信号 CS1、CS2 各自在对应的栅极信号 G1、G2 下降之后上升,CS 信号 CS3、CS4 各自在对应的栅极信号 G3、G4 下降之后下降。

[0284] 这样,在进行 3 线反转驱动的第一帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每三行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 均通过 CS 信号 CS1 ~ CS7 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第一帧,在同一像素列,负极性的源极信号被写入与相邻的三行对应的像素,并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素,与最初的三行对应的 CS 信号的电位,在向与上述最初的三行对应的像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与下一个(后续的)三行对应的 CS 信号的电位,在向与上述下一个三行对应的像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 3 线反转驱动。此外,根据上述结构,能够通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此,还能够消除显示影像的最初的帧的每三行产生的横线。

[0285] 此外,在进行 2 线反转驱动的第二帧,栅极信号下降的时刻的 CS 信号的电位与源极信号 S 的极性对应地每相邻的两行互不相同,因此,像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 均通过 CS 信号 CS1 ~ CS7 适当地移动。因此,当输入同一灰度等级的源极信号 S 时,对置电极电位与移动后的像素电极 14 的电位的电位差在正极性和负极性相同。即,在第二帧,在同一像素列,负极性的源极信号被写入与相邻的两行对应的像素,并且正极性的源极信号被写入与该两行的下一相邻的两行对应的像素,与最初的两行对应的 CS 信号的电位,在向与上述最初的两行对应的像素进行的写入中,不进行极性反转,在写入后,向正方向进行极性反转,并且,直至下次的写入为止,不进行极性反转,与下一个(后续的)两行对应的 CS 信号的电位,在向与上述下一个两行对应的像素进行的写入中,不进行极性反转,在写入后,向负方向进行极性反转,直至下次的写入为止,不进行极性反转。由此,在 CC 驱动中,实现 2 线反转驱动。因此,根据上述结构,在将 3 线反转驱动切换为 2 线反转驱动的情况下,也能够在刚切换后的帧(此处为第二帧),通过 CS 信号 CS1 ~ CS7 适当地使像素电极 14 的电位 $V_{pix1} \sim V_{pix7}$ 移动,因此,能够消除图 22 所示的横线的产生。

[0286] 此处,使用图 19 和图 20 对实施例 6 的液晶显示装置 1 的动作进行说明。图 20 表示在实施例 6 的液晶显示装置 1 的 CS 总线驱动电路 40 被输入输出的各种信号的波形。以下,为了便于说明,以与第二、第三行对应的 CS 电路 42、43 为例进行说明。

[0287] 首先,对第二行的各种信号的波形的变化进行说明。在初始状态,在 CS 电路 42 的 D 闩锁电路 42a 的端子 D 被输入极性信号 CMI,在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET,从 D 闩锁电路 42a 的输出端子 Q 输出的 CS 信号 CS2 的电位被保持在低电平。

[0288] 之后,与被供给到第二行的栅极线 12 的栅极信号 G2 对应的移位寄存器输出 SR02

从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI(图 18 的 CMI2)的输入状态即高电平被转送。即,在移位寄存器输出 SR02 电位变化(从低到高)的定时,CS 信号 CS2 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR02 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR02 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即高电平被门锁。之后,将高电平保持至信号 M2 成为高电平为止。

[0289] 接着,在栅极线驱动电路 30 被移动至第四行的移位寄存器输出 SR04,被输入至或电路 42b 的另一个端子。另外,该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0290] 在 D 门锁电路 42a 的时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR04 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI2 的输入状态即低电平被转送。即,在移位寄存器输出 SR04 电位变化(从低到高)的定时,CS 信号 CS2 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M2 的移位寄存器输出 SR04 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当信号 M2 的移位寄存器输出 SR04 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即低电平被门锁。之后,将低电平保持至信号 M2 在第二帧成为高电平为止。

[0291] 在第二帧,移位寄存器输出 SR02 从移位寄存器电路 SR2 输出,被输入至 CS 电路 42 的或电路 42b 的一个端子。这样,在时钟端子 CK,被输入信号 M2 的移位寄存器输出 SR02 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI2(CMI)的输入状态即低电平被转送。在信号 M2 的移位寄存器输出 SR02 的高电平的期间,被输入至数据端子 D 的极性信号 CMI2 的输入状态(低电平)被转送之后,移位寄存器输出 SR02 的电位变化(从高到低)被输入时的极性信号 CMI2 的输入状态(低电平)被门锁,将低电平保持至信号 M2 下次成为高电平为止。

[0292] 接着,在栅极线驱动电路 30 被移动至第四行的移位寄存器输出 SR04 被输入至或电路 42b 的另一个端子。另外,该移位寄存器输出 SR04 还被输入至 CS 电路 44 的或电路 44b 的一个端子。

[0293] 在 D 门锁电路 42a 的时钟端子 CK,被输入移位寄存器输出 SR04 的电位变化(从低到高),此时被输入至数据端子 D 的极性信号 CMI2 的输入状态即高电平被转送。即,在移位寄存器输出 SR04 电位变化(从低到高)的定时,CS 信号 CS2 的电位从低电平切换为高电平。然后,输出高电平至被输入至时钟端子 CK 的移位寄存器输出 SR04 的电位发生变化(从高到低)为止(信号 M2 为高电平的期间)。接着,当移位寄存器输出 SR02 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI2 的输入状态即高电平被门锁。之后,将高电平保持至信号 M2 在第三帧成为高电平为止。

[0294] 接着,对第三行的各种信号的波形的变化进行说明。在初始状态,在 CS 电路 43 的 D 门锁电路 43a 的数据端子 D 被输入极性信号 CMI,在复位端子 CL 被输入复位信号 RESET。通过该复位信号 RESET,从 D 门锁电路 43a 的输出端子 Q 输出的 CS 信号 CS3 的电位被保持在低电平。

[0295] 然后,与被供给到第三行的栅极线 12 的栅极信号 G3 对应的移位寄存器输出 SR03 从移位寄存器电路 SR3 输出,被输入至 CS 电路 43 的或电路 43b 的一个端子。这样,在时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至数据端子 D 的极性信号 CMIB(图 18 的 CMI3)的输入状态即高电平被转送。然后,输出高电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即高电平被门锁。之后,将高电平保持至信号 M3 成为高电平为止。

[0296] 接着,在栅极线驱动电路 30 被移动至第五行的移位寄存器输出 SR05 被输入至或电路 43b 的另一个端子。另外,该移位寄存器输出 SR05 还被输入至 CS 电路 45 的或电路 45b 的一个端子。

[0297] 在 D 门锁电路 43a 的时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR05 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI3 的输入状态即低电平被转送。即,在移位寄存器输出 SR05 电位变化(从低到高)的定时,CS 信号 CS3 的电位从高电平切换为低电平。然后,输出低电平至下次被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR05 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR05 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即低电平被门锁。之后,将低电平保持至信号 M3 在第二帧成为高电平为止。

[0298] 在第二帧,移位寄存器输出 SR03 从移位寄存器电路 SR3 输出,被输入至 CS 电路 43 的或电路 43b 的一个端子。这样,在时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR03 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI3(CMI)的输入状态即高电平被转送。即,在移位寄存器输出 SR03 电位变化(从低到高)的定时,CS 信号 CS3 的电位从低电平切换为高电平。输出高电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR03 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当信号 M3 的移位寄存器输出 SR03 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即高电平被门锁。之后,将高电平保持至信号 M3 成为高电平为止。

[0299] 接着,在栅极线驱动电路 30 被移动至第五行的移位寄存器输出 SR05 被输入至或电路 43b 的另一个端子。另外,该移位寄存器输出 SR05 还被输入至 CS 电路 45 的或电路 45b 的一个端子。

[0300] 在 D 门锁电路 43a 的时钟端子 CK,被输入信号 M3 的移位寄存器输出 SR05 的电位变化(从低到高),此时被输入至端子 D 的极性信号 CMI3 的输入状态即低电平被转送。即,在移位寄存器输出 SR05 电位变化(从低到高)的定时,CS 信号 CS3 的电位从高电平切换为低电平。输出低电平至被输入至时钟端子 CK 的信号 M3 的移位寄存器输出 SR05 的电位发生变化(从高到低)为止(信号 M3 为高电平的期间)。接着,当移位寄存器输出 SR05 的电位变化(从高到低)被输入至时钟端子 CK 时,此时的极性信号 CMI3 的输入状态即低电平被门锁。之后,将低电平保持至信号 M3 在第三帧成为高电平为止。

[0301] 另外,在第四行,在第一帧,利用移位寄存器输出 SR04、SR06 将极性信号 CMI 门锁,在第二帧,利用移位寄存器输出 SR04、SR06 将极性信号 CMI 门锁,由此输出图 20 所示的 CS 信号 CS4。在第五行,在第一帧,利用移位寄存器输出 SR05、SR07 将极性信号 CMIB 门锁,在

第二帧,利用移位寄存器输出 SR05、SR07 将极性信号 CMI 闩锁,由此输出图 20 所示的 CS 信号 CS5。

[0302] 这样,在第一帧,通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n,在 3 线反转驱动中,能够在整个帧,将该行的栅极信号下降的时刻(TFT13 从导通被切换为断开的时刻)的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外,在第二帧,通过与各行对应的 CS 电路 41、42、43、 $\cdots$ 、4n,在 2 线反转驱动中,能够在整个帧,将该行的栅极信号下降的时刻(TFT13 从导通被切换为断开的时刻)的 CS 信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0303] 即,在进行 3 线反转驱动的第一帧,输出至第 n 行的 CS 总线 15 的 CS 信号 CSn,通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 或 CMIB 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 或 CMIB 的电位电平闩锁而被生成,输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1,通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 或 CMIB 的电位电平和第 (n+3) 行的栅极信号 G(n+3) 上升时的极性信号 CMI 或 CMIB 的电位电平闩锁而被生成。

[0304] 此外,在进行 2 线反转驱动的第二帧,输出至第 n 行的 CS 总线 15 的 CS 信号 CSn,通过将第 n 行的栅极信号 Gn 上升时的极性信号 CMI 的电位电平和第 (n+2) 行的栅极信号 G(n+2) 上升时的极性信号 CMI 的电位电平闩锁而被生成,输出至第 (n+1) 行的 CS 总线 15 的 CS 信号 CSn+1,通过将第 (n+1) 行的栅极信号 G(n+1) 上升时的极性信号 CMI 的电位电平和第 (n+3) 行的栅极信号 G(n+3) 上升时的极性信号 CMI 的电位电平闩锁而被生成。

[0305] 由此,在 3 线反转驱动方式和 2 线反转驱动方式中的任一方式中,均能够使 CS 总线驱动电路 40 适当地动作,因此能够防止第一帧的横线的产生,此外,还能够防止从 3 线反转驱动方式切换至 2 线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0306] 图 21 表示在图 3 所示的液晶显示装置中具有切换扫描方向的功能的结构。在图 21 所示的液晶显示装置中,与各行对应地设置有升降开关电路(Up Down Switch circuit)UDSW,在各升降开关电路 UDSW,被输入从控制电路 60(参照图 1)输出的 UD 信号和 UDB 信号(UD 信号的逻辑反转)。具体而言,在第 n 行的升降开关电路 UDSW,被输入第 (n-1) 行的移位寄存器输出 SRB0n-1 和第 (n+1) 行的移位寄存器输出 SRB0n+1,根据从控制电路 60 输出的 UD 信号和 UDB 信号选择它们中的任一个。例如,在 UD 信号为高电平(UDB 信号为低电平)时,选择第 (n-1) 行的移位寄存器输出 SRB0n-1,由此将扫描方向确定在从上向下的方向(即,第 (n-1) 行 $\rightarrow$ 第 n 行 $\rightarrow$ 第 (n+1) 行),在 UD 信号为低电平(UDB 信号为高电平)时,选择第 (n+1) 行的移位寄存器输出 SRB0n+1,将扫描方向确定在从下向上的方向(即,第 (n+1) 行 $\rightarrow$ 第 n 行 $\rightarrow$ 第 (n-1) 行)。由此,能够实现双方向扫描(scan)方式的显示驱动电路。

[0307] 本发明的液晶显示装置的栅极线驱动电路 30 也可以采用图 25 所示的结构。图 26 是表示具备该栅极线驱动电路 30 的液晶显示装置的结构框图。图 27 是表示构成栅极线驱动电路 30 的移位寄存器电路 301 的结构框图。各级的移位寄存器电路 301 包括触发器 RS-FF 和开关电路 SW1、SW2。图 28 是表示触发器 RS-FF 的结构电路图。

[0308] 如图 28 所示,触发器 RS-FF,包括:构成 CMOS 电路的 P 沟道晶体管 p2 和 N 沟道晶

晶体管 n3 ;构成 CMOS 电路的 P 沟道晶体管 p1 和 N 沟道晶体管 n1 ;P 沟道晶体管 p3 ;N 沟道晶体管 n2 ;N 沟道晶体管 4 ;SB 端子 ;RB 端子 ;INIT 端子 ;和 Q 端子 • QB 端子,并采用如下结构 :p2 的栅极、n3 的栅极、p1 的漏极、n1 的漏极和 QB 端子连接,并且 p2 的漏极、n3 的漏极、p3 的漏极、p1 的栅极、n1 的栅极和 Q 端子连接 ;n3 的源极和 n2 的漏极连接 ;SB 端子与 p3 的栅极和 n2 的栅极连接 ;RB 端子与 p3 的源极、p2 的源极和 n4 的栅极连接 ;n1 的源极和 n4 的漏极连接 ;INIT 端子与 n4 的源极连接 ;p1 的源极与 VDD 连接 ;n2 的源极与 VSS 连接。此处,p2、n3、p1 和 n1 构成门锁电路 LC,p3 作为设置晶体管 (set transistor)ST 发挥作用,n2、n4 作为门锁解除晶体管 (release transistor :释放晶体管)LRT 发挥作用。

[0309] 图 29 是表示触发器 RS-FF 的动作的时序图。例如,在图 29 的 t1, RB 端子的 Vdd 被输出至 Q 端子,n1 导通 (ON), INIT (Low :低电平) 被输出至 QB 端子。在 t2, SB 信号为高电平 (High), p3 断开 (OFF), n2 导通,因此维持 t1 的状态。在 t3, RB 信号为低电平 (Low), 因此 p1 导通, Vdd (High :高电平) 被输出至 QB 端子。

[0310] 如图 27 所示,触发器 RS-FF 的 QB 端子与开关电路 SW1 的 N 沟道侧栅极和开关电路 SW2 的 P 沟道侧栅极连接,开关电路 SW1 的一个导通电极与 VDD 连接,开关电路 SW1 的另一个导通电极与该级的输出端子即 OUTB 端子和开关电路 SW2 的一个导通电极连接,开关电路 SW2 的另一个导通电极与时钟信号输入用的 CKB 端子连接。

[0311] 在移位寄存器电路 301,在触发器 FF 的 QB 信号为低电平 (Low) 的期间,开关 SW2 断开且开关电路 SW1 导通,因此 OUTB 信号为高电平 (High),在 QB 信号为高电平 (High) 的期间,开关电路 SW2 导通且开关电路 SW1 断开,因此 CKB 信号被取入且从 OUTB 端子被输出。

[0312] 在移位寄存器电路 301,本级的 OUTB 端子与下级的 SB 端子连接,下级的 OUTB 端子与本级的 RB 端子连接。例如,n 级的移位寄存器电路 SRn 的 OUTB 端子与 (n+1) 级的移位寄存器电路 SRn+1 的 SB 端子连接,(n+1) 级的移位寄存器电路 SRn+1 的 OUTB 端子与 n 级的移位寄存器电路 SRn 的 RB 端子连接。另外,在移位寄存器电路 SR 的初级 SR1 的 SB 端子被输入 GSPB 信号。此外,在栅极驱动器 GD,奇数级的 CKB 端子和偶数级的 CKB 端子与不同的 GCK 线 (供给 GCK 的线) 连接,各级的 INIT 端子与共用的 INIT 线 (供给 INIT 信号的线) 连接。例如,n 级的移位寄存器电路 SRn 的 CKB 端子与 GCK2 线连接,(n+1) 级的移位寄存器电路 SRn+1 的 CKB 端子与 GCK1 线连接,n 级的移位寄存器电路 SRn 和 (n+1) 级的移位寄存器电路 SRn+1 各自的 INIT 端子与共用的 INIT 信号线连接。

[0313] 本发明的液晶显示装置的显示驱动电路也能够采用以下的结构。

[0314] 上述显示驱动电路还能够采用如下结构 :其用于对具备多个包括扫描信号线、通过该扫描信号线被导通 / 断开的开关元件、与该开关元件的一端连接的像素电极和与该像素电极电容耦合的保持电容配线而构成的行,并且具备与上述各行的开关元件的另一端连接的数据信号线的显示面板进行驱动,使上述显示面板进行与上述像素电极的电位相应的灰度等级显示,该显示驱动电路具备保持电容配线驱动电路,且在第一模式和第二模式之间进行切换,其中,该保持电容配线驱动电路,在各行的水平扫描期间以后,根据该水平扫描期间的数据信号的极性,将电位在高低电平之间切换的保持电容配线信号供给到对应的行的保持电容配线,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中,n 为整数,m 为与 n 不同的整数。

[0315] 此外,在上述显示驱动电路中,上述保持电容配线驱动电路还能够采用如下结构,即,在上述第一模式中,以对应的行的开关元件从导通切换为断开的时刻的该行的上述保持电容配线信号的电位每相邻的 n 行互不相同的方式,输出该保持电容配线信号,另一方面,在上述第二模式中,以对应的行的开关元件从导通切换为断开的时刻的该行的上述保持电容配线信号的电位每相邻的 m 行互不相同的方式,输出该保持电容配线信号。

[0316] 本发明的显示驱动电路的特征在于:

[0317] 其用于显示装置,该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号,使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向,

[0318] 上述显示驱动电路在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式,其中, n 为整数, m 为与 n 不同的整数。

[0319] 在上述显示驱动电路,通过保持电容配线信号,使写入像素电极的信号电位变化为与该信号电位的极性相应的方向。由此实现 CC 驱动。

[0320] 在这样的 CC 驱动中采用如下结构:在上述显示驱动电路,在第一模式和第二模式之间进行切换,该第一模式是按每 n 个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式(n 线(nH)反转驱动),该第二模式是按每 m 个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式(m 线(mH)反转驱动),其中, n 为整数, m 为与 n 不同的整数。由此,能够实现充电率的提高和/或消耗电力的降低。

[0321] 此处,在现有技术中,在日本特开 2005-258013 和日本特开平 7-75135 等公开有与在栅极方向使用视差屏障的 3D 显示装置相关的技术。在 3D 显示装置中,通常采用如下结构:在奇数线显示左眼用图像,在偶数线显示右眼用图像。在这样的 3D 显示装置中,在应用 1H 反转驱动的情况下,右眼用图像和左眼用图像各自看起来如同在按每帧进行反转,从而会产生闪烁等显示不良。在这一点上,应用本发明的显示驱动电路,例如能够在两个驱动模式之间进行切换,使得在 3D 显示时进行 2H 反转驱动、在通常显示(2D 显示)时进行 1H 反转驱动。由此,在 3D 显示时也能够对右眼用图像和左眼用图像中的各个图像与通常显示(2D 显示)同样地以 1H 反转进行显示,因此能够抑制闪烁等显示不良。

[0322] 在上述显示驱动电路中,也能够采用如下结构:在上述第一模式中,使从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,在上述第二模式中,使从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同。

[0323] 在现有的液晶显示装置中,在假设将 n 线反转驱动切换为 m 线反转驱动的情况下,存在如后所述(参照图 22)那样在刚切换之后的帧的显示产生横线(横纹)的问题。

[0324] 在这一点上,根据上述显示驱动电路的结构,在第一模式(n 线反转驱动)中,从数据信号线写入像素电极的信号电位的变化方向按每相邻的 n 行而不同,在第二模式(m 线反转驱动)中,从数据信号线写入像素电极的信号电位的变化方向按每相邻的 m 行而不同,因此能够防止上述横线的产生。

[0325] 在上述显示驱动电路中,还能够采用如下的结构:具备移位寄存器,该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级,与上述移位寄存器的各

级对应地各设置一个保持电路,并且向各个保持电路输入保持对象信号,本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路,当上述逻辑电路的输出变为有效(有源)时,与本级对应的保持电路将上述保持对象信号取入并加以保持,将本级的输出信号供给到与和本级对应的像素连接的扫描信号线,并且将与本级对应的保持电路的输出作为上述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线,根据各模式设定被输入至各个保持电路的上述保持对象信号的相位。

[0326] 在上述显示驱动电路中,还能够采用如下的结构:各个保持电路,在经由对应的逻辑电路被输入的本级的输出信号和后一级的输出信号变为有效的各自的定时,将上述保持对象信号取入并加以保持,上述保持对象信号为极性以规定的周期进行反转的信号,并且上述本级的输出信号变为有效时的该保持对象信号的极性与上述后一级的输出信号变为有效时的该保持对象信号的极性互不相同。

[0327] 在上述显示驱动电路中,还能够采用如下的结构:在上述第一模式时被输入至与本级对应的保持电路的后一级的输出信号和在上述第二模式时被输入至与本级对应的保持电路的后一级的输出信号,从互不相同的级输出。

[0328] 在上述显示驱动电路中,还能够采用如下的结构:上述保持对象信号为极性以规定的周期进行反转的信号,并且在上述第一模式和上述第二模式中,极性反转的周期互不相同。

[0329] 在上述显示驱动电路中,还能够采用如下的结构:在使供给到数据信号线的信号电位的极性按每一个水平扫描期间反转的模式中,与第 x 级对应的保持电路在上述移位寄存器的第 x 级的输出信号变为有效时,保持上述保持对象信号,并且在第 $(x+1)$ 级的输出信号变为有效时,保持上述保持对象信号,在使供给到数据信号线的信号电位的极性按每两个水平扫描期间反转的模式中,与第 x 级对应的保持电路在上述移位寄存器的第 x 级的输出信号变为有效时,保持上述保持对象信号,并且在第 $(x+2)$ 级的输出信号变为有效时,保持上述保持对象信号,在使供给到数据信号线的信号电位的极性按每三个水平扫描期间反转的模式中,与第 x 级对应的保持电路在上述移位寄存器的第 x 级的输出信号变为有效时,保持上述保持对象信号,并且在第 $(x+3)$ 级的输出信号变为有效时,保持上述保持对象信号。

[0330] 在上述显示驱动电路中,还能够采用如下的结构:具备移位寄存器,该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级,与上述移位寄存器的各级对应地各设置一个保持电路,并且向各个保持电路输入保持对象信号,本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路,当上述逻辑电路的输出变为有效时,与本级对应的保持电路将上述保持对象信号取入并加以保持,将本级的输出信号供给到与和本级对应的像素连接的扫描信号线,并且将与本级对应的保持电路的输出作为上述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线,根据各个模式对被输入至多个保持电路的上述保持对象信号的相位和被输入至其它的多个保持电路的上述保持对象信号的相位进行设定。

[0331] 在上述显示驱动电路中,上述各个保持电路能够构成为 D 门电路或存储电路(存储器电路)。

[0332] 本发明的显示装置的特征在于,具备上述任一显示驱动电路和显示面板。

[0333] 本发明的显示驱动方法的特征在于：

[0334] 其驱动显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

[0335] 上述显示驱动方法在第一模式和第二模式之间进行切换，该第一模式是按每 n 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每 m 个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中， n 为整数， m 为与 n 不同的整数。

[0336] 另外，本发明的显示装置优选为液晶显示装置。

[0337] 本发明并不限于上述的实施方式，基于技术常识将上述实施方式适当变更而得的方式和将它们进行组合而得到的方式也包含在本发明的实施方式中。

[0338] 产业上的可利用性

[0339] 本发明特别能够合适地应用于有源矩阵型液晶显示装置的驱动。

[0340] 附图标记的说明

[0341] 1 液晶显示装置（显示装置）

[0342] 10 液晶显示面板（显示面板）

[0343] 11 源极总线（数据信号线）

[0344] 12 栅极线（扫描信号线）

[0345] 13 TFT（开关元件）

[0346] 14 像素电极

[0347] 15 CS 总线（保持电容配线）

[0348] 20 源极总线驱动电路（数据信号线驱动电路）

[0349] 30 栅极线驱动电路（扫描信号线驱动电路）

[0350] 40 CS 总线驱动电路（保持电容配线驱动电路）

[0351] 4na D 闩锁电路（保持电路、保持电容配线驱动电路）

[0352] 4nb 或电路（逻辑电路）

[0353] 50 控制电路（control 电路）

[0354] SR 移位寄存器电路

[0355] CMI 极性信号（保持对象信号）

[0356] SRO 移位寄存器输出（控制信号）




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 24




图 25




图 27




图 28




图 29

专利名称(译)	显示驱动电路、显示装置及显示驱动方法		
公开(公告)号	CN102460554B	公开(公告)日	2014-11-12
申请号	CN201080025536.9	申请日	2010-02-26
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普株式会社		
当前申请(专利权)人(译)	夏普株式会社		
[标]发明人	古田成 山本悦雄 村上祐一郎 业天诚二郎		
发明人	古田成 山本悦雄 村上祐一郎 业天诚二郎		
IPC分类号	G09G3/36 G09G3/20		
CPC分类号	G09G3/3655 G09G3/3677 G09G3/3614 G09G2300/0852 G09G3/3659 G09G2320/0247		
审查员(译)	李文斐		
优先权	2009144753 2009-06-17 JP		
其他公开文献	CN102460554A		
外部链接	Espacenet SIPO		

摘要(译)

在进行CC(Charge Coupling：电荷耦合)驱动的液晶显示装置的显示驱动电路，在2线(2H)反转驱动模式和1线(1H)反转驱动模式之间进行切换，该2线(2H)反转驱动模式是按每两个水平扫描期间使供给到源极线的数据信号(S)的极性反转的模式，该1线(1H)反转驱动模式是按每一个水平扫描期间使供给到上述源极线的上述数据信号(S)的极性反转的模式。极性信号(CMI)在上述2线(2H)反转驱动模式时，按每两个水平扫描期间极性反转，在上述1线(1H)反转驱动模式时，按每一个水平扫描期间极性反转。

