

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/1362 (2006.01)

H01L 27/12 (2006.01)

H01L 21/84 (2006.01)

H01L 29/786 (2006.01)



# [12] 发明专利申请公布说明书

[21] 申请号 200810130136.9

[43] 公开日 2009年1月28日

[11] 公开号 CN 101354511A

[22] 申请日 2008.7.25

[21] 申请号 200810130136.9

[30] 优先权

[32] 2007.7.27 [33] JP [31] 2007-196489

[71] 申请人 株式会社半导体能源研究所

地址 日本神奈川县

[72] 发明人 黑川义元 池田隆之 长多刚

井上卓之

[74] 专利代理机构 上海专利商标事务所有限公司

代理人 侯颖嫒


权利要求书 3 页 说明书 29 页 附图 23 页

## [54] 发明名称

液晶显示装置及电子设备

## [57] 摘要

本发明的目的在于提供一种开口率提高的液晶显示装置及电子设备。本发明包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极。该晶体管包括：栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层。所述晶体管的沟道宽度  $W$  和晶体管的沟道长度  $L$  满足  $0.1 \leq W/L \leq 1.7$  的关系。



1. 一种液晶显示装置，包括：

具有绝缘表面的衬底；

形成在所述衬底上的晶体管；以及

电连接到所述晶体管的像素电极，

其中所述晶体管具有：

栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，所述半导体层具有沟道形成区域，

并且所述晶体管的沟道宽度  $W$  和所述晶体管的沟道长度  $L$  满足  $0.1 \leq W/L \leq 1.7$  的关系。

2. 根据权利要求 1 所述的液晶显示装置，其中所述缓冲层包括非晶半导体。

3. 根据权利要求 1 所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。

4. 一种包括根据权利要求 1 所述的液晶显示装置的电子设备。

5. 一种液晶显示装置，包括：

具有绝缘表面的衬底；

形成在所述衬底上的晶体管；以及

电连接到所述晶体管的像素电极，

其中所述晶体管具有：

栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，并且所述晶体管的沟道宽度  $W$  为  $1\mu\text{m}$  以上且  $5\mu\text{m}$  以下。

6. 根据权利要求 5 所述的液晶显示装置，其中所述缓冲层包括非晶半导体。

7. 根据权利要求 5 所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。

8. 一种包括根据权利要求 5 所述的液晶显示装置的电子设备。

9. 一种液晶显示装置，包括：

具有绝缘表面的衬底；

形成在所述衬底上的晶体管；以及

电连接到所述晶体管的像素电极，

其中所述晶体管具有：

栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，所述半导体层具有沟道形成区域，

并且所述晶体管的沟道宽度  $W$  和所述晶体管的沟道长度  $L$  满足  $0.1 \leq W/L \leq 1.7$  的关系，

并且所述缓冲层至少设置在所述具有成为所述晶体管的沟道形成区域上的微晶结构的半导体层上存在所述缓冲层。

10. 根据权利要求 9 所述的液晶显示装置，其中所述缓冲层包括非晶半导体。

11. 根据权利要求 9 所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。

12. 一种包括根据权利要求 9 所述的液晶显示装置的电子设备。

13. 一种液晶显示装置，包括：

具有绝缘表面的衬底；

形成在所述衬底上的晶体管；以及

电连接到所述晶体管的像素电极，

其中所述晶体管具有：

栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的具有微晶结构的半导体层；以及所述具有微晶结构的半导体层上的缓冲层，并且所述晶体管的沟道宽度  $W$  为  $1\mu\text{m}$  以上且  $5\mu\text{m}$  以下，

并且所述缓冲层至少设置在所述成为所述晶体管的沟道形成区域的具有微晶结构的半导体层上存在所述缓冲层。

14. 根据权利要求 13 所述的液晶显示装置，其中所述缓冲层包括

非晶半导体。

15. 根据权利要求 13 所述的液晶显示装置，其中在所述具有微晶结构的半导体层上的所述缓冲层中形成有槽部。

16. 一种包括根据权利要求 13 所述的液晶显示装置的电子设备。

## 液晶显示装置及电子设备

### 技术领域

本发明涉及液晶显示装置及电子设备。

### 背景技术

近年来，在具有绝缘表面的衬底上形成半导体薄膜，并且通过使用该半导体薄膜制造半导体装置的技术被广泛研究。使用上述的半导体薄膜的半导体装置可以使用于各种各样的领域，尤其是多用作图像显示装置的开关元件。

作为上述图像显示装置的开关元件，使用非晶半导体或多晶半导体。当使用非晶半导体时，有如下优点，即可以排除晶化等所需要的工序而将工序数抑制到最小限度，因此可以以廉价制造开关元件。另外，当使用多晶半导体时，有可以制造高性能的开关元件的优点。

作为使用开关元件的图像显示装置的实例，可以举出液晶显示装置或电致发光显示装置等。液晶显示装置是通过在像素电极和相对电极之间发生电位差，使液晶分子的取向变化来进行显示的装置。一般而言，像素设置有保持电容，以便一定时间保持显示时所需要的电位差。电致发光显示装置是通过对设置在电极之间的发光材料供给电荷，并且诱导载流子的发光复合来进行显示的装置。

在液晶显示装置中，像素的开口率是决定显示质量的重要条件之一。由于开口率的提高，亮度也提高，因此可以实现高对比度的显示。另外，由于开口率的提高，可以减少背光灯的输出。作为提高开口率的方法，例如有通过使用遮光膜形成保持电容的方法（例如参照专利文件1）。

作为半导体材料，除了非晶半导体或多晶半导体之外，还存在有微晶半导体。例如，微晶硅是与非晶硅相同，从前公知的材料。使用微晶硅的场效应晶体管，在1980年代已存在（例如，参照专利文件2）。然而，直到现在，与使用非晶硅的晶体管和使用多晶硅的晶体管相比，

使用微晶硅的晶体管的实用化晚迟，只在学会等中散见其报告（例如，参照非专利文件 1）。

[专利文件 1] 日本专利申请公开 Hei 10-170961 号公报

[专利文件 2] 美国专利第 5,591,987 号

[非专利文件 1] Toshiaki Arai 和其他，SID 07 DIGEST, 2007, p. 1370-1373

在液晶显示装置中，像素部的晶体管（下面也称为“像素晶体管”）被要求高电流驱动能力和低漏电流特。被要求高电流驱动能力的原因是，需要迅速地进行保持电容的充电及放电的缘故。被要求低漏电流特性是因为防止放掉存储在保持电容内的电荷的缘故。

当将非晶半导体使用于像素晶体管时，有如上所示那样可以以廉价制造的优点。另一方面，由于在非晶半导体中载流子的迁移率低，使用非晶半导体的晶体管的电流驱动能力也低。虽然通过将晶体管的沟道宽度变大，可以提高电流驱动能力，然而在此情况下晶体管的尺寸也变大，因此导致像素的开口率降低的问题。

当将晶体管的尺寸变大时，导致其他问题。例如，在晶体管的源区域或漏区域和栅布线（也称为栅电极）之间形成的电容（下面称为耦合电容）变大的问题。如图 23 所示那样，在电路图中，示出耦合电容 2301 和存储电容器 2302 在栅布线 2303 和液晶元件 2304 之间串联连接的状态。换言之，若栅布线 2303 的电位变动，则存储电容器 2302 的电位也变动。为了将图像质量保持为一定，需要使存储电容器 2302 的电位变动十分小，并且提高相对于耦合电容 2301 的存储电容器 2302 的比率，然而若使存储电容器 2302 变大，则开口率降低。另外，当晶体管的尺寸变大时，耦合电容 2305 也变大，因此源信号的钝化等也成为问题。

如上所述，当将非晶半导体使用于像素晶体管时，保持着所希望的性能提高开口率是非常困难的。

另一方面，当将多晶半导体使用于像素晶体管时，解决上述低的迁移率带来的问题。然而，制造液晶显示装置时使用的曝光装置的分

分辨率为几 $\mu\text{m}$ 左右，因此不十分有效地利用多晶半导体的特性。而且，起因于其沟道宽度大于最适的尺寸，发生漏电流变大的问题。当漏电流大时，因为需要增大存储电容器，导致开口率的降低。另外，为了减小漏电流，有时改变设法，即将几个晶体管串联连接等，但是在此情况下开口率也降低。注意，与LSI等相比其分辨率低的原因在于使用于液晶显示装置的衬底（代表为玻璃衬底）有几十 $\mu\text{m}$ 左右的弯曲。因此，在曝光大面积整体的情况下，必须将曝光装置的聚焦深度设定为深。

再者，在使用多晶半导体的情况下，存在有制造工序变复杂，而生产性降低的问题。

#### 发明内容

鉴于上述问题，本发明的目的在于提供一种开口率提高的液晶显示装置及电子设备。

在本发明中，通过利用具有微晶结构的半导体（下面也称为“微晶半导体”）和非晶半导体的叠层结构制造晶体管。更具体而言，制造具有作为沟道形成区域使用微晶半导体，在该微晶半导体上层叠非晶半导体的结构的底栅型薄膜晶体管。由此，可以提供电流驱动能力高且漏电流特性低的晶体管。就是，通过将上述晶体管用作开关元件，可以提供开口率提高的液晶显示装置。

本发明的液晶显示装置之一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度 $W$ 和上述晶体管的沟道长度 $L$ 满足 $0.1 \leq W/L \leq 1.7$ 的关系。

本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上

述晶体管的沟道宽度  $W$  为  $1\mu\text{m}$  以上且  $10\mu\text{m}$  以下（优选为  $1\mu\text{m}$  以上且  $5\mu\text{m}$  以下）。

另外，本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且对于晶体管的最小加工尺寸  $d$  和通过使用非晶半导体且制造为具有相等的电流驱动能力的晶体管的沟道宽度  $W_a$ ，上述晶体管的沟道宽度  $W$  满足  $d \leq W \leq W_a$  的关系。注意，在上述结构中，沟道宽度  $W_a$  之外的条件与本发明的晶体管相等。

另外，本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度  $W$  和上述晶体管的沟道长度  $L$  满足  $0.1 \leq W/L \leq 1.7$  的关系，并且至少在成为晶体管的沟道形成区域的具有微晶结构的半导体层上残留缓冲层。

本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且上述晶体管的沟道宽度  $W$  为  $1\mu\text{m}$  以上且  $10\mu\text{m}$  以下（优选为  $1\mu\text{m}$  以上且  $5\mu\text{m}$  以下），并且至少在成为晶体管的沟道形成区域的具有微晶结构的半导体层上残留缓冲层。

另外，本发明的液晶显示装置之另一，包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极，其中上述晶体管具有栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层，并且对于晶体管的最小加工尺寸  $d$  和通过使用非晶半导体且制造为具

有相等的电流驱动能力的晶体管的沟道宽度  $W_a$ ，上述晶体管的沟道宽度  $W$  满足  $d \leq W \leq W_a$  的关系，并且至少在成为晶体管的沟道形成区域的具有微晶结构的半导体层上残留缓冲层。注意，在上述结构中，沟道宽度  $W_a$  之外的条件与本发明的晶体管相等。

另外，在上述结构中，缓冲层通过使用非晶半导体而形成。在成为晶体管的沟道形成区域的具有微晶结构的半导体层上，槽部形成在缓冲层中。

另外，通过应用上述液晶显示装置，可以提供各种各样的电子设备。

注意，在本说明书中没有特别的说明时，微晶半导体是指具有微晶结构的半导体。换言之，作为微晶半导体的结构要素也可以包含微晶结构以外。例如，根据成膜条件等，有时包含非晶结构。

注意，在本说明书中，“连接”包括“电连接”的意思。

另外，本说明书中的显示装置包括图像显示设备等的显示设备、照明装置等的光源等。另外，显示装置还包括配备有连接器诸如 FPC（柔性印刷电路）、TAB（载带自动键合）胶带、TCP（载带封装）的模块；在 TAB 胶带或 TCP 的端部设置有印刷线路板的模块；以及以 COG（玻璃上芯片）方式将 IC（集成电路）直接安装到显示元件的模块等。

根据本发明，可以提供开口率提高的液晶显示装置。另外，通过应用该液晶显示装置，可以提供高质量的电子设备。

#### 附图说明

图 1A 至 1E 是表示本发明的显示装置的制造工序的图；

图 2A 至 2C 是表示本发明的显示装置的制造工序的图；

图 3A 至 3C 是表示本发明的显示装置的制造工序的图；

图 4A 至 4D 是本发明的显示装置的平面图；

图 5A 至 5D 是本发明的显示装置的平面图；

图 6A 和 6B 是表示本发明的显示装置的实例的图；

图 7A 至 7D 是表示本发明的显示装置的制造工序的图；

图 8 是本发明的显示装置的截面图；

图 9 是本发明的显示装置的平面图；  
图 10 是本发明的显示装置的平面图；  
图 11 是本发明的显示装置的电路图；  
图 12 是本发明的显示装置的截面图；  
图 13 是本发明的显示装置的平面图；  
图 14 是本发明的显示装置的平面图；  
图 15 是本发明的显示装置的电路图；  
图 16 是本发明的显示装置的截面图；  
图 17 是本发明的显示装置的平面图；  
图 18 是本发明的显示装置的截面图；  
图 19 是本发明的显示装置的平面图；  
图 20 是本发明的显示装置的截面图；  
图 21 是本发明的显示装置的平面图；  
图 22A 至 22H 是表示应用本发明的显示装置的电子设备的图；  
图 23 是现有的显示装置的电路图。

### 具体实施方式

下面，将参照附图说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在以下说明的本发明的结构中，在不同附图中共同使用相同附图标记来表示相同部分。

#### 实施方式 1

在本实施方式中，对本发明的液晶显示装置的制造工序，尤其是薄膜晶体管的制造工序，使用图 1A 至 6B 进行说明。图 1A 至 3C 是在制造工序中的截面图，图 4A 至 5D 是在一个像素中的薄膜晶体管及像素电极的连接区域的平面图。图 6A 和 6B 是完成了的液晶显示装置的截面图及平面图。

注意，虽然作为平面图的结构可以举出各种各样的结构，但是在

本实施方式中代表示出直线状地布置沟道形成区域、源区域、漏区域的结构的情况（参照图 4A 至 4D），以及沟道形成区域、源区域或漏区域的一方为 U 字型的结构的情况（参照图 5A 至 5D）。当然本发明不局限于此。通过选择如图 5A 至 5D 那样的结构，不使开口率降低而可以确保一定的沟道宽度，因此这是优选的。另外，在本发明中，因为可以使沟道宽度十分小，所以通过使用如图 4A 至 4D 那样的直线状的结构，可以制造开口率极高的液晶显示装置。注意，图 1A 至 3C 的截面图对应于图 4A 至 5D 中的线 A-B。

在使用微晶半导体的薄膜晶体管中，n 沟道型的电流驱动能力比 p 沟道型的高。因此，n 沟道型适合于像素部的晶体管，但本发明不局限于此。在本实施方式中，使用 n 沟道型的薄膜晶体管进行说明。

首先，在衬底 100 上形成栅电极 102（参照图 1A、4A、5A）。衬底 100 可以使用无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底等。若耐热性可承受，也、可以使用塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底表面上设置绝缘层的衬底。衬底 100 的尺寸没有特别的限定，可以适当地采用 320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者 2850mm×3050mm 等的衬底。

使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极 102。通过溅射法或真空沉积法形成导电层，并且使用掩模蚀刻该导电层来形成栅电极 102。另外，也可以使用金、银、铜等导电纳米膏通过喷墨法喷出并焙烧来形成栅电极 102。注意，也可以在衬底 100 和栅电极 102 之间设置上述金属材料的氮化物层。由此，可以提高栅电极 102 的紧密性。另外，也可以防止该金属材料扩散到半导体层。

注意，优选的是，将栅电极 102 加工为其端部具有锥形状。由此，可以防止当在栅电极 102 上形成半导体层或布线等时发生的断开。另外，在与形成栅电极 102 相同的工序中，也可以形成其他布线。注意，

虽然在本实施方式中栅电极 102 采用单层结构，但是也可以采用两层以上的叠层结构。例如，既可以采用铝和钼的叠层结构，又可以采用铜和钼的叠层结构。另外，也可以使用氮化钛或氮化钽而代替钼。在采用叠层结构时，如上述那样通过采用以阻挡金属覆盖低电阻材料的结构，可以防止成为污染源的金属元素扩散到半导体层中。

接下来，在栅电极 102 上形成栅极绝缘层 104a、栅极绝缘层 104b（参照图 1B）。作为栅极绝缘层 104a、栅极绝缘层 104b 使用通过利用 CVD 法或溅射法等形成的氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等即可。在本实施方式中，示出作为栅极绝缘层 104a 使用氮化硅或氮氧化硅，作为栅极绝缘层 104b 使用氧化硅或氧氮化硅的结构。注意，虽然在此栅极绝缘层采用两层结构，但是本发明不局限于此。既可以采用单层结构，又可以采用三层以上的叠层结构。

在此，氧氮化硅膜是指如下膜：在组成方面氧的含量（原子数）比氮的含量多，例如包含 50 原子%以上且 70 原子%以下的氧、0.5 原子%以上且 15 原子%以下的氮、25 原子%以上且 35 原子%以下的硅、0.1 原子%以上且 10 原子%以下的氢。另外，氮氧化硅膜是指如下膜：在组成方面氮的含量（原子数）比氧的含量多，例如包含 5 原子%以上且 30 原子%以下的氧、20 原子%以上且 55 原子%以下的氮、25 原子%以上且 35 原子%以下的硅、10 原子%以上且 25 原子%以下的氢。注意，上述范围是通过使用卢瑟福背散射光谱学法（RBS:Rutherford Backscattering Spectrometry）或氢前方散射法（HFS:Hydrogen Forward Scattering）测量的。另外，构成元素的含有比率为其总计不超过 100 原子%的值。

注意，也可以在形成栅极绝缘层 104b 时进行氢等离子体处理。通过对栅极绝缘层进行氢等离子体处理，可以促进微晶半导体层的结晶成长。这是因为氢等离子体处理可以终止在栅极绝缘层中存在的悬空键的缘故。如此，通过在形成栅极绝缘层 104b 时进行等离子体处理，可以提高所获得的微晶半导体层的特性。

之后，在栅极绝缘层 104b 上，按顺序形成微晶半导体层 106、缓

冲层 108、添加有赋予一导电型的杂质元素的半导体层 110（参照图 1C）。

微晶半导体层 106 是包括非晶和结晶（包括单晶、多晶）之间的中间结构的半导体的膜。其晶粒大约为 2nm 以上且 100nm 以下。在微晶半导体的典型例子的微晶硅中，其拉曼光谱的峰值转移到比示出非晶硅的  $521\text{cm}^{-1}$  低的频率一侧。即，微晶硅的拉曼光谱的峰值位于示出单晶硅的  $521\text{cm}^{-1}$  和示出半晶硅的  $480\text{cm}^{-1}$  之间。此外，也可以包含有至少 1 原子%或更多的氢或卤素，以便终止悬空键。再者，可以通过将氦、氙、氪、氡等的稀有气体元素包含在微晶半导体膜中而促进晶格畸变来获得稳定性提高的优质微晶半导体。

例如，通过使用频率为几十 MHz 至几百 MHz 的高频率等离子体 CVD、频率为 1GHz 以上的微波等离子体 CVD 形成上述微晶半导体层 106。可以将使用氢稀释以  $\text{SiH}_4$ 、 $\text{Si}_2\text{H}_6$ 、 $\text{SiH}_2\text{Cl}_2$ 、 $\text{SiHCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{SiF}_4$  等为代表的硅化合物的气体用作原料气体。另外，也可以对上述硅化合物和氢添加选自氦、氙、氪、氡中的一种或多种稀有气体元素。注意，微晶半导体层 106 的厚度为 2nm 以上且 50nm 以下，优选为 10nm 以上且 30nm 以下。

注意，由于当示意性地不添加杂质元素时，微晶半导体层 106 呈现弱 n 型导电性。因此，也可以通过添加赋予 p 型的杂质元素，来控制阈值。在作为赋予 p 型的杂质元素使用硼的情况下，该硼的浓度例如优选为  $1 \times 10^{14} \text{ atoms/cm}^3$  以上且  $6 \times 10^{16} \text{ atoms/cm}^3$  以下。

缓冲层 108 是包括非晶半导体的层，它可以通过使用  $\text{SiH}_4$ 、 $\text{Si}_2\text{H}_6$ 、 $\text{SiH}_2\text{Cl}_2$ 、 $\text{SiHCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{SiF}_4$  等的硅化合物的气体并采用等离子体 CVD 法来形成。另外，也可以利用选自氦、氙、氪、氡中的一种或多种的稀有气体元素稀释上述硅化合物的气体而使用。而且，既可以通过添加氢形成包含氢的非晶半导体层，又可以通过添加氦或氩形成包含氦的非晶半导体层。或者也可以使用包含氟、氯、溴、或碘的气体（ $\text{F}_2$ 、 $\text{Cl}_2$ 、 $\text{Br}_2$ 、 $\text{I}_2$ 、 $\text{HF}$ 、 $\text{HCl}$ 、 $\text{HBr}$ 、 $\text{HI}$  等），来形成包含氟、氯、溴、或碘的非晶半导体层。

另外,也可以通过使用将非晶半导体用作靶子的溅射法来形成缓冲层 108。作为溅射时的气氛优选为氢气氛、或稀有气体气氛,但是不局限于此。而且,也可以通过添加氨、氮、或  $N_2O$  形成包含氮的非晶半导体层。另外,也可以通过添加包含氟、氯、溴、或碘的气体 ( $F_2$ 、 $Cl_2$ 、 $Br_2$ 、 $I_2$ 、 $HF$ 、 $HCl$ 、 $HBr$ 、 $HI$  等) 形成包含氟、氯、溴、或碘的非晶半导体层。

也可以作为缓冲层 108 在微晶半导体层 106 的表面形成非晶半导体层之后,对该非晶半导体层的表面使用氢等离子体、氮等离子体、或卤等离子体等进行处理,以使非晶半导体层的表面氢化、氮化、或卤化。

缓冲层 108 的厚度为 100nm 以上且 500nm 以下,优选为 150nm 以上且 400nm 以下,更优选为 200nm 以上且 300nm 以下。缓冲层 108 形成为较厚,以便在之后的源区域及漏区域的形成工序(蚀刻)中,使该缓冲层 108 的一部分残留。通过使缓冲层 108 残留,可以减小薄膜晶体管的漏电流(也称为“截止电流”)。另外,通过将缓冲层残留在微晶半导体层上,可以防止其一部分用作沟道形成区域的微半导体层 106 的氧化,而获得良好特性。注意,重叠于微晶半导体层和源区域或漏区域的区域的缓冲层具有上述膜厚(100nm 以上且 500nm 以下,优选为 150nm 以上且 400nm 以下,更优选为 200nm 以上且 300nm 以下),并且影响到绝缘耐压的提高。

注意,为了十分得到截止电流减小的效果,需要在缓冲层 108 中形成磷等赋予 n 型的杂质元素和硼等赋予 p 型的杂质元素同时不存在的区域。这是因为在这种杂质元素同时存在的情况下,形成复合中心而发生漏电流的缘故。尤其是,在形成 n 沟道型的薄膜晶体管的情况下,会有如下情况,即在缓冲层 108 上形成添加有赋予 n 型的杂质元素的半导体层 110,且在微晶半导体层 106 中为了控制阈值电压而添加有赋予 p 型的杂质元素。因此例如需要示意性地形成杂质元素不存在的区域。

在形成 n 沟道型的薄膜晶体管的情况下,作为对添加有赋予一导

电型的杂质元素的半导体层 110 添加的杂质元素，例如可以使用磷。另外，在形成 p 沟道型的薄膜晶体管的情况下，作为杂质元素，例如可以使用硼。添加有赋予一导电型的杂质元素的半导体层 110 优选成为具有 2nm 以上且 50nm 以下（优选为 10nm 以上且 30nm 以下）左右的膜厚。作为制造方法可以利用对原料气体添加含有杂质元素的气体（如  $\text{PH}_3$  或  $\text{B}_2\text{H}_6$ ）的等离子体 CVD 法等。

接下来，在添加有赋予一导电型的杂质元素的半导体层 110 上形成掩模 112（参照图 1D）。注意，既可以连续地形成栅极绝缘层 104a、栅极绝缘层 104b、微晶半导体层 106、以及缓冲层 108，又可以连续地形成栅极绝缘层 104a、栅极绝缘层 104b、微晶半导体层 106、缓冲层 108、以及添加有赋予一导电型的杂质元素的半导体层 110。通过不接触于大气且连续地形成至少栅极绝缘层 104a、栅极绝缘层 104b、微晶半导体层 106、以及缓冲层 108，可以将各界面保持为清洁的状态。注意，可以通过光刻法或喷墨法形成掩模 112。

接下来，通过使用掩模 112 蚀刻微晶半导体层 106、缓冲层 108、添加有赋予一导电型的杂质元素的半导体层 110，来形成微晶半导体层 114、缓冲层 116、添加有赋予一导电型的杂质元素的半导体层 118（参照图 1E）。注意，图 1B 相当于图 4B 或图 5B 的线 A-B 的截面图。

在此，通过将微晶半导体层 114、缓冲层 116、以及添加有赋予一导电型的杂质元素的半导体层 118 的端部蚀刻为锥形状，可以防止添加有赋予一导电型的杂质元素的半导体层 118 和微晶半导体层 114 的接触。在本发明中，当添加有赋予一导电型的杂质元素的半导体层 118 和微晶半导体层 114 接触时，缓冲层 116 的效果不大。由此，如上所述那样的对策是非常有效的。注意，上述锥形状的锥角为  $30^\circ$  以上且  $90^\circ$  以下，优选为  $45^\circ$  以上且  $80^\circ$  以下。

接下来，在添加有赋予一导电型的杂质元素的半导体层 118 及栅极绝缘层 104b 上按顺序层叠形成导电层 120a、导电层 120b、导电层 120c（参照图 2A）。注意，在本实施方式中形成三层结构的导电层，但是本发明不局限于此。既可以采用单层结构或两层结构，又可以采用

四层以上的叠层结构。

作为可以使用于导电层 120a、导电层 120b、导电层 120c 的材料，可以举出选自钽 (Ta)、钨 (W)、钛 (Ti)、钼 (Mo)、铝 (Al)、金 (Au)、银 (Ag)、铜 (Cu)、铬 (Cr)、钕 (Nd) 中的元素、或以上述元素为主要成分的合金材料或化合物材料等。也可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体材料或 AgPdCu 合金等。作为制造方法，可以举出溅射法、真空沉积法、等离子体 CVD 法等。在本实施方式中示出将钼用于导电层 120a、导电层 120c，将铝用于导电层 b 的情况，也可以采用其他结构。例如，可以采用导电层 120a、将钛用于导电层 120c、将铝用于导电层 120b 的结构。

注意，也可以通过使用导电纳米膏的丝网印刷法或喷墨法等形成导电层 120a、导电层 120b、导电层 120c。

之后，在导电层 120a、导电层 120b、导电层 120c 上形成掩模 122。掩模 122 可以与掩模 112 同样地形成。

接下来，通过使用掩模 122 蚀刻导电层 120a、导电层 120b、导电层 120c 形成用作源电极或漏电极的导电层 124a、导电层 124b、导电层 124c 以及用作源电极或漏电极的导电层 126a、导电层 126b、导电层 126c (参照图 2B)。在本实施方式中，通过湿蚀刻形成导电层 124a、导电层 124b、导电层 124c、导电层 126a、导电层 126b、导电层 126c。与干蚀刻相比，湿蚀刻是各向同性的蚀刻，因此掩模 122 的端部 128a 与导电层 124a、导电层 124b、导电层 124c 的端部 128b 不一致，并且掩模 122 的端部 130a 与导电层 126a、导电层 126b、导电层 126c 的端部 130b 不一致。

接下来，通过使用掩模 122 蚀刻添加有赋予一导电型的杂质元素的半导体层 118 以及缓冲层 116，形成源区域或漏区域 132、源区域或漏区域 134、缓冲层 136 (参照图 2C)。之后，去除掩模 122。注意，缓冲层 136 是缓冲层 116 的一部分被蚀刻的，并且它覆盖微晶半导体层 114 的表面。

通过蚀刻形成的的缓冲层 136 具有槽部，该槽部的端部形成与源

区域或漏区域 132 的端部大致连续的面。另外，上述槽部形成在与掩模 122 的开口部大致一致的区域。

如上所述那样，通过具有缓冲层 136，可以减小薄膜晶体管的漏电流（也称为“截止电流”）。这是因为在截止时，载流子的路径（path）的主要部分形成在缓冲层 136 中的缘故。注意，在导通时，只有微晶半导体层用作沟道，而在缓冲层 136 中不形成载流子的路径。注意，通过在缓冲层 136 上设置槽部，与不设置槽部的情况相比，可以减小漏电流。这是因为形成槽部时，泄漏路径与此对应地变长。另外，通过完全去除添加有赋予一导电型的杂质元素的半导体层 118，可以减小由于残渣所包含的杂质元素等的漏电流。另外，由于在缓冲层的槽部分中存在的氢、氟等，可以防止氧等的杂质元素侵入到微晶半导体层。另外，通过使缓冲层 136 存在于微晶半导体层 114 上，可以防止用作沟道形成区域的微晶半导体层 114 的氧化而获得良好特性。

缓冲层 136 也具有防止寄生沟道的效果。另外，缓冲层 136 也用作当蚀刻添加有赋予一导电型的杂质元素的半导体层 118 时的停止层。注意，当不设置缓冲层 136 时，由于蚀刻时的自由基反应，微晶半导体层 114 氧化而导致迁移率的降低、亚阈值（S 值）的增大等。当为了防止氧化采用缓冲层 136 时，优选使用氢化的非晶半导体材料，尤其是 a-Si:H（氢化非晶硅）。这是因为以氢终止表面，所以可以抑制氧化的缘故。

另外，源区域或漏区域 132 的端部 138 与导电层 124a、导电层 124b、导电层 124c 的端部 128b 不一致，并且源区域或漏区域 134 的端部 140 与导电层 126a、导电层 126b、导电层 126c 的端部 130b 不一致。端部 128b 及端部 130b 的内侧存在端部 138 及端部 140。

注意，图 2C 相当于图 4C 或图 5C 的线 A-B 的截面图。从图 4C 或图 5C 也可知，端部 128b 及端部 130b 位于端部 138 及端部 140 的外侧。另外，源电极或漏电极中的一方也用作源布线或漏布线。

通过上述工序，可以形成作为沟道形成区域具有微晶半导体层 114，并且在该微晶半导体层 114 上具有缓冲层 136 的薄膜晶体管 142。

接下来，覆盖薄膜晶体管 142 地形成绝缘层 144（参照图 3A）。绝缘层 144 可以与栅极绝缘层 104a 或栅极绝缘层 104b 同样地形成。注意，绝缘层 144 是防止悬浮于大气中的有机物或金属、水等的杂质的侵入的，因此优选为致密的膜。

接下来，在绝缘层 144 中形成接触孔，并且形成在该接触孔中接触于导电层 124c 的像素电极 146（参照图 3B）。注意，图 3B 相当于图 4D 或图 5D 的线 A-B 的截面图。

像素电极 146 可以使用具有透光性的导电材料如含有氧化铟的铟氧化物、含有氧化铟的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物（下面称为“ITO”）、铟锌氧化物、或添加了氧化硅的铟锡氧化物等。

此外，也可以使用包含导电高分子（也称为“导电聚合体”）的导电组成物形成像素电极 146。导电组成物的在薄膜中的薄层电阻优选为  $10000 \Omega / \text{sq}$ . 以下。另外，在作为具有透光性的像素电极层形成薄膜的情况下，当波长为 550nm 时的透光率优选为 70% 以上。另外，所包含的导电高分子的电阻率优选为  $0.1 \Omega \cdot \text{cm}$  以下。

作为上述导电高分子，可以使用所谓的  $\pi$  电子共轭体系导电高分子。例如，可以举出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或者这些的共聚体等。

虽然在本实施方式中制造具有端部 128b 与端部 138 以及端部 130b 与端部 140 不一致的结构 of 的晶体管，然而也可以采用这些端部一致的结构。在图 3C 中示出具有这些端部一致的形状的薄膜晶体管的截面图。为了如图 3C 那样将端部的形状为一致，利用各向异性强的干蚀刻即可。通过以用作源电极或漏电极的导电层 124a、导电层 124b、导电层 124c 以及用作源电极或漏电极的导电层 126a、导电层 126b、导电层 126c 为掩模而利用并且蚀刻添加有赋予一导电型的杂质元素的半导体层，也可以实现端部一致的形状。

在设置取向膜等之后，通过进行相对衬底的贴合、液晶的封装、各种驱动电路的安装等，来完成液晶显示装置（参照图 6A 和 6B）。图

6A 是液晶显示装置的平面图，图 6B 是图 6A 的沿线 C-D 的截面图。注意，在图 6A 和 6B 中，为了方便起见，省略晶体管的叠层结构的一部分。

在图 6A 和 6B 所示的液晶显示装置中，以围绕在衬底 600 上的像素部 602 和扫描线驱动电路 604 的方式设置有密封剂 606。另外，在像素部 602 和扫描线驱动电路 604 上设置有相对衬底 608。换言之，由衬底 600、密封剂 606、以及相对衬底 608 密封像素部 602、扫描线驱动电路 604、以及液晶 610。另外，在衬底 600 上的与由密封剂 606 围绕的区域中不同的区域安装有另行准备的由单晶半导体或多晶半导体形成的信号线驱动电路 612。在图 6B 中例示包括于信号线驱动电路 612 中的晶体管 614。

在衬底 600 上的像素部 602 和扫描线驱动电路 604 具有多个薄膜晶体管。在图 6B 中例示包括于像素部 602 中的薄膜晶体管 616。薄膜晶体管 616 相当于使用微晶半导体的薄膜晶体管，可以通过上述工序制造。

另外，为了控制像素电极 618 和相对电极 620 之间的间隙（单元间隙），设置有球状的间隔物 622。也可以采用通过选择性地蚀刻绝缘层获得的间隔物而代替球状的间隔物。

供给给扫描线驱动电路 604 和信号线驱动电路 612 的各种信号通过引导布线 624 和引导布线 625 从 FPC628 供给。另外，在引导布线 626 上形成连接端子 630，并且 FPC628 与连接端子 630 通过各向异性导电材料 632 电连接。注意，虽然在本实施方式中，连接端子 630 由与像素电极 618 相同的导电层形成，并且引导布线 624 和引导布线 626 由与布线 634 相同的导电层形成，但是本发明不局限于此。

注意，虽然在图 6A 和 6B 中未图示，但是本发明的液晶显示装置具有取向膜和偏振片，而且也可以具有颜色滤光片（下面，也称为着色膜）或遮光膜等。

注意，虽然图 6A 和 6B 示出另行形成信号线驱动电路 612 且安装到衬底 600 的实例，但是本发明不局限于此。根据晶体管的特性也可

以集体形成信号线驱动电路。当然，也可以采用另行形成扫描线驱动电路的结构。另外，也可以采用另行形成并安装信号线驱动电路的一部分或扫描线驱动电路的一部分的结构。

如上所述，根据本发明提供以微晶半导体为像素晶体管的沟道形成区域而利用的液晶显示装置。注意，上述晶体管和液晶显示装置的结构只不过是一个实例，本发明不局限于此。

注意，使用于本发明的液晶显示装置的晶体管的沟道宽度 $W$ 为最小加工尺寸 $d$ 以上。在此，最小加工尺寸 $d$ 是指在晶体管中的接触部分的宽度、沟道长度、布线宽度等之中最小的尺寸。换言之，使用于本发明的液晶显示装置的晶体管被形成为满足 $d \leq W$ 的关系。这是因为使用微晶半导体的晶体管的沟道宽度不受到由于曝光装置的分辨率的限制的缘故。

另外，沟道宽度 $W$ 的上限可以参照在通过使用非晶半导体形成的具有相等的电流驱动能力的晶体管的沟道宽度 $W_a$ 。就是说，沟道宽度 $W$ 使用沟道宽度 $W_a$ 规定为 $W \leq W_a$ 。这是因为如下缘故：在微晶半导体中的载流子的迁移率比在非晶半导体中的载流子的迁移率高，并且与使用非晶半导体的情况相比，在将晶体管制造为具有相等的电流驱动能力的情况下，其沟道宽度小。在此，需要注意如下一点，就是关于作为比较对象的使用非晶半导体的晶体管的沟道宽度 $W_a$ 以外的条件，设定为与本发明的晶体管相同。

另外，在使用于本发明的液晶显示装置的晶体管中，其沟道宽度 $W$ 和沟道长度 $L$ 满足 $0.1 \leq W/L \leq 2.0$ （或 $0.1 \leq W/L < 2.0$ ），优选为 $0.1 \leq W/L \leq 1.5$ ，更优选为 $0.1 \leq W/L \leq 1.0$ 的关系。在此，在将使用非晶半导体的晶体管用于液晶显示装置的像素的情况下，沟道宽度 $W_a$ 和沟道长度 $L_a$ 成为 $20 \leq W_a \leq 100$ 、 $3 \leq L_a \leq 10$ （单位都是 $\mu m$ ）左右。就是说， $2.0 \leq W_a/L_a \leq 33.3$ 左右。另一方面，在将使用本发明的微晶半导体的晶体管用于液晶显示装置的像素的情况下， $1 \leq W \leq 5$ 、 $3 \leq L \leq 10$ （单位都是 $\mu m$ ）左右。换言之， $0.1 \leq W/L \leq 1.7$ 左右。

注意，在将使用多晶半导体的晶体管使用于液晶显示装置的像素

的情况下，由于曝光装置的分辨率，沟道宽度 $W_p$ 受到的限制大。换言之，制造充分发挥多晶半导体的性能的像素晶体管是很困难的。当考虑迁移率等时，虽然在使用多晶半导体的晶体管的沟道长度 $L_p$ 和使用非晶半导体的晶体管的沟道长度为相等（ $3 \leq L_p \leq 10$ ）的条件下， $W_p \leq 0.5$ 是适当的条件且满足 $W_p/L_p \leq 0.6$ ，但是如此算出来的 $W_p/L_p$ 的值是不现实性的且没有大的意义。

另外，在使用于本发明的液晶显示装置的晶体管中，若更具体地规定沟道宽度 $W$ ，设为 $1 \mu\text{m}$ 以上且 $10 \mu\text{m}$ 以下（更优选为 $1 \mu\text{m}$ 以上且 $5 \mu\text{m}$ 以下）即可。也可以以曝光装置的分辨率的极限为下限，并且以‘曝光装置的分辨率的极限+ $5 \mu\text{m}$ ’左右为上限而规定沟道宽度。

一般来说，在将使用非晶半导体的晶体管采用于液晶显示装置的情况下，以其沟道宽度为 $20 \mu\text{m}$ 以上且 $100 \mu\text{m}$ 以下的方式制造晶体管。这样将沟道宽度设定为大是因为非晶半导体的载流子的迁移率低的缘故。然而，在采用大沟道宽度的情况下，晶体管的尺寸也变大，并且耦合电容也变大，所以如上所述发生开口率降低的问题。在这点上，因为在本发明中，通过使用与非晶半导体相比载流子的迁移率高的微晶半导体来制造晶体管，所以与使用非晶半导体的情况相比，可以将沟道宽度变得十分小。就是说，可以解决耦合电容的问题，并且提高开口率。

另外，与使用微晶半导体的晶体管相比，在使用多晶半导体的晶体管中载流子的迁移率高，所以在理论上可以将沟道宽度变小于微晶半导体。然而，当制造液晶显示装置时使用的曝光装置的分辨率为几 $\mu\text{m}$ 左右（例如 $3 \mu\text{m}$ ），因此，实际上不能采用小于分辨率的沟道宽度。从而，采用多晶半导体采作为液晶显示装置的像素晶体管的优点少。相反地，因为多晶半导体的导电率高，所以使用多晶半导体的晶体管在关断时的漏电流多。因此，为了预定的时间保持当显示时必要的电荷，需要将存储电容变大。换言之，当使用多晶半导体时开口率也降低。另外，在为了降低漏电流将晶体管串联连接的情况下，开口率也降低。

从这一点来看，在使用微晶半导体的晶体管中，对于液晶显示装置，被要求的电流和沟道宽度的关系最合适，而可以提供具有最大的开口率的液晶显示装置。

另外，使用本发明的微晶半导体的晶体管在沟道形成区域的微晶半导体层上层叠缓冲层（非晶半导体层）。因此，主要的渗漏路径（leak path）形成在导电率低的缓冲层（非晶半导体层）一侧，而可以进一步降低漏电流。换言之，可以将存储电容进一步变小，因此可以提高开口率。

缓冲层也有其他多个效果。作为一个实例，可以举出防止沟道形成区域的微晶半导体的氧化的效果。作为另一个实例，可以举出防止杂质元素侵入到微晶半导体中的效果。由于这些效果，可以减低每个晶体管的特性的不均匀性，所以当制造液晶显示装置时不一定必须考虑晶体管的不均匀性。就是说，没必要为了防止晶体管的不均匀性导致的影响而设置从容的设计。在电荷保持的观点来看，在从容地确保存储电容的现有情况下，该裕度也不用了。因此，可以将存储电容变小，从而可以提高开口率。

另外，在降低晶体管的不均匀性的方面上，微晶半导体所具有的特性非常优越。因为多晶半导体的每个晶粒的尺寸不同，而且通过使用多晶半导体制造的晶体管的沟道形成区域由少数的晶粒形成，所以每个晶体管的特性的不均匀性容易变大。另一方面，因为微晶半导体的晶粒的尺寸相似，而且晶体管的沟道形成区域由多数的晶粒形成，所以可以降低晶体管的特性的不均匀性。

#### 实施方式2

在本实施方式中，制造对通过将激光束照射到微晶半导体层改善结晶性的晶体管的方法，使用图7A至7D进行说明。

首先与实施方式1同样，在衬底上形成栅电极。其次，以覆盖栅电极的方式形成栅极绝缘层（未图示）。然后，在栅极绝缘层700上形成微晶半导体层（参照图7A）。

如上所述，当在栅极绝缘层700上利用等离子体CVD法等形成微晶

半导体层时，有时在栅极绝缘层700和形成的半导体层702的界面近旁形成包含较多的非晶成分的区域（在此称为“界面区域704”）。另外，在通过使用等离子体CVD法等形成厚度为10nm以下的极薄的微晶半导体层的情况下，获得其晶粒均匀的半导体层是困难的。在此情况下，下面所示的照射激光束的处理很有效。

在形成半导体层702之后，从半导体层702的上方（与界面区域704相反面的方向）照射半导体层702不熔融的程度的能量密度的激光束（参照图7B）。该激光处理（Laser Procoss；下面也称为“LP”）不通过辐射加热熔融半导体层702而进行固相结晶成长。换言之，该处理是利用沉积了的半导体层702不成为液相的临界区域的结晶成长法，在该方面的意义上，也可以称为“临界成长”。

图7C示出照射激光束之后的截面。作为激光束优选使用400nm以下的波长的受激准分子激光束、YAG激光或YVO<sub>4</sub>激光的二次谐波（波长为532nm）至四次谐波（波长为266nm）。虽然可以使用其波长为相同程度的其他激光束，但是为了提高生产率优选使用如上所述的高输出激光。将该激光束使用光学系统聚光为线状或点状，而调节为半导体层702不熔融的能量密度并照射。因为激光束聚光到半导体层702不熔融的能量密度（就是低能量密度），所以可以扩大激光束的照射面积。换言之，即使大面积的衬底，也可以短时间内进行处理。

激光束可以作用到界面区域704。因此，以存在于半导体层702的表面近旁（在附图中的上方的面）的结晶为晶核，从该表面向界面区域704进行固相结晶成长而成长大致柱状的结晶。可以说，由LP处理的固相结晶成长不是用于扩大晶粒的，而是用于改善在半导体层的厚度方向的结晶性且调整晶粒的。

在此情况下，通过将照射的激光束的形状设为特长矩形（线状），例如可以以一次的扫描处理730mm×920mm的玻璃衬底上的半导体层。在使用受激准分子激光等的脉冲激光的情况下，将重叠线状激光束的比率（重叠比率）设定为0%以上且90%以下（优选为0%以上且67%以下）而进行扫描。由此，可以缩短每一个衬底的处理时间而在生产率方面

有利。激光束的形状不局限于线状，通过采用面状也可以进行相同的处理。另外，本实施方式的LP处理不局限于上述玻璃衬底的尺寸，可以应用于各种尺寸的玻璃衬底。

上述临界成长的特征在于不形成在通过使用现有的激光处理形成的多晶半导体（所谓的低温多晶硅）中呈现的表面的凹凸（称为脊（ridge）的突出状体），而在LP处理之前及之后半导体表面的平滑性仍然良好。如本实施方式所示那样通过对成膜之后的微晶半导体层照射激光束来获得的结晶半导体层706的膜质不同于通过成膜获得的微晶半导体层的膜质。另外，其成长机理和膜质与通过进行导电加热来改善其质量的微晶半导体不同。

在本说明书中，在对成膜之后的微晶半导体层进行LP处理来获得的结晶性半导体之中，特别使用硅的情况称为LPSAS（Laser Process Semi Amorphous Silicon）。注意，虽然与已知的微晶硅相比，LPSAS是具有更良好的特性的半导体，但是LPSAS仍然也是微晶硅之一种。因此，在本说明书中，“微晶硅”是指现有的微晶硅和LPSAS的双方，仅在特别需要区别的情况下分别使用“现有的微晶硅”和“LPSAS”。与此相同，“微晶半导体”包括已知的微晶半导体和进行LP处理的结晶性半导体的双方。

接着，在结晶半导体层706上形成缓冲层708。注意，在作为缓冲层708形成a-Si:H（氢化非晶硅）的情况下，因为氢供给给结晶半导体层706，所以可以获得与将结晶半导体层706晶化的情况相同的效果。换言之，通过在结晶半导体层706上形成a-Si:H层，可以将氢扩散到结晶半导体层706而终止悬空键。另外，a-Si:H层利用等离子体CVD法且以300℃以上且400℃以下的温度形成即可。

之后的工序与实施方式1相同，因而在此省略。

通过使用在本实施方式中形成的进行LP处理的半导体如LPSAS等可以进一步提高晶体管的电特性。

本实施方式可以与实施方式1适当地组合而使用。

实施方式3

在本实施方式中，对具有实施方式1及实施方式2所示的薄膜晶体管（以下，也称为“TFT”）的液晶显示装置的详细结构，使用图8至图21进行说明。使用于图8至图21的液晶显示装置的薄膜晶体管可以与实施方式1及实施方式2所示的薄膜晶体管相同地制造。

首先，对VA(Vertical Alignment; 垂直配向)方式的液晶显示装置进行说明。VA方式是一种控制液晶显示面板的液晶分子的排列的方式。VA方式的液晶显示装置是当不被施加电压时液晶分子的长轴排列为垂直于面板表面的方式。在本实施方式中，尤其设法将像素(pixel)分割为几个区域(亚像素: subpixel)，并且当施加电压时使分子在多个不同的方向上排列。上述方法称为多畴(multi-domain)化或多畴设计。下面，对多畴化了的VA方式的液晶显示装置进行说明。

在图8至图10中示出多畴化了的VA方式的液晶显示装置的一个实例。图8是截面图，图9是形成有像素电极的衬底一侧的平面图，并且图10是形成有相对电极的衬底一侧的平面图。注意，图8对应于沿着图9的线E-F的截面。在下面说明中，参照这些附图进行说明。

图8示出将形成有TFT828、连接到它的像素电极824、以及保持电容部830的衬底800与形成有相对电极840等的相对衬底801重叠并注入有液晶的状态。

在相对衬底801中的形成隔离物842的位置上形成有遮光膜832、第一着色膜834、第二着色膜836、第三着色膜838、以及相对电极840。通过该结构，使用来控制液晶的取向的突起844的高度和隔离物842的高度不同。在像素电极824上形成取向膜848，与此相同地，在相对电极840上也形成取向膜846。在该取向膜之间形成有液晶层850。

虽然在此作为隔离物842示出柱状隔离物，但是也可以散布球状的珠状隔离物。再者，也可以在形成在衬底800上的像素电极824上形成隔离物842。

在衬底800上形成有TFT828、连接到它的像素电极824、以及保持电容部830。像素电极824通过接触孔823与布线818连接，该接触孔823分别贯通第一绝缘膜820和第二绝缘膜822。可以适当地使用实施方式1

或实施方式2所示的薄膜晶体管作为TFT828。保持电容部830由电容布线804、栅极绝缘膜806、以及电容电极817构成，该电容布线804与TFT828的栅极布线802相同地形成，并且该电容电极817与布线816、818相同地形成。

通过像素电极824、液晶层850、以及相对电极840彼此重叠形成液晶元件。

图9示出衬底800上的结构。通过使用实施方式1所示的材料可以形成像素电极824。在像素电极824中设置槽缝825。槽缝825用来控制液晶的取向。

图9所示的TFT829、连接到它的像素电极826、以及保持电容部831分别可以与TFT828、连接到它的像素电极824、以及保持电容部830相同地形成。TFT828和TFT829都与布线816电连接。该液晶显示装置的像素(pixel)由像素电极824和像素电极826构成。像素电极824和像素电极826是亚像素(subpixel)。

图10示出相对衬底一侧的结构。在遮光膜832上形成有相对电极840。相对电极840优选使用与像素电极824相同的材料形成。在相对电极840上形成有控制液晶的取向的突起844。另外，根据遮光膜832的位置形成有隔离物842。

图11示出该像素结构的等效电路。TFT828和TFT829都与栅极布线802、布线816连接。在此情况下，通过使电容布线804和电容布线805的电位不同，可以使液晶元件851和液晶元件852的工作不同。换言之，通过分别控制电容布线804和电容布线805的电位，可以精密地控制液晶的取向来扩大视角。

当对设置有槽缝825的像素电极824施加电压时，在槽缝825的近旁产生电场应变(倾斜电场)。通过该槽缝825和相对衬底801一侧的突起844以彼此咬合的方式配置并产生倾斜电场，来使每个部分中的液晶取向的方向不同。由此，可以扩大液晶显示面板的视角。

接下来，对与上述不同的VA方式的液晶显示装置，使用图12至图15进行说明。

图12和图13示出VA方式的液晶显示装置的一个实例。图12是截面图，图13是形成有像素电极的衬底一侧的平面图，另外，图14是形成有相对电极的衬底一侧的平面图。注意，图12对应于图13的线G-H的截面。在下面说明中，参照上述两个附图进行说明。

在此说明的液晶显示装置具有在一个像素中存在多个像素电极，且TFT连接到各个像素电极的结构。每个TFT构成为由不同的栅极信号驱动。换言之，具有在多畴化了的像素中独立地控制施加到每个像素电极的信号的结构。

接着，说明衬底1200上的结构。像素电极1224通过接触孔1223与TFT1228的布线1218连接。另外，像素电极1226在接触孔1227中与TFT1229的布线1219连接。在像素电极1224及像素电极1226上形成有取向膜1248。TFT1228的栅极布线1202和TFT1229的栅极布线1203彼此分离，以便可以应用不同的栅极信号。另一方面，在TFT1228和TFT1229中共同使用用作数据线的布线1216。可以适当地使用实施方式1或实施方式2所示的薄膜晶体管作为TFT1228和TFT1229。另外，在与栅极布线1202和栅极布线1203相同的层中形成有电容布线1290。

像素电极1224和像素电极1226的形状不同，并且由槽缝分离。以围绕放大为V字形的像素电极1224的外侧的方式形成像素电极1226。通过根据TFT1228和TFT1229使施加到像素电极1224和像素电极1226的电压的时序不同，控制液晶的取向。

图15示出该像素结构的等效电路。TFT1228与栅极布线1202连接，而TFT1229与栅极布线1203连接。通过将不同的栅极信号提供到栅极布线1202和栅极布线1203，可以使TFT1228和TFT1229的工作时序不同。

相对衬底1201形成有遮光膜1232、着色膜1236、相对电极1240和取向膜1246。另外，在着色膜1236和相对电极1240之间形成有平坦化膜1237，以防止液晶的取向无序。相对电极1240是在不同的像素之间共通使用的电极，并形成有槽缝1241。通过将像素电极1224、液晶层1250、以及相对电极1240彼此重叠形成液晶元件。

另外，通过将像素电极 1226、液晶层 1250、以及相对电极 1240 彼此重叠形成液晶元件。

通过将槽缝 1241、像素电极 1224 与像素 1226 一侧的槽缝以彼此咬合的方式配置并产生倾斜电场，来使每个部分中的液晶取向的方向不同（参照图 14）。因此，可以扩大液晶显示面板的视角。

接下来，进行说明横向电场方式的液晶显示装置。横向电场方式是通过在液晶分子施加水平方向的电场来驱动液晶，且显示灰度的方式。根据该方式，可以将视角扩大到大约180度。关于采用横向电场方式的液晶显示装置进行以下说明。

图16示出将形成有TFT1628和连接到它的第二像素电极1624的衬底1600与相对衬底1601彼此重叠，且注入液晶的状态。相对衬底1601形成有遮光膜1632、着色膜1636、平坦化膜1637、以及取向膜1660。因为第一像素电极1607及第二像素电极1624设置在衬底1600一侧，所以并不需要特别在相对衬底1601一侧设置电极。在第二像素电极1624上形成有取向膜1661。在衬底1600和相对衬底1601之间形成有液晶层1650。

在衬底1600上形成第一像素电极1607、连接到第一像素电极1607的电容布线1604和TFT1628。作为第一像素电极1607可以使用与实施方式1所示的像素电极相同的材料。另外，第一像素电极1607形成为大致适合像素的形状的形状。注意，在第一像素电极1607及电容布线1604上形成栅极绝缘膜1606。

在栅极绝缘膜1606上形成TFT1628的布线1616、布线1618。布线1616是在液晶显示面板中传达视频信号的数据线，在用作布线的同时，与源区域1610连接，成为源电极和漏电极中的一方。布线1618成为源电极和漏电极中的另一方，也用作使TFT1628与第二像素电极1624连接的布线。

在布线1616、布线1618上形成有绝缘膜1620。另外，在绝缘膜1620上形成有通过形成在绝缘膜1620中的接触孔连接到布线1618的第二像素电极1624。作为第二像素电极1624可以使用与实施方式1所示的像素

电极相同的材料。

如上所述，在衬底1600上形成TFT1628和连接到它的第二像素电极1624。注意，存储电容器由第一像素电极1607、第二像素电极1624、栅极绝缘膜1606和绝缘膜1620形成。

图17是示出像素电极等的结构的平面图。另外，图16是图17的沿着线I-J的截面图。第二像素电极1624设置有槽缝1625。槽缝1625用于控制液晶的取向。在此情况下，电场发生在第一像素电极1607和第二像素电极1624之间。虽然在第一像素电极1607和第二像素电极1624之间形成有栅极绝缘膜1606等，但是栅极绝缘膜1606等与液晶层的栅极绝缘膜等相比十分薄，所以实际上在与衬底1600平行的方向（水平方向）上发生电场。通过利用该电场使液晶分子在水平方向上旋转。在此情况下，因为液晶分子在水平方向上排列，所以根据视看角度对比度降低等的问题少，因此视角扩大。另外，第一像素电极1607和第二像素电极1624都是具有透光性的电极，因此可以提高开口率。

接下来，进行说明横向电场方式的液晶显示装置的其他例子。

图18及图19是横向电场方式的液晶显示装置的另一结构。图18是截面图，图19是平面图。注意，图18对应于图19的沿着I-J的截面。参照该两个附图来进行以下说明。

图18示出将形成有TFT1828和连接到它的第二像素电极1824的衬底1800与相对衬底1801彼此重叠，且注入液晶的状态。相对衬底1801设置有遮光膜1832、着色膜1836、平坦化膜1837、以及取向膜1860。因为第一像素电极（共同电位线1809）及第二像素电极1824设置在衬底1800一侧，所以并不需要特别在相对衬底1801一侧设置电极。在第二像素电极1824上形成有取向膜1861。在衬底1800和相对衬底1801之间形成有液晶层1850。

在衬底1800上形成有共同电位线1809及TFT1828。共同电位线1809可以与TFT1828的栅布线1802同时形成。在此，第一像素电极被定义为共同电位线1809。因此，共同电位线1809在像素部形成为大致适合像素的形状的形状。

在栅极绝缘膜1806上形成有TFT1828的布线1816、布线1818。布线1816是在液晶显示装置中传达视频信号的数据线，在用作布线的同时，与源区域或漏区域连接，成为源电极和漏电极中的一方。布线1818成为源电极和漏电极中的另一方，且是与第二像素电极1824连接的布线。

在布线1816、布线1818上形成有绝缘膜1820。另外，在绝缘膜1820上形成有第二像素电极1824。布线1818通过形成在绝缘膜1820中的接触孔1823与第二像素电极1824连接。作为第二像素电极1824可以使用与实施方式1所示的像素电极相同的材料。注意，如图19所示，以在第一像素电极（共同电位线1809）和第二像素电极1824之间发生横向电场的方式，形成第一像素电极（共同电位线1809）及第二电极。另外，也以第二像素电极1824的槽缝部分与第一像素电极（共同电位线1809）的电极部分彼此咬合的方式形成。

当在第一像素电极（共同电位线1809）和第二像素电极1824之间发生电位差时，在第一像素电极（共同电位线1809）和第二像素电极1824之间发生电场。通过利用该电场，使液晶分子在水平方向上旋转。在此情况下，因为液晶分子在水平方向上排列，所以根据视看角度对比度降低等的问题少，因此视角扩大。

另外，通过在第一像素电极（共同电位线1809）和电容电极1815之间设置栅极绝缘膜1806来形成存储电容器。电容电极1815与第二像素电极1824通过接触孔1833连接。

接着，将说明 TN 方式的液晶显示装置。

图 20 和图 21 示出 TN 方式的液晶显示装置的像素结构。图 20 是截面图，图 21 是平面图。注意，图 20 是沿着图 21 的线 M-N 的截面图。在下面的说明中，参照上述两个附图进行说明。

像素电极2024通过接触孔2023利用布线2018与TFT628连接。用作数据线的布线2016与TFT2028连接。作为TFT2028，可以应用实施方式1或实施方式2所示的TFT。

作为像素电极2024可以使用与实施方式1所示的像素电极相同的材料。

在相对衬底 2001 上形成有遮光膜 2032、着色膜 2036、相对电极 2040、以及取向膜 2060。此外，在着色膜 2036 和相对电极 2040 之间形成平坦化膜 2037，以防止液晶的取向无序。液晶层 2050 设置在像素电极 2024 上的取向膜 2061 和在相对电极 2040 上的取向膜 2060 之间。

此外，也可以在衬底 2000 或相对衬底 2001 上也可以形成有着色膜、用来防止旋错（disclination）的屏蔽膜（黑矩阵）等。此外，在与衬底 2000 的形成有 TFT2028 的面相反的面上贴附偏振片，而且在与相对衬底 2001 的形成有相对电极 2040 的面相反的面上贴附偏振片。相对电极 2040 可以适当地使用与实施方式 1 所示的像素电极相同的材料。

注意，存储电容器由形成在与栅电极 2002 相同的层上的电容布线 2004、栅极绝缘膜 2006、以及电容电极 2015 形成。电容电极 2015 和像素电极 2024 通过接触孔 2033 连接。

如上所述，可以提供将微晶半导体使用于像素晶体管的沟道形成区域的各种方式的液晶显示装置。

本发明的液晶显示装置因为使用截止电流小且不均匀性少的薄膜晶体管，所以可以提高开口率。因此，提高亮度而可以显示优越的影像。另外，由于可以降低背光灯的亮度，所以带来延长背光灯的使用期限的效果。

注意，本实施方式可以与实施方式 1 或实施方式 2 适当地组合而使用。

#### 实施方式 4

在本实施方式中，将参照图 22A 至 22H 对使用本发明的液晶显示装置的电子设备进行说明。

作为通过使用本发明的半导体装置制造的电子设备，可以举出摄像机、数字照相机、护目镜型显示器（头盔显示器）、导航系统、声音再现装置（汽车音响组件等）、计算机、游戏机、便携式信息终端（移动计算机、便携式电话机、便携式游戏机或电子书籍等）、以及配备记

录介质的图像再现装置（具体地举出，再生数字通用光盘（DVD）等的记录介质而且配备可以显示其图像的显示器的装置）等。

图 22A 为电视接收机或个人计算机的监视器。其包括框体 2201、支撑台 2202、显示部 2203、扬声器部 2204、视频输入端子 2205 等。在显示部 2203 中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的电视接收机或个人计算机的监视器。

图 22B 为数字照相机。在主体 2211 的正面部分设置有图像接收部 2213，并在主体 2211 的上表面部分设置有快门按钮 2216。另外，在主体 2211 的背面部分设置有显示部 2212、操作键 2214、以及外部连接端口 2215。在显示部 2212 中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的数字照相机。

图 22C 为笔记型个人计算机。主体 2221 设置有键盘 2224、外部连接端口 2225、以及定位设备 2226。另外，主体 2221 安装有具有显示部 2223 的框体 2222。在显示部 2223 中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的笔记型个人计算机。

图 22D 为移动计算机，其包括主体 2231、显示部 2232、开关 2233、操作键 2234、红外线端口 2235 等。在显示部 2232 中设置有有源矩阵显示装置。在显示部 2232 中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的移动计算机。

图 22E 为图像再现装置。主体 2241 设置有显示部 B2244、记录介质读取部 2245、以及操作键 2246。另外，主体 2241 安装有具有扬声器部 2247 及显示部 A2243 的框体 2242。在显示部 A2243 及显示部 B2244 中分别利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的图像再现装置。

图 22F 为电子书籍。在主体 2251 中设置有操作键 2253。另外，主体 2251 安装有多个显示部 2252。在显示部 2252 中利用本发明的液晶显示装置。根据本发明，可以提供提供开口率提高且亮度改善的电子书籍。






图 22G 为摄像机，在主体 2261 中设置有外部连接端口 2264、遥

控接收部 2265、图像接收部 2266、电池 2267、声音输入部 2268、操作键 2269。另外，主体 2261 安装有具有显示部 2262 的框体 2263。在显示部 2262 中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的摄像机。

图 22H 为便携式电话机，其包括主体 2271、框体 2272、显示部 2273、声音输入部 2274、声音输出部 2275、操作键 2276、外部连接端口 2277、天线 2278 等。在显示部 2273 中利用本发明的液晶显示装置。根据本发明，可以提供开口率提高且亮度改善的便携式电话机。

如上所示，本发明的应用范围非常广泛，可以使用于各种各样的领域的电子设备。再者，本实施方式可以与实施方式1至实施方式3适当地组合而使用。

本申请基于 2007 年 7 月 27 日在日本专利局提交的日本专利申请序列号 2007-196489，在此引用其全部内容作为参考。






图 2A




图 2B




图 2C




图 3A




图 3B




图 3C




图 4A

图 4B




图 4C

图 4D




图 5A




图 5B




图 5C








图 5D








图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22A




图 22B




图 22C




图 22D




图 22E




图 22F




图 22G




图 22H




图 23

专利名称(译)	液晶显示装置及电子设备		
公开(公告)号	<a href="#">CN101354511A</a>	公开(公告)日	2009-01-28
申请号	CN200810130136.9	申请日	2008-07-25
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	株式会社半导体能源研究所		
当前申请(专利权)人(译)	株式会社半导体能源研究所		
[标]发明人	黑川义元 池田隆之 长多刚 井上卓之		
发明人	黑川义元 池田隆之 长多刚 井上卓之		
IPC分类号	G02F1/1362 H01L27/12 H01L21/84 H01L29/786		
CPC分类号	H01L29/78696 H01L29/66765 H01L27/1222 G02F2201/40 H01L29/458 G02F1/1368 H01L29/04 H01L27/1214 H01L29/41733 H01L29/4908 H01L29/78669 H01L29/78678 H01L27/12 G02F1/133707 G02F1/136227		
优先权	2007196489 2007-07-27 JP		
其他公开文献	CN101354511B		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

本发明的目的在于提供一种开口率提高的液晶显示装置及电子设备。本发明包括：具有绝缘表面的衬底；形成在衬底上的晶体管；以及电连接到晶体管的像素电极。该晶体管包括：栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有微晶结构的半导体层；以及具有微晶结构的半导体层上的缓冲层。所述晶体管的沟道宽度W和晶体管的沟道长度L满足  $0.1 \leq W/L \leq 1.7$  的关系。

