

1. 一种液晶显示设备,包括:

时间控制器,被构造为接收第一数据,并输出多个时钟信号和多条第二数据,以显示所述第一数据;

多个源驱动器,被构造为接收来自所述时间控制器的所述多条第二数据和所述多个时钟信号,将所述多条第二数据转换为多条模拟数据,并将所述多条模拟数据输出到显示面板,

其中,所述时间控制器和所述多个源驱动器具有点对点连接,所述第二数据具有分组数据格式,所述多个源驱动器的数目为 n ,所述时间控制器将具有不同相位的 n 个时钟信号通过点对点连接分别输出到 n 个源驱动器,所述多条第二数据与相应的 n 个时钟信号同步地被分别输出到所述 n 个源驱动器。

2. 如权利要求 1 所述的液晶显示设备,其中,时间控制器包括分组数据发生器,所述分组数据发生器被构造为将所述第一数据转换为所述分组数据格式,并输出经转换的分组数据,所述分组数据包括:

有效载荷部分,包括数据加载时间、电荷共享时间或将被显示的图像数据,其中,数据加载时间是将第二数据从源驱动器加载到显示面板的时间,电荷共享时间为改变施加到像素两端的电压的极性所需的时间;

头,具有与所述有效载荷部分的数据相关的信息。

3. 如权利要求 2 所述的液晶显示设备,其中,所述时间控制器包括延迟线,并使用所述延迟线输出所述具有不同相位的 n 个时钟信号,所述延迟线包括多个延迟单元。

4. 如权利要求 1 所述的液晶显示设备,其中,所述分组数据包括与将图像数据从所述多个源驱动器加载到所述显示面板中的时间相关的信息。

5. 如权利要求 1 所述的液晶显示设备,其中,时间控制器还包括:

控制器和缓冲存储器,被构造为接收并存储所述第一数据,并输出用于显示所述第一数据的控制信号;

分组数据发生单元,被构造为使用所述第一数据以分组数据的形式产生所述多条第二数据;

数据输出单元,被构造为将所述多条第二数据分别输出到所述多个源驱动器。

6. 如权利要求 1 所述的液晶显示设备,其中,每个分组数据包括:

有效载荷部分,包括与数据加载时间相关的信息,其中,数据加载时间是将第二数据从源驱动器加载到显示面板的时间;

头,指示有效载荷部分的数据为与数据加载时间相关的数据,

其中,所述液晶显示设备调节数据加载时间。

7. 如权利要求 6 所述的液晶显示设备,其中,在所述分组数据中,设定所述多条第二数据的数据加载时间,从而在不同的时间加载所述多条第二数据。

8. 如权利要求 6 所述的液晶显示设备,其中,所述分组数据为与电荷共享时间相关的信息或实际被显示的图像信息。

9. 如权利要求 1 所述的液晶显示设备,其中,每个源驱动器还包括解码器,所述解码器被构造为接收分组数据并对分组数据进行解码,并且从解码的结果获得与数据加载时间和电荷共享时间相关的信息,数据加载时间是将第二数据从源驱动器加载到显示面板的时

间,电荷共享时间为改变施加到像素两端的电压的极性所需的时间。

10. 如权利要求 1 所述的液晶显示设备,其中,根据包括在分组数据中的图像信号的数量来不同地设定分组数据的大小。

11. 如权利要求 1 所述的液晶显示设备,其中,所述点对点连接包括:

多条第一信号线,提供所述多个时钟信号到所述多个源驱动器的点对点连接;

多条第二信号线,与所述多条第一信号线分开,提供所述多条第二数据到所述多个源驱动器的点对点连接。

12. 如权利要求 1 所述的液晶显示设备,其中,时间控制器被构造为在数据使能信号被激活的同时接收将被显示在显示面板的一条水平线上的图像数据。

13. 如权利要求 12 所述的液晶显示设备,其中,当传输所述第二数据时,所述液晶显示设备将要被显示在所述显示面板的一条水平线上的图像信号作为一条分组数据传输到所述多个源驱动器。

14. 如权利要求 12 所述的液晶显示设备,其中,当传输所述第二数据时,所述液晶显示设备将要被显示在所述显示面板的所述一条水平线上的图像数据分为至少两条分组数据,并将分开的分组数据传输到所述显示面板。

15. 如权利要求 1 所述的液晶显示设备,其中,所述时间控制器包括开关单元,所述开关单元被构造为从电源供应所述第二数据所需的差动电流或阻挡传输所述第二数据所需的差动电流的供应。

16. 如权利要求 15 所述的液晶显示设备,其中,所述时间控制器被构造为感测没有传输所述第二数据的时间段,并响应于所感测的结果在所述没有传输第二数据的时间段中断开所述开关单元。

17. 一种液晶显示设备,包括:

时间控制器,被构造为接收第一数据,并输出多个时钟信号和多条第二数据,以显示所述第一数据;

多个源驱动器,被构造为接收来自所述时间控制器的所述多条第二数据和所述多个时钟信号,将所述多条第二数据转换为多条模拟数据,并将所述多条模拟数据输出到显示面板,

其中,所述时间控制器和所述多个源驱动器的连接包括:

第一信号线,将所述多个时钟信号连接到所述多个源驱动器,第一信号线的数量小于源驱动器的数量;

多条第二信号线,与所述第一信号线分开,提供所述多条第二数据到所述多个源驱动器的点对点连接,

其中,所述第二数据具有分组数据格式,所述多个时钟信号中的每个时钟信号被提供到至少两个源驱动器,所述时间控制器通过第一信号线将具有不同相位的多个时钟信号分别输出到所述多个源驱动器,所述多条第二数据与相应的时钟信号同步地被分别输出到所述多个源驱动器。

具有时间控制器和源驱动器的液晶显示装置

技术领域

[0001] 实施例涉及一种包括源驱动器和时间控制器的液晶显示 (LCD) 设备。更具体地讲,实施例涉及一种可以再利用其中的智能性能 (IP, intellectualproperty) 块的 LCD 设备。

背景技术

[0002] 传统的 LCD 设备可以包括时间控制器、多个源驱动器和显示面板。时间控制器接收作为第一数据的图像数据,临时存储第一数据,确定输出第一数据的时间和位置,并输出多条第二数据。时间控制器还包括输出用于传输多条第二数据的时钟信号的时钟输出单元。

[0003] 源驱动器接收第二数据和时钟信号,将第二数据转换为模拟信号,并将模拟信号输出到显示面板。显示面板根据源驱动器的输出信号来显示图像。

[0004] 在传统的 LCD 设备中,时钟输出单元和多个源驱动器以多点 (multi-drop) 方式彼此连接。然而,当以多点方式将时钟信号传输到远离时钟输出单元的源驱动器时,时钟信号会失真。此外,当以多点方式将时钟信号传输到源驱动器并将多条第二数据信号与时钟信号同步地传输到源驱动器时,在第二数据信号中会发生电磁干扰 (EMI)。

[0005] 多条第二数据从时间控制器经由以多点方式彼此连接的信号线被同时传输到源驱动器。由于多条第二数据被与单个时钟信号同步地传输,所以多条第二数据以相同的时序被传输。

[0006] 由于多条第二数据被同时传输到相应的源驱动器,所以数据传输所需的差动电流被同时地一次性施加。因此,由于突然需要电流,所以系统稳定性劣化。此外,由于数据被同时地施加到相邻的源驱动器,所以 EMI 会是显著的。

[0007] 此外,在传统的 LCD 设备中,当时间控制器接收第一数据并输出第二数据时,需要单独地设定用于相应的数据的操作条件,例如,数据加载时间、电荷共享 (charge sharing) 时间等。换言之,需要在传统的 LCD 设备中安装用于设定操作条件的单独的电路。

[0008] 此外,如果显示设定 (例如,分辨率、色深、每个源驱动器的通道的数量等) 变化,则传统的 LCD 设备不能再利用现有的 IP 块。这里,术语“IP 块”是指设计对应的集成电路 (IC) 时一起制造的具有独立的功能并可以被再利用的功能块 (半导体设计模块)。即,IP 块是将构造半导体的逻辑电路所需的功能集成到硬件或软件中的块。源驱动器、时间控制器中的组件等可以为 IP 块。

[0009] 由于传统的 LCD 设备通过以多点方式连接到源驱动器的信号线来传输时钟信号,所以 EMI 会是显著的。此外,由于数据被同时传输到所有的源驱动器,所以系统稳定性劣化。此外,每当替换 LCD 设备、源驱动器等的时候,就需要替换现有的 IP 块。

发明内容

[0010] 因此,实施例旨在提供一种 LCD 设备,该 LCD 设备基本克服了由相关技术的局限性

和缺点导致的一个或多个问题。

[0011] 因此,实施例的一个特征在于提供一种减少或防止 EMI 的 LCD 设备。

[0012] 因此,实施例的另一特征在于提供一种即使在操作条件改变时也可以再利用 IP 块的 LCD 设备。

[0013] 因此,实施例的又一特征在于提供一种降低功耗的 LCD 设备。

[0014] 至少一个上述和它的特征和优点可以通过提供一种液晶显示 (LCD) 设备来实现,所述 LCD 设备包括:时间控制器,被构造为接收第一数据,并输出多个时钟信号和多条第二数据,以显示第一数据;多个源驱动器,被构造为接收来自时间控制器的多条第二数据和多个时钟信号,将多条第二数据转换为多条模拟数据,并将多条模拟数据输出到显示面板,其中,时间控制器和多个源驱动器具有点对点连接,第二数据具有分组数据格式。

[0015] 时间控制器可以包括分组数据发生器,所述分组数据发生器被构造为将第一数据转换为分组数据格式,并输出经转换的分组数据。分组数据可以包括:有效载荷部分,包括数据加载时间、电荷共享时间或将被显示的图像数据;头,具有与有效载荷部分的数据相关的信息。

[0016] 多个源驱动器的数目可以为 n ,时间控制器可以将具有不同相位的 n 个时钟信号分别输出到 n 个源驱动器。时间控制器可以包括延迟线,并使用所述延迟线输出所述具有不同相位的 n 个时钟信号,所述延迟线包括多个延迟单元。

[0017] 分组数据可以包括与将图像数据从多个源驱动器加载到显示面板中的时间相关的信息。

[0018] 时间控制器还可以包括:控制器和缓冲存储器,被构造为接收并存储第一数据,并且输出用于显示第一数据的控制信号;分组数据发生单元,被构造为使用第一数据以分组数据的形式产生多条第二数据;数据输出单元,被构造为将多条第二数据分别输出到多个源驱动器。

[0019] 每个分组数据可以包括:有效载荷部分,包括与加载时间、加载所需的时间或加载的数据的位置相关的信息;头,指示有效载荷部分的数据为与加载时间相关的数据,其中,所述 LCD 设备调节第二数据被加载的时间。

[0020] 在分组数据中,可以设定多条第二数据的数据加载时间,从而在不同的时间加载多条第二数据。分组数据可以为与电荷共享时间相关的信息或实际被显示的图像信息,其中,电荷共享时间为改变施加到像素两端的电压的极性所需的时间。

[0021] 每个源驱动器还可以包括解码器,所述解码器被构造为接收分组数据并对分组数据进行解码,并且从解码的结果获得与加载时间和电荷共享时间相关的信息。

[0022] 根据包括在分组数据中的图像信号的数量来不同地设定分组数据的大小。

[0023] 点对点连接可以包括:多条第一信号线,提供所述多个时钟信号到所述多个源驱动器的点对点连接;多条第二信号线,与所述多条第一信号线分开,提供所述多条第二数据到所述多个源驱动器的点对点连接。

[0024] 时间控制器可以被构造为在数据使能信号被激活的同时接收将被显示在显示面板的一条水平线上的图像数据。当传输第二数据时,所述 LCD 设备可以将要被显示在显示面板的一条水平线上的图像数据作为一条分组数据或作为至少两条分组数据传输到多个源驱动器。

[0025] 时间控制器可以包括开关单元,所述开关单元被构造为从电源供应传输第二数据所需的差动电流或阻挡传输第二数据所需的差动电流的供应。时间控制器可以被构造为感测没有传输第二数据的时间段,并响应于感测的结果在没有传输第二数据的时间段中断开开关单元。

[0026] 点对点连接可以包括传输多个时钟信号和多条第二数据的多条信号线,多个时钟信号被嵌入多条第二数据中。

[0027] 点对点连接可以包括:第一信号线,将多个时钟信号连接到所述多个源驱动器,第一信号线的数量小于多个源驱动器的数量;多条第二信号线,与所述第一信号线分开,提供所述多条第二数据到所述多个源驱动器的点对点连接。多个时钟信号中的每个时钟信号可以被提供到至少两个源驱动器。

附图说明

[0028] 通过参照附图来详细描述实施例的示例性实施例,实施例的上述和其它特征和优点对于本领域普通技术人员将变得更加清楚,在附图中:

[0029] 图 1A 示出了根据实施例的 LCD 设备的框图;

[0030] 图 1B 示出了根据另一实施例的 LCD 设备的框图;

[0031] 图 1C 示出了图 1B 中示出的时钟装置和延迟线的详细示意图;

[0032] 图 2A 示出了根据实施例的输入到图 1A 或图 1B 中示出的 LCD 设备或者从图 1A 或图 1B 中示出的 LCD 设备输出的信号或数据的时序图;

[0033] 图 2B 示出了输入到图 1A 或图 1B 中示出的 LCD 设备或者从图 1A 或图 1B 中示出的 LCD 设备输出的第二数据的格式;

[0034] 图 3 示出了根据另一实施例的输入到图 1A 或图 1B 中示出的 LCD 设备或者从图 1A 或图 1B 中示出的 LCD 设备输出的信号或数据的时序图;

[0035] 图 4A 示出了连接到图 1A 中示出的源驱动器的显示面板;

[0036] 图 4B 示出了在图 4A 中示出的显示面板中包括的液晶单元;

[0037] 图 4C 示出了描绘施加到图 4B 中示出的液晶单元的差分电压的曲线图;

[0038] 图 5 示出了根据另一实施例的 LCD 设备的框图;

[0039] 图 6 示出了根据另一实施例的 LCD 设备的框图。

具体实施方式

[0040] 于 2007 年 2 月 26 日在韩国知识产权局提交的标题为“Liquid Crystal Display Device Having Time Controller and Source Driver(具有时间控制器和源驱动器的液晶显示装置)”的第 10-2007-0019132 号韩国专利申请的全部内容通过引用包含于此。

[0041] 现在,将在下文中参照示出了示例性实施例的附图来更充分地描述实施例。然而,实施例可以以不同的形式来实施,并不应该被理解为限于这里阐述的实施例。相反,提供这些实施例使得本公开将是彻底和完整的,并会将其范围充分地传达给本领域技术人员。相同的标号始终表示相同的元件。

[0042] 图 1A 示出了根据实施例的 LCD 设备 300 的框图。参照图 1A, LCD 设备 300 可以包括时间控制器 310 以及源驱动器 (SD#1 至 SD#6) 361 至 366。

[0043] 在图 1A 中, LCD 设备 300 包括六个源驱动器 (SD#1 至 SD#6) 361 至 366。然而, 源驱动器的数量不限于六个, 并且可以包括任意数量的源驱动器。

[0044] 时间控制器 310 可以从外部的主机系统 315 接收第一数据 D1, 控制第一数据将要被显示的位置和时间, 并将多条第二数据 D2 输出到源驱动器 361 至 366。外部的主机系统 315 可以为个人计算机 (PC)、图形卡、TV 的图形处理器等。时间控制器 310 可以包括时钟输出单元 (CLOCK) 317、锁相环路 (PLL) 319、控制器和缓冲存储器单元 311、分组数据发生器 320 和数据传输器 330。

[0045] 时钟输出单元 317 可以产生具有预定频率的时钟信号。可以根据控制器和缓冲存储器单元 311 的控制来调节时钟信号的预定频率和产生时序。

[0046] PLL 319 可以接收由时钟输出单元 317 产生的时钟信号, 并将具有相应的相位差的多个时钟信号 CLK 输出到源驱动器 361 至 366。因此, 从 PLL 319 输出的时钟信号 CLK 具有不同的相位。虽然 PLL 319 在图 1A 中示出为位于时钟输出单元 317 的外部, 但是 PLL 319 可以位于时钟输出单元 317 的内部。

[0047] 控制器和缓冲存储器单元 311 可以接收来自主机系统 315 的第一数据 D1 和各种控制信号。然后, 控制器和缓冲存储器单元 311 可以根据控制信号来临时存储第一数据 D1, 并确定第一数据 D1 将被显示的时间和位置 (地址) 等。各种控制信号可以包括水平同步信号 HSYNC 和垂直同步信号 VSYNC。

[0048] 分组数据发生器 320 可以利用第一数据 D1 (即, 将在像素处显示的图像数据) 和从控制器和缓冲存储器单元 311 输出的各种控制信号来产生包括头和有效载荷 (payload) 部分的分组数据。数据传输器 330 可以将从分组数据发生器 320 输出的数据传输到相应的源驱动器 361 至 366。

[0049] 分组数据的头可以包括与存储在有效载荷部分中的有效载荷数据相关的信息。例如, 根据头的值, 有效载荷数据可以包括与将数据从源驱动器 SD 加载到显示面板的时间相关的信息、数据所处的地址、作为改变施加到像素两端的电压的极性所需的时间的电荷共享时间等, 或者有效载荷数据可以包括将实际被显示的图像信息。

[0050] 时间控制器 310 还可以包括在数据传输器 330 和电源 323 之间的开关单元 340。开关单元 340 可以防止当数据传输器 330 没有传输数据时 (即, 在非激活时间段中) 施加电源电压。

[0051] 可以通过检测从数据传输器 330 输出的信号的水平并感测没有数据传输的时间段来接通或断开开关单元 340。即, 通过非激活时间段中断开开关单元 340, 从电源 323 没有电源电压被施加到数据传输器 330。电源电压可以产生差动电流。

[0052] 在图 1A 中, 开关单元 340 示出为开关。然而, 开关单元 340 可以为普通的电源电压控制装置。即, 开关单元 340 可以为检测从数据传输器 330 输出的信号的水平, 并响应于检测的结果来控制供电的电源控制装置。

[0053] 多个源驱动器 361 至 366 分别接收从时间控制器 310 输出的多条第二数据 D2, 并根据第二数据 D2 输出将被施加到显示面板 (未示出) 的每个液晶单元的两端的电压。每个源驱动器 SD 可以为数模反相器。因此, 可以将处于数字信号形式的每条第二数据 D2 转换为模拟电压, 然后输出。由于驱动液晶单元的分级 (gradation) 电压根据从源驱动器 361 至 366 输出的模拟电压来变化, 所以从液晶单元输出的光的亮度取决于从源驱动器 361 至

366 输出的模拟电压。

[0054] 时间控制器 310 和多个源驱动器 361 至 366 可以以点对点方式彼此连接。可以通过在其中信号线以点对点构造连接到源驱动器 361 至 366 的第一信号线部分 350 来独立地传输时钟信号 CLK。独立地被传输的时钟信号可以为从 PLL 319 输出的具有不同相位的时钟信号。可选择地,时钟信号 CLK 可以为具有未经 PLL319 进行相位延迟的不同相位的时钟信号。

[0055] 时钟控制器 310 和多个源驱动器 361 至 366 可以以点对点方式彼此连接。可以以分组数据的形式将多条第二数据 D2 通过以点对点方式连接到源驱动器 361 至 366 的第二信号线部分 355 独立地传输到相应的源驱动器 361 至 366。

[0056] 在图 1A 中,传输到源驱动器 (SD#6) 366 的数据“DATA+/-”表示数据 D2 为经反相的或未反相的差动信号。传输到源驱动器 (SD#6) 366 的时钟信号“CLK+/-”表示时钟信号 CLK 为经反相的或未反相的差动信号。

[0057] 图 1B 示出了根据另一实施例的 LCD 设备 301 的框图。参照图 1B, LCD 设备 301 可以包括代替了图 1A 中示出的 PLL 319 的延迟线 373。LCD 设备 301 的其余组件与图 1A 中示出的 LCD 设备 300 的组件相同,因此,将省略对其的详细描述。

[0058] 延迟线 373 可以从时钟输出单元 317 接收时钟信号 CLK,并使用延迟单元来延迟时钟信号 CLK。因此,延迟线 373 可以输出具有不同相位的多个时钟信号。虽然图 1B 示出了安装在时钟输出单元 317 外部的延迟线 373,但是延迟线 373 可以安装在时钟输出单元 317 内部。下面,将参照图 1C 来详细描述延迟线 373 中包括的延迟单元。

[0059] 图 1C 示出了图 1B 中示出的时钟输出单元 317 和延迟线 373。参照图 1C,延迟线 373 可以包括多个延迟单元 380。延迟单元 380 可以使用多个反相器 381 至 386 来实现。当通过反相器来实现延迟单元 380 时,可以通过调节电阻 R 和电容 C 来控制延迟的量。

[0060] 假设初始时钟信号 CLK 为 CLK0,其相位通过经过第一反相器 381 而被延迟的信号为第一时钟信号 CLK1,其相位通过经过两个反相器 381 和 382 而被延迟的信号为第二时钟信号 CLK2,等等。因此,如果时钟信号 CLK0 经过延迟线 373,则输出的具有不同相位的时钟信号的数量多于 LCD 设备 301 中的源驱动器的数量。可以将多条第二数据 D2 与相应的时钟信号 CLK0 至 CLK6 同步地输出到源驱动器 361 至 366。

[0061] 图 2A 示出了根据实施例的输入到图 1A 中示出的 LCD 设备 300 或图 1B 中示出的 LCD 设备 301 或者从图 1A 中示出的 LCD 设备 300 或图 1B 中示出的 LCD 设备 301 输出的信号或数据的时序图。参照图 2A,当数据使能信号 DE 为“高”时,将从主机系统 315 输出的第一数据 D1 传输到时间控制器 310。在 a3 时刻将从时间控制器 310 传输到第一源驱动器 (SD#1) 361 的第二数据 D2 输出。在 b1 时刻将传输到第二源驱动器 (SD#2) 362 的第二数据 D2 输出。在 c1 时刻将传输到第三源驱动器 (SD#3) 363 的第二数据 D2 输出,等等。如上所述,时钟信号经过 PLL 319(图 1A) 或延迟线 373(图 1B),从而产生具有不同相位的时钟信号。因此,与具有不同相位的时钟信号同步地输出多条第二数据,从而按不同的时序分别地输出多条数据。

[0062] 此外,可以单独地设定分组数据的数据加载时间。例如,多条数据被加载到相应的源驱动器 361 至 366 中的加载时间可以设定为彼此不同。例如,可以在 a4 时刻加载传输到第一源驱动器 361 的第二数据 D2,可以在 b2 时刻加载传输到第二源驱动器 362 的第二

数据 D2, 等等。这样, 通过在不同的时刻加载多条第二数据, 可以减小同时发生的开关噪声 (switching noise), 并且可以补偿由面板栅极线的延迟而导致的源驱动器之间的数据加载时间之间的差异。

[0063] 图 2B 示出了根据实施例的传输到源驱动器 361 至 366 的第二数据 D2 的格式。参照图 2B, 第二数据 D2 可以具有分组数据 430 的格式。分组数据 430 可以包括头 431 和有效载荷部分 435。

[0064] 头 431 可以包括与在有效载荷部分 435 中包括的数据相关的信息。有效载荷部分 435 可以包括与图像数据、加载时间、电荷共享时间等相关的实际信息。第二数据 D2 可以由分组数据发生器 320 (见图 1A 或图 1B) 产生。

[0065] 根据头 431 的值, 存储在有效载荷部分 435 中的有效载荷数据可以包括与将第二数据 D2 从源驱动器加载到面板显示部分的数据加载时间相关的信息。有效载荷数据还可以包括电荷共享时间、数据的地址、数据的大小信息等。

[0066] 例如, 假设头 431 指示后面的有效载荷部分 435 为数据加载时间, 并且有效载荷部分 435 包括预定的数据加载时间。在这种情况下, 接收包括有效载荷部分 435 的分组数据的源驱动器 SD 将该分组数据识别为数据加载时间, 并在预定的数据加载时间加载数据。详细地讲, 源驱动器 SD 对在第二数据 D2 中包括的加载时间信息进行解码, 并在对应的数据加载时间将第二数据 D2 加载到显示面板。

[0067] 可选择地, 假设头 431 指示后面的有效载荷部分 435 为图像数据, 并且有效载荷部分 435 包括图像数据。在这种情况下, 如果源驱动器 SD 接收包括有效载荷部分 435 的分组数据 430, 则源驱动器 SD 将分组数据 430 识别为图像数据。

[0068] 因此, 根据当前实施例的 LCD 设备 300 或 301 可以克服传统 LCD 设备的问题, 即, 当显示设定 (例如, 分辨率、色深、每个源驱动器的通道的数量等) 改变时, 现有的 IP 块不能被再利用。此外, 即使当显示所需的操作条件 (例如, 电荷共享时间、数据的精确地址、数据的大小信息等) 改变时, 根据当前实施例的 LCD 设备 300 或 301 根据改变的信息来产生分组数据。即, 通过以分组数据的形式产生第二数据, 可以再利用现有的 IP 块。

[0069] 图 3 示出了根据另一实施例的输入到图 1A 中示出的 LCD 设备 300 或图 1B 中示出的 LCD 设备 301 或者从图 1A 中示出的 LCD 设备 300 或图 1B 中示出的 LCD 设备 301 输出的信号或数据的时序图。参照图 3, 可以在数据传输时间段中传输两条分组数据。

[0070] 详细地讲, 可以在数据传输时间段中传输将被输出到显示面板的一条水平线的数据的量。与显示面板的一条线对应的数据可以被分为两条或更多条分组数据, 并且可以单独地传输这两条或更多条分组数据。

[0071] 第一次传输到相应的源驱动器的分组数据的加载时间可以被设定为具有预定的间隔, 从而在不同的加载时间将分组数据加载到相应的源驱动器。此外, 第二次传输到相应的源驱动器的分组数据的加载时间可以被设定为具有预定的间隔, 从而在不同的加载时间将分组数据加载到相应的源驱动器。即, 可以以如下的方式设定分组数据的加载时间, 即, 在 a5 时刻加载分组数据 510, 在 b5 时刻加载分组数据 520, 在 c5 时刻加载分组数据 530, 等等。此外, 可以以如下的方式设定分组数据的加载时间, 即, 在不同的时间加载分组数据 515、分组数据 525、分组数据 535 等。

[0072] 结果, 实施例可以减少当模拟数据被加载到 LCD 面板中时由大量的耗电量

(current consumption) 引起的电源噪声所导致的源驱动器的不稳定的操作 (erratic operation)。当由源驱动器的电源电压的不稳定性而导致不能以高速度接收从时间控制器传输的数据时,会发生这种不稳定操作。

[0073] 图 4A 示出了连接到图 1A 或图 1B 中示出的源驱动器 361 至 366 的显示面板 600。显示面板 600 可以包括多个液晶单元 610、栅驱动 (GD) 单元 605 和源驱动 (SD) 单元 601。

[0074] 如果施加到液晶单元的电压的极性全都相同,则会出现颜色的明显变化,所以位于交叉点的液晶单元的极性会彼此不同。如图 4A 中所示,相邻的液晶单元具有不同的极性。此外,每个液晶单元的电压的极性可以不断地变化。

[0075] 图 4B 示出了在图 4A 中示出的显示面板 600 中包括的液晶单元 610。液晶单元 610 的亮度可以取决于在液晶单元 610 的两端施加的电压的幅度。液晶单元 610 的电压的极性可不断地变化。如图 4B 中所示,可以将 (+) 电压和 (-) 电压分别施加到 A 端和 B 端,从而在 A 端和 B 端之间产生 1 伏的电压差。然后,可以将 (-) 电压和 (+) 电压分别施加到 A 端和 B 端,从而在 A 端和 B 端之间产生 1 伏的电压差。

[0076] 图 4C 示出了描绘施加到图 4B 中示出的液晶单元 610 的差分电压的曲线图。A 端的电压如曲线图 630 中描绘的进行变化, B 端的电压如曲线图 650 中描绘的进行变化。

[0077] 当 A 端和 B 端的电压变化时,参考电压被设定为 0 伏,两个电压的和变为 0 伏。将 A 端或 B 端的电压从最大电压或最小电压改变为 0 伏所需的时间被称为电荷共享时间。在当前实施例中,电荷共享时间与从 t_1 至 t_3 的时间对应。在当前实施例中,可以通过在分组数据中包括电荷共享时间和起始时间的分组数据来改变电荷共享时间。

[0078] 图 5 示出了根据另一实施例的 LCD 设备 700 的框图,其中,每条时钟信号线 705、707 和 709 连接到两个源驱动器。图 5 的其余构造与图 1A 的构造相同,因此将省略对其的详细描述。此外,本领域普通技术人员应该理解的是,时钟信号线可以连接到两个以上的源驱动器。

[0079] 图 6 示出了根据另一实施例的 LCD 设备 800 的框图。参照图 6,每条时钟信号线 801 至 806 可以连接到对应的数据信号线 811 至 816。因此,每个时钟信号可以被嵌入对应的数据信号中,并且所得到的信号可以被传输。即,可以使用嵌入技术将时钟信号与对应的第二数据 D2 结合,并且在单条线上将所得到的数据传输到源驱动器 SD,而不是通过如图 1A 中所示的用于时钟信号的单独的第一信号线部分将所得到的数据传输到源驱动器 SD。所述嵌入技术对于本领域普通技术人员是公知的。

[0080] 如上所述,在根据本发明的 LCD 设备中,通过以点对点方式连接时间控制器和源驱动器,并以分组数据的形式传输时间控制器的输出数据,可以增大被传输的数据的量,并且可以减少 EMI。此外,通过使用分组格式的数据,可以再利用 LCD 设备中的 IP 块。此外,通过防止在没有数据通过开关单元被传输到源驱动器的时间段内供应差动电流,可以降低功耗。

[0081] 已经在这里公开了示例性实施例,虽然采用了下位概念,但是仅在一般描述性的意义上而非出于限制性的目的来使用并解释这些下位概念。因此,本领域普通技术人员将理解的是,在不脱离如权利要求中阐述的实施例的精神和范围的情况下,可以在形式和细节方面做出各种改变。




图1A




图1B




图1C




图 2A




图 2B




图3




图4A




图4B




图4C




图 5




图6

专利名称(译)	具有时间控制器和源驱动器的液晶显示装置		
公开(公告)号	CN101256753B	公开(公告)日	2014-05-07
申请号	CN200810081705.5	申请日	2008-02-25
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星电子株式会社		
[标]发明人	李在烈 朴大振 金钟善		
发明人	李在烈 朴大振 金钟善		
IPC分类号	G09G3/36		
CPC分类号	G09G2310/0297 G09G2330/06 G09G3/3614 G09G2300/0426 G09G3/3611		
代理人(译)	李友佳		
优先权	1020070019132 2007-02-26 KR		
其他公开文献	CN101256753A		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供了一种液晶显示(LCD)设备，所述LCD设备包括时间控制器和多个源驱动器。时间控制器可以接收第一数据，并输出多个时钟信号和多个第二数据，以显示第一数据。多个源驱动器可以接收来自时间控制器的多条第二数据和多个时钟信号，将多条第二数据转换为多条模拟数据，并将多条模拟数据输出到显示面板。时间控制器可以以点对点方式连接到多个源驱动器。第二数据具有分组数据格式。

