



(12) 发明专利

(10) 授权公告号 CN 101174064 B

(45) 授权公告日 2010.06.02

(21) 申请号 200710108934.7

CN 1345024 A, 2002.04.17, 全文.

(22) 申请日 2007.06.07

CN 1512474 A, 2004.07.14, 全文.

(66) 本国优先权数据

审查员 刘丹

200610087953.1 2006.06.08 CN

(73) 专利权人 友达光电股份有限公司

地址 中国台湾新竹市

(72) 发明人 易建宇 李易书

(74) 专利代理机构 北京三友知识产权代理有限公司 11127

代理人 田野

(51) Int. Cl.

G02F 1/1362 (2006.01)

G02F 1/133 (2006.01)

G09G 3/36 (2006.01)

(56) 对比文件

US 2003/0193459 A1, 2003.10.16, 全文.


权利要求书 5 页 说明书 7 页 附图 7 页

(54) 发明名称

液晶显示器的驱动电路、时序控制器及其驱动方法

(57) 摘要

本发明是有关于一种液晶显示器的驱动电路、时序控制器及其驱动方法,其中,时序控制器包括视频数据判断电路及降功耗的源极/栅极时序控制电路。视频数据判断电路用以接收视频数据。若视频数据为非全画面视频数据,则视频数据判断电路由视频数据分析出一有效分辨率参数值;且若视频数据的有效数据小于液晶面板的分辨率,则视频数据判断电路启动该降功耗的源极/栅极时序控制电路,使得降功耗的源极/栅极时序控制电路控制复数栅极驱动芯片与复数源极驱动芯片降低其导通次数。



1. 一种液晶显示器的驱动电路,适用于驱动一液晶面板,该液晶面板具有复数数据线与复数栅极线,该驱动电路包括:

复数源极驱动芯片,与该液晶面板电性连接;

复数栅极驱动芯片,与该液晶面板电性连接;以及

一时序控制器,分别与所述的源极驱动芯片及所述的栅极驱动芯片电性连接,该时序控制器包括:

一降功耗的源极/栅极时序控制电路,适于控制所述的源极驱动芯片与所述的栅极驱动芯片,使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极线数的信道数来驱动该液晶面板;以及

一视频数据判断电路,与该降功耗的源极/栅极时序控制电路电性连接,其接收一视频数据,并由该视频数据分析出一有效分辨率参数值,且能依据该有效分辨率参数值启动该降功耗的源极/栅极时序控制电路。

2. 如权利要求1所述的驱动电路,其中该视频数据判断电路适于判断该视频数据为一非全画面数据。

3. 如权利要求1所述的驱动电路,其中该视频数据判断电路适于判断该视频数据的有效分辨率小于该液晶面板的分辨率。

4. 如权利要求1所述的驱动电路,其中该视频数据判断电路适于将该有效分辨率参数值传送至该降功耗的源极/栅极时序控制电路,使得该降功耗的源极/栅极时序控制电路依据该有效分辨率参数值产生一非全画面驱动控制信号/数据与一数据时序,以控制所述的栅极驱动芯片与所述的源极驱动芯片的运作。

5. 如权利要求4所述的驱动电路,其中该时序控制器还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路包含一极性判断电路,其适于判断该降功耗的源极/栅极时序控制电路所提供的非全画面驱动控制信号/数据的极性。

6. 如权利要求5所述的驱动电路,其中该低频全画面驱动控制电路包含一计时器,其适于计时一预设时间,继而该低频全画面驱动控制电路输出一全画面驱动数据至所述的源极驱动芯片及所述的栅极驱动芯片,以进行低频率的电压更新工作来维持该液晶面板内液晶分子充/放电。

7. 如权利要求1所述的驱动电路,其中该视频数据判断电路启动该降功耗的源极/栅极时序控制电路,以供该降功耗的源极/栅极时序控制电路控制所述的栅极驱动芯片与所述的源极驱动芯片降低其导通次数。

8. 如权利要求1所述的驱动电路,其中该时序控制器还包括另一源极/栅极时序控制电路,且当该视频数据为一全画面视频数据时,该视频数据判断电路适于启动该另一源极/栅极时序控制电路,使得该另一源极/栅极时序控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片的运作。

9. 如权利要求1所述的驱动电路,其中该时序控制器还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路分别与该视频数据判断电路、该降功耗的源极/栅极时序控制电路、所述的源极驱动芯片及所述的栅极驱动芯片电性连接。

10. 如权利要求1所述的驱动电路,其中该时序控制器还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路包含一计时器,其适于计时一预设时间,该低频全画面驱

动控制电路输出一全画面驱动控制信号 / 数据至所述的源极驱动芯片及所述的栅极驱动芯片,直到该预设时间结束为止。

11. 如权利要求 1 所述的驱动电路,其中该视频数据判断电路包含一线计数器,该视频数据判断电路是通过该线计数器记录其针对该视频数据所判断出的非有效数据线数。

12. 如权利要求 11 所述的驱动电路,其中该视频数据判断电路还包括一比较器,该视频数据判断电路通过该比较器得到该视频数据的一影像画面中的有效数据线数。

13. 一种液晶显示器的驱动方法,适用于配合一驱动电路以驱动一液晶面板,该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片,且该液晶面板具有复数数据线与复数栅极线,该方法包括下述步骤:

接收一视频数据;

分析出该视频数据的非全画面分辨率参数值;以及

根据该非全画面分辨率参数值,提供一非全画面驱动控制信号 / 数据,适于控制所述的源极驱动芯片与所述的栅极驱动芯片,使其通过少于该液晶面板的数据线数的写入数据次数及 / 或少于该液晶面板的栅极线数的信道数来驱动该液晶面板。

14. 如权利要求 13 所述的方法,其中该方法于接收该视频数据后,还包括下述步骤:

分析出该视频数据的全画面分辨率参数值;以及

根据该全画面分辨率参数值,提供一全画面驱动控制信号 / 数据,适于控制所述的源极驱动芯片与所述的栅极驱动芯片,使其通过等于该液晶面板的数据线数的写入数据次数及等于该液晶面板的栅极线数的信道数来驱动该液晶面板。

15. 如权利要求 13 所述的方法,其中该方法于应用该非全画面驱动控制信号 / 数据控制所述的源极驱动芯片与所述的栅极驱动芯片的运作后,还包括下述步骤:

提供一全画面驱动控制信号 / 数据至所述的源极驱动芯片与所述的栅极驱动芯片,以控制所述的源极驱动芯片与所述的栅极驱动芯片,使其进行低频率的电压更新工作来维持该液晶面板的液晶分子充 / 放电。

16. 如权利要求 15 所述的方法,其中该方法还包括下述步骤:

在提供该全画面驱动控制信号 / 数据至所述的源极驱动芯片与所述的栅极驱动芯片之前,判断该非全画面驱动控制信号 / 数据的极性,以使该液晶面板上不会产生影像闪烁的情形。

17. 如权利要求 13 所述的方法,其中该方法于应用该非全画面驱动控制信号 / 数据控制所述的源极驱动芯片与所述的栅极驱动芯片的运作的步骤中,一降功耗的源极 / 栅极时序控制电路被启动,且一低频全画面驱动控制电路计时一预设时间,继而该低频全画面驱动控制电路输出一全画面驱动控制信号 / 数据至所述的源极驱动芯片及所述的栅极驱动芯片。

18. 如权利要求 17 所述的方法,其中若该低频全画面驱动控制电路未计时到该预设时间时,一视频数据判断电路则继续启动该降功耗的源极 / 栅极时序控制电路。

19. 如权利要求 17 所述的方法,其中该低频全画面驱动控制电路还包含有一极性判断电路,以判断该降功耗的源极 / 栅极时序控制电路所提供的非全画面驱动控制信号 / 数据的极性。

20. 如权利要求 13 所述的方法,其中该方法于应用该非全画面驱动控制信号 / 数据控

制信号控制所述的源极驱动芯片与所述的栅极驱动芯片的运作的步骤中,该降功耗的源极 / 栅极时序控制电路依据该视频数据的非全画面分辨率参数值产生该非全画面驱动控制信号 / 数据与一数据时序,以控制所述的栅极驱动芯片与所述的源极驱动芯片的运作。

21. 如权利要求 13 所述的方法,其中该方法于接收该视频数据后,还包括下述步骤:

若该视频数据为一全画面视频数据,则启动一源极 / 栅极时序控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片的运作,使其通过等于该液晶面板的数据线数的写入数据次数及等于该液晶面板的栅极线数的信道数来驱动该液晶面板。

22. 一种时序控制器,适用于一液晶显示器的驱动电路中,包括:

一降功耗的源极 / 栅极时序控制电路,分别与复数源极驱动芯片及复数栅极驱动芯片电性连接,适于控制所述的源极驱动芯片与所述的栅极驱动芯片,使其通过少于液晶面板的数据线数的写入数据次数及 / 或少于液晶面板的栅极线数的信道数来驱动该液晶面板;以及

一视频数据判断电路,与该降功耗的源极 / 栅极时序控制电路连接,其接收一视频数据,并由该视频数据分析出一有效分辨率参数值,且能依据该有效分辨率参数值启动该降功耗的源极 / 栅极时序控制电路进行操作。

23. 如权利要求 22 所述的时序控制器,其中该视频数据判断电路适于判断该视频数据的有效分辨率,且若该视频数据的有效分辨率小于该液晶面板的分辨率,该视频数据判断电路则启动该降功耗的源极 / 栅极时序控制电路。

24. 如权利要求 22 所述的时序控制器,其中该视频数据判断电路适于将该有效分辨率参数值传送至该降功耗的源极 / 栅极时序控制电路,使得该降功耗的源极 / 栅极时序控制电路依据该有效分辨率参数值产生一非全画面驱动控制信号 / 数据与一数据时序,以控制所述的栅极驱动芯片与所述的源极驱动芯片的运作。

25. 如权利要求 22 所述的时序控制器,其中该视频数据判断电路启动该降功耗的源极 / 栅极时序控制电路,以供该降功耗的源极 / 栅极时序控制电路控制所述的栅极驱动芯片与所述的源极驱动芯片降低其导通次数。

26. 如权利要求 22 所述的时序控制器,其中该时序控制器还包括另一源极 / 栅极时序控制电路,且当该视频数据为一全画面视频数据时,该视频数据判断电路适于启动该另一源极 / 栅极时序控制电路,使得该另一源极 / 栅极时序控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片的运作。

27. 如权利要求 22 所述的时序控制器,其中该时序控制器还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路包含有一极性判断电路,其适于判断该降功耗的源极 / 栅极时序控制电路所提供的非全画面驱动控制信号 / 数据的极性。

28. 如权利要求 22 所述的时序控制器,其中该时序控制器还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路分别与该视频数据判断电路、该降功耗的源极 / 栅极时序控制电路、所述的源极驱动芯片及所述的栅极驱动芯片电性连接。

29. 如权利要求 28 所述的时序控制器,其中该降功耗的源极 / 栅极时序控制电路被启动后,该低频全画面驱动控制电路计时一预设时间,继而该低频全画面驱动控制电路输出一全画面驱动控制信号 / 数据至所述的源极驱动芯片及所述的栅极驱动芯片。

30. 如权利要求 29 所述的时序控制器,其中该低频全画面驱动控制电路未计时到该预

设时间,该视频数据判断电路继续启动该降功耗的源极 / 栅极时序控制电路。

31. 一种时序控制器,适用于一适于驱动一液晶面板的驱动电路中,该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片,该时序控制器包括:

一降功耗的源极 / 栅极时序控制电路,适于控制所述的源极驱动芯片与所述的栅极驱动芯片,使其通过少于该液晶面板的数据线数的写入数据次数及 / 或少于该液晶面板的栅极线数的信道数来驱动该液晶面板;以及

一视频数据判断电路,与该降功耗的源极 / 栅极时序控制电路电性连接,其接收一视频数据,并由该视频数据分析出一有效分辨率参数值,且能依据该有效分辨率参数值启动该降功耗的源极 / 栅极时序控制电路。

32. 如权利要求 31 所述的时序控制器,其中该视频数据判断电路适于判断该视频数据为一非全画面数据。

33. 如权利要求 31 所述的时序控制器,其中该视频数据判断电路适于判断该视频数据的有效分辨率小于该液晶面板的分辨率。

34. 如权利要求 31 所述的时序控制器,其中该视频数据判断电路适于将该有效分辨率参数值传送至该降功耗的源极 / 栅极时序控制电路,使得该降功耗的源极 / 栅极时序控制电路依据该有效分辨率参数值产生一非全画面驱动控制信号 / 数据与一数据时序,以控制所述的栅极驱动芯片与所述的源极驱动芯片的运作。

35. 如权利要求 34 所述的时序控制器,还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路包含一极性判断电路,其适于判断该降功耗的源极 / 栅极时序控制电路所提供的非全画面驱动控制信号 / 数据的极性。

36. 如权利要求 35 所述的时序控制器,其中该低频全画面驱动控制电路包含一计时器,其适于计时一预设时间,继而该低频全画面驱动控制电路输出一全画面驱动控制信号 / 数据至所述的源极驱动芯片及所述的栅极驱动芯片。

37. 如权利要求 31 所述的时序控制器,还包括另一源极 / 栅极时序控制电路,且当该视频数据为一全画面视频数据时,该视频数据判断电路适于启动该另一源极 / 栅极时序控制电路,使得该另一源极 / 栅极时序控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片的运作。

38. 如权利要求 31 所述的时序控制器,还包括一低频全画面驱动控制电路,其适于送出一全画面驱动控制信号 / 数据至所述的栅极驱动芯片及所述的源极驱动芯片,以进行低频率的电压更新工作来维持该液晶面板内液晶分子充 / 放电。

39. 如权利要求 31 所述的时序控制器,还包括一低频全画面驱动控制电路,分别与该视频数据判断电路、该降功耗的源极 / 栅极时序控制电路、所述的源极驱动芯片及所述的栅极驱动芯片电性连接。

40. 如权利要求 31 所述的时序控制器,还包括一低频全画面驱动控制电路,该低频全画面驱动控制电路包含一计时器,其适于计时一预设时间,该低频全画面驱动控制电路输出一全画面驱动控制信号 / 数据至所述的源极驱动芯片及所述的栅极驱动芯片,直到该预设时间结束为止。

41. 如权利要求 31 所述的时序控制器,其中该视频数据判断电路包含一线计数器,该视频数据判断电路是通过该线计数器记录其针对该视频数据所判断出的非有效数据线数。

42. 如权利要求 41 所述的时序控制器,其中该视频数据判断电路还包含一比较器,该视频数据判断电路通过该比较器得到该视频数据的一影像画面中的有效数据线数。

液晶显示器的驱动电路、时序控制器及其驱动方法

技术领域

[0001] 本发明是关于一种液晶显示器的技术领域,尤指一种适用于薄膜晶体管液晶显示器的驱动电路、时序控制器及其驱动方法。

背景技术

[0002] 图 1 显示公知薄膜晶体管液晶显示器的液晶面板 1 的示意图。假设该液晶面板 1 的全画面分辨率为 1024×768 , 所以液晶面板 1 在显示影像画面时, 组设于液晶面板 1 上的复数个栅极驱动芯片 (Gate Driver IC) (图中未示) 会被导通 768 次, 组设于液晶面板 1 上的复数个源极驱动芯片 (Source Driver IC) (图中未示) 会被导通 1024×3 (R, G, B) 次。然而, 从外部电路所传送的影像画面的分辨率若为非全画面的分辨率 640×480 时, 其有效显示区 10 如图 1 所示。由于公知薄膜晶体管液晶显示器的驱动电路的设计缘故, 液晶面板 1 在显示分辨率为 640×480 的影像画面时, 液晶面板 1 上的所述的栅极驱动芯片仍会导通 768 次, 液晶面板 1 上的所述的源极驱动芯片仍会导通 1024 次。故, 对于非有效显示区 11 而言, 公知液晶面板 1 仍会控制与该非有效显示区 11 相关的栅 / 源极驱动芯片进行动作, 如此将造成不必要的功率浪费。

发明内容

[0003] 本发明的目的之一是提供一种液晶显示器的驱动电路及其驱动方法, 以能降低驱动电路的功率消耗。

[0004] 本发明的另一目的是提供一种液晶显示器的驱动电路及其驱动方法, 以能减少送至驱动电路的时钟 / 数据输出次数。

[0005] 本发明的另一目的是在提供一种适用于一液晶显示器的驱动电路的时序控制器, 以能减少送至驱动电路的时钟 / 数据输出次数。

[0006] 依据本发明的一技术态样, 是提供一种液晶显示器的驱动电路, 其适用于驱动一液晶面板, 该液晶面板具有复数数据线与复数栅极线, 该驱动电路包括: 复数源极驱动芯片、复数栅极驱动芯片及时序控制器。所述的源极驱动芯片与液晶面板电性连接。所述的栅极驱动芯片亦与液晶面板电性连接。上述时序控制器分别与所述的源极驱动芯片及所述的栅极驱动芯片电性连接, 且其还包括: 降功耗的源极 / 栅极时序控制电路及视频数据判断电路。降功耗的源极 / 栅极时序控制电路适于控制所述的源极驱动芯片与所述的栅极驱动芯片, 使其通过少于该液晶面板的数据线数的写入数据次数及 / 或少于该液晶面板的栅极线数的信道数来驱动该液晶面板。视频数据判断电路与降功耗的源极 / 栅极时序控制电路电性连接, 其接收视频数据, 并由视频数据分析出有效分辨率参数值, 且能启动降功耗的源极 / 栅极时序控制电路进行操作。

[0007] 依据本发明的另一技术态样, 是提供一种液晶显示器的驱动电路的驱动方法, 其适用于配合一驱动电路以驱动一液晶面板, 该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片, 且该液晶面板具有复数数据线与复数栅极线, 该方法包括下述步骤: 接收一视频

数据；分析出该视频数据的非全画面分辨率参数值；以及根据该非全画面分辨率参数值，提供一非全画面驱动控制信号/数据，适于控制所述的源极驱动芯片与所述的栅极驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极线数的信道数来驱动该液晶面板。

[0008] 依据本发明的又一技术态样，是提出一种时序控制器，其适用于一液晶显示器的驱动电路中，该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片。该时序控制器包括：降功耗的源极/栅极时序控制电路及视频数据判断电路。降功耗的源极/栅极时序控制电路分别与复数源极驱动芯片及复数栅极驱动芯片电性连接，适于控制所述的源极驱动芯片与所述的栅极驱动芯片，使其通过少于液晶面板的数据线数的写入数据次数及/或少于液晶面板的栅极线数的信道数来驱动该液晶面板。视频数据判断电路与降功耗的源极/栅极时序控制电路电性连接，其接收一视频数据，并由视频数据分析出有效分辨率参数值，且能依据该有效分辨率参数值启动降功耗的源极/栅极时序控制电路进行操作。

[0009] 依据本发明的再一技术态样，是提出一种时序控制器，其适用于一液晶面板的驱动电路中，该驱动电路包括复数源极驱动芯片与复数栅极驱动芯片。该时序控制器包括：降功耗的源极/栅极时序控制电路及视频数据判断电路。降功耗的源极/栅极时序控制电路适于控制所述的源极驱动芯片与所述的栅极驱动芯片，使其通过少于该液晶面板的数据线数的写入数据次数及/或少于该液晶面板的栅极线数的信道数来驱动该液晶面板。视频数据判断电路与降功耗的源极/栅极时序控制电路电性连接，其接收一视频数据，并由视频数据分析出有效分辨率参数值，且能依据该有效分辨率参数值启动该降功耗的源极/栅极时序控制电路。

[0010] 上述视频数据判断电路判断视频数据是否为一全画面数据，若视频数据不是全画面数据，则视频数据判断电路由视频数据分析出该有效分辨率参数值。

[0011] 此外，视频数据判断电路并判断视频数据的有效分辨率是否小于液晶面板的分辨率，若视频数据的有效分辨率小于液晶面板的分辨率，则视频数据判断电路启动降功耗的源极/栅极时序控制电路。亦即，视频数据判断电路送出有效分辨率参数值至该降功耗的源极/栅极时序控制电路，使得降功耗的源极/栅极时序控制电路依据有效分辨率参数值产生一非全画面驱动控制信号/数据与一新的数据时序，以控制所述的栅极驱动芯片与所述的源极驱动芯片的运作。

[0012] 上述视频数据判断电路启动该降功耗的源极/栅极时序控制电路，以供该降功耗的源极/栅极时序控制电路控制所述的栅极驱动芯片与所述的源极驱动芯片降低其导通次数。

[0013] 时序控制器还包括源极/栅极时序控制电路，当视频数据为全画面视频数据时，视频数据判断电路启动源极/栅极时序控制电路，使得源极/栅极时序控制电路控制所述的源极驱动芯片及所述的栅极驱动芯片进行正常操作。

[0014] 时序控制器还包括低频全画面驱动控制电路，低频全画面驱动控制电路包括有极性判断电路，以判断降功耗的源极/栅极时序控制电路所提供的非全画面驱动控制信号/数据的极性。另外，低频全画面驱动控制电路分别与视频数据判断电路、降功耗的源极/栅极时序控制电路、所述的源极驱动芯片及所述的栅极驱动芯片电性连接。

[0015] 视频数据判断电路启动降功耗的源极/栅极时序控制电路之后，低频全画面驱动

控制电路计时一预设时间,继而低频全画面驱动控制电路输出全画面驱动控制信号/数据至所述的源极驱动芯片及所述的栅极驱动芯片。此外,视频数据判断电路继续启动该降功耗的源极/栅极时序控制电路,直到低频全画面驱动控制电路计时到预设时间为止。

附图说明

- [0016] 图 1 是公知薄膜晶体管液晶显示器的液晶面板模块的示意图。
- [0017] 图 2 是本发明一较佳实施例的液晶面板模块的功能方块图。
- [0018] 图 3 是本发明一较佳实施例的时序控制器的内部功能方块图。
- [0019] 图 4 是本发明一较佳实施例的动作流程图。
- [0020] 图 5 是本发明一较佳实施例的低频全画面驱动机制的流程图。
- [0021] 图 6A、图 6B 是公知源极驱动芯片的操作时钟示意图。
- [0022] 图 7A、图 7B 是本发明一较佳实施例的源极驱动芯片的操作时钟示意图。
- [0023] 图 8 是公知栅极驱动芯片的操作时钟示意图。
- [0024] 图 9 是本发明一较佳实施例的栅极驱动芯片的操作时钟示意图。
- [0025] 符号说明：
- [0026] 1, 24 液晶面板
- [0027] 10 有效显示区
- [0028] 11 非有效显示区
- [0029] 2 面板模块
- [0030] 21 时序控制器
- [0031] 211 视频数据判断电路
- [0032] 2111 线计数器
- [0033] 2112 比较器
- [0034] 212 降功耗的源极/栅极时序控制电路
- [0035] 213 源极/栅极时序控制电路
- [0036] 214 低频全画面驱动控制电路
- [0037] 2141 计时器
- [0038] 2142 极性判断电路
- [0039] 221, 222, 223 源极驱动芯片
- [0040] 231, 232, 233 栅极驱动芯片
- [0041] S405, S410, S415, S420, S425, S430, S435, S505, S510, S515, S520, S530 步骤

具体实施方式

[0042] 有关本发明的较佳实施例,敬请参照图 2~图 5。图 2 显示本发明较佳实施例的面板模块 2 的功能方块图,其是包括时序控制器 (TCON) 21、复数源极驱动芯片 221, 222, 223、复数栅极驱动芯片 231, 232, 233 及液晶面板 24。

[0043] 上述时序控制器 21 分别与所述的源极驱动芯片 221, 222, 223 及所述的栅极驱动芯片 231, 232, 233 电性连接,以供时序控制器 21 能控制所述的源极驱动芯片 221, 222, 223 及所述的栅极驱动芯片 231, 232, 233 的运作。所述的源极驱动芯片 221, 222, 223 及所述的

栅极驱动芯片 231, 232, 233 皆与液晶面板 24 电性连接。

[0044] 图 3 进一步显示时序控制器 21 的内部功能方块图, 其是包括视频数据判断电路 211、降功耗的源极 / 栅极时序控制电路 212、源极 / 栅极时序控制电路 213 及低频全画面驱动控制电路 214, 其中视频数据判断电路 211 还包括线计数器 (Line Counter) 2111 与比较器 2112, 低频全画面驱动控制电路 214 还包括计时器 2141 与极性判断电路 2142。

[0045] 上述视频数据判断电路 211 分别与降功耗的源极 / 栅极时序控制电路 212、源极 / 栅极时序控制电路 213 及低频全画面驱动控制电路 214 电性连接。降功耗的源极 / 栅极时序控制电路 212 分别与所述的栅极驱动芯片 231, 232, 233 及所述的源极驱动芯片 221, 222, 223 电性连接。源极 / 栅极时序控制电路 213 分别与所述的栅极驱动芯片 231, 232, 233 及所述的源极驱动芯片 221, 222, 223 电性连接。低频全画面驱动控制电路 214 分别与降功耗的源极 / 栅极时序控制电路 212、所述的栅极驱动芯片 231, 232, 233 及所述的源极驱动芯片 221, 222, 223 电性连接。

[0046] 此外, 前述的时序控制器 21 的降功耗的源极 / 栅极时序控制电路 212 适于控制所述的栅极驱动芯片 231, 232, 233 及所述的源极驱动芯片 221, 222, 223 的作动, 使它们通过少于液晶面板 24 的数据线数的写入数据次数及 / 或少于液晶面板 24 的栅极线数的信道数来驱动该液晶面板 24。另一方面, 数据判断电路 211 接收一视频数据 (图中未示), 并从此视频数据 (图中未示) 分析出一有效分辨率参数值, 再依据此有效分辨率参数值启动降功耗的源极 / 栅极时序控制电路 212。至于详细的启动过程, 将叙述于后。

[0047] 图 4 显示本发明较佳实施例的作动流程图, 有关其说明, 敬请一并参照图 2 与图 3。首先, 视频数据判断电路 211 接收外部输入的视频数据与同步信号 (步骤 S405)。接着, 视频数据判断电路 211 对视频数据进行判断, 以判断视频数据是否为全画面视频数据 (步骤 S410)。

[0048] 于本实施例中, 视频数据判断电路 211 是对一整条线的数据有效期间 (Data Enable) 中的视频数据 (R、G、B) 进行逐点判断, 若该条线的视频数据值均为 0 (R、G、B 每一点的值均为 0), 则表示该条线所送出的影像画面为黑色画面。借此, 视频数据判断电路 211 便可通过上述手段来判断出某些视频数据 (例如: DVD 影片, 其上下两端皆为黑色画面, 中间为影像画面) 所送出的整个影像画面 (Frame) 中有几条黑色画面, 且判断出整条线为黑色画面的位置所在何处。另外, 通过这种方式, 视频数据判断电路 211 可得知目前整个影像画面中, 在一个垂直同步信号 (V_{sync}) 的时间中所送出的有效数据线数, 亦即视频数据判断电路 211 可在一整个影像画面中找出有效数据线数。

[0049] 若该视频数据被判断为全画面视频数据, 则视频数据判断电路 211 启动源极 / 栅极时序控制电路 213, 使得源极 / 栅极时序控制电路 213 控制所述的栅极驱动芯片 231, 232, 233 及所述的源极驱动芯片 221 进行正常运作 (步骤 S415)。

[0050] 若该视频数据被判断为非全画面视频数据, 则视频数据判断电路 211 由视频数据分析出视频数据的有效分辨率参数值, 例如: 有效数据行数 / 列数 (步骤 S420)。此外, 视频数据判断电路 211 并会持续对视频数据进行分析, 直到一默认值为止, 以确认视频数据的有效分辨率参数值是否固定。

[0051] 例如: 视频数据判断电路 211 对每一条线进行逐点判断, 以判断该条线是否为有效数据。若整条线为黑色画面, 则代表该条线可能为非有效数据。若该整条线不是全部为

黑色画面,则代表该条线可能为有效数据。此外,视频数据判断电路 211 更可通过线计数器 2111 来记录其所判断出的非有效数据线数。例如:对于 DVD 这一类的影像画面,视频数据判断电路 211 通过线计数器 2111 记录影像画面中上端黑色画面与下端黑色画面中的非有效数据的线数,继而视频数据判断电路 211 通过比较器 2112 进行处理,以得到在一整个影像画面中的有效数据线数。若经过复数个影像画面后,所述的影像画面的有效数据线的数目皆相同,则代表 DVD 影片所送出的有效分辨率参数值已经固定,其中所述的影像画面的数量等于该默认值。

[0052] 接着,视频数据判断电路 211 判断有效分辨率是否小于液晶面板 24 的分辨率(步骤 S425)。若视频数据中的有效分辨率小于液晶面板 24 的分辨率,则视频数据判断电路 211 启动降功耗的源极/栅极时序控制电路 212,使得降功耗的源极/栅极时序控制电路 212 控制所述的栅极驱动芯片 231,232,233 与所述的源极驱动芯片 221,222,223 降低其导通次数,以降低驱动电路的功率耗损,且亦能减少送至驱动电路的时钟/数据输出次数(步骤 S430)。

[0053] 例如:有效分辨率小于液晶面板 24 的分辨率时,视频数据判断电路 211 送出有效分辨率参数值至降功耗的源极/栅极时序控制电路 212,使得降功耗的源极/栅极时序控制电路 212 依据该有效分辨率参数值而产生一非全画面驱动控制信号/数据与新的数据时序,以供所述的栅极驱动芯片 231,232,233 及所述的源极驱动芯片 221,222,223 依据此非全画面驱动控制信号/数据与新的数据时序来进行操作。

[0054] 若视频数据判断电路 211 所提供的有效分辨率参数值为 640×480 ,且液晶面板 24 的分辨率为 1024×768 ,则降功耗的源极/栅极时序控制电路 212 送出 $N+480$ 个栅极控制信号至所述的栅极驱动芯片 231,232,233,且降功耗的源极/栅极时序控制电路 212 送出 $M \times 3 + 640 \times 3$ 个源极控制信号,其中 N 为有效显示区的起始线数, M 为有效显示区的起始点数。

[0055] 若视频数据中的有效分辨率大于液晶面板 24 的分辨率,则视频数据判断电路 211 启动源极/栅极时序控制器 213,以控制所述的栅极驱动芯片 231,232,233 及所述的源极驱动芯片 221 进行正常运作(步骤 S435)。

[0056] 由于液晶面板 24 中的液晶分子无法长时间承受直流电压,所以在视频数据判断电路 211 启动降功耗的源极/栅极时序控制电路 212 之后,于液晶面板 24 的非显示区中的液晶分子必须进行电压更新,以避免劣化。因此,本发明并提供一低频全画面驱动机制,以避免液晶面板 24 的非显示区中的液晶分子劣化。

[0057] 图 5 显示低频全画面驱动机制的流程图,有关其说明,敬请一并参照图 2 与图 3。当视频数据判断电路 211 启动降功耗的源极/栅极时序控制电路 212 之后,视频数据判断电路 211 控制低频全画面驱动控制电路 214 运作。首先,低频全画面驱动控制电路 214 的计时器 2141 开始计时(步骤 S505)。继而,低频全画面驱动控制电路 214 判断计时器 2141 是否计时到一预设时间(步骤 S510),若计时器 2141 尚未计时到预设时间,则视频数据判断电路 211 继续控制降功耗的源极/栅极时序控制电路 212 的运作(步骤 S515)。若计时器 2141 计时到预设时间,则低频全画面驱动控制电路 214 开始送出全画面驱动控制信号/数据至所述的栅极驱动芯片 231,232,233 及所述的源极驱动芯片 221,222,223,以进行低频率的电压更新工作来维持液晶分子充/放电(步骤 S520)。

[0058] 当然,在低频全画面驱动控制电路 214 送出全画面驱动控制信号 / 数据之前,极性判断电路 2142 必须先判断降功耗的源极 / 栅极时序控制电路 212 所提供的非全画面驱动控制信号 / 数据的极性,以避免由降功耗的源极 / 栅极时序控制电路 212 切换到低频全画面驱动控制电路 214 时,传送具有错误极性的全画面驱动控制信号 / 数据至液晶分子而产生影像闪烁的情形。因此,低频全画面驱动控制电路 214 的极性判断电路 2142 先判断出降功耗的源极 / 栅极时序控制电路 212 所提供的非全画面驱动控制信号 / 数据的极性,继而低频全画面驱动控制电路 214 再输出全画面驱动控制信号 / 数据至所述的栅极驱动芯片 231, 232, 233 及所述的源极驱动芯片 221, 222, 223。

[0059] 低频全画面驱动控制电路 214 送出全画面驱动控制信号 / 数据之后,计时器 2141 被归零,并重新计数时间(步骤 S530)。

[0060] 为了更进一步理解本发明与公知技术的不同处,敬请参照图 6A~图 9,其中图 6A、图 6B 显示公知源极驱动芯片的操作时钟示意图,图 7A、图 7B 显示本发明较佳实施例的源极驱动芯片的操作时钟示意图,图 8 显示公知栅极驱动芯片的操作时钟示意图,图 9 显示本发明较佳实施例的栅极驱动芯片的操作时钟示意图。

[0061] 于图 6A 中,若液晶面板的分辨率为 1024×768 ,则无论视频数据的有效分辨率为何,公知源极驱动芯片的起始脉冲总是在液晶面板的第 1 个点便开始送出,且公知源极驱动芯片由第 1 个点开始输入写入数据(R、G、B),直到第 1024 个点才输出写入数据,以转换成相对应的电位。如图 6B 所示,对整个影像画面来说,需输出 768 次写入数据。

[0062] 相对地,于图 7A 中,若液晶面板的分辨率为 1024×768 ,且视频数据的有效分辨率为 640×480 时,则本实施例所提供的源极驱动芯片的起始脉波直到液晶面板的有效显示区的起始点(例如:第 193 点)才开始送出,且由第 193 点开始输入写入数据(R、G、B),直到第 832 点才输出写入数据,以转换成相对应的电位。且如图 7B 所示,对整个影像画面来说,仅需输出 480 次写入数据。因此,源极驱动芯片实际上对液晶面板所驱动的信道(Channel)数比 1024×3 少,亦即公知源极驱动芯片对液晶面板所驱动的信道(Channel)数为 1024×3 ,而本实施例的源极驱动芯片实际上对液晶面板所驱动的信道(Channel)数小于 1024×3 。

[0063] 类似地,于图 8 中,若液晶面板的分辨率为 1024×768 ,则无论视频数据的有效分辨率为何,公知栅极驱动芯片还是由第一条线送栅极控制信号(GateClock),因此需要送出 768 个栅极控制信号(Gate Clock),亦即栅极驱动芯片需要导通(Turn On)768 次。此外,对于公知栅极驱动芯片而言,输出致能信号(Output Enable, OE)永远为低电位。

[0064] 相对地,于图 9 中,若液晶面板的分辨率为 1024×768 ,且当视频数据的有效分辨率为 640×480 时,则本实施例所提供的栅极驱动芯片的输出致能信号是随视频数据的有效分辨率变化,例如:输出致能信号只有在第 145 条线至第 624 条线时,其准位才为低电位。因此,对于栅极驱动芯片而言,仅需在第 145~624 条线送出栅极控制信号。所以,栅极驱动芯片实际上对液晶面板所驱动的信道(Channel)数比 768 少。由于本实施例所提供的栅极 / 源极驱动芯片的导通次数比公知的栅极 / 源极驱动芯片少,因此的确可减少驱动电路的功率耗损,且亦能减少送至驱动电路的时钟 / 数据输出次数。

[0065] 由以上的说明可知,本发明所提供的时序控制器控制栅极 / 源极驱动芯片仅对有效显示区送出必要的控制信号,而不需对整个画面输出控制信号,以达成大幅减少驱动电

路的功率耗损。

[0066] 另,本发明所提供的时序控制器控制栅极 / 源极驱动芯片仅对有效显示区送出必要的控制信号,而不需对整个画面输出控制信号,以大幅减少送至源极驱动芯片与栅极驱动芯片的时钟 / 数据输出次数。

[0067] 上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以申请专利范围所述为准,而非仅限于上述实施例。




图 1




图 2




图 3




图 4




图 5




图 6A




图 7A

图 6B




图 7B




图 8




图 9

专利名称(译)	液晶显示器的驱动电路、时序控制器及其驱动方法		
公开(公告)号	CN101174064B	公开(公告)日	2010-06-02
申请号	CN200710108934.7	申请日	2007-06-07
[标]申请(专利权)人(译)	友达光电股份有限公司		
申请(专利权)人(译)	友达光电股份有限公司		
当前申请(专利权)人(译)	友达光电股份有限公司		
[标]发明人	易建宇 李易书		
发明人	易建宇 李易书		
IPC分类号	G02F1/1362 G02F1/133 G09G3/36		
代理人(译)	田野		
审查员(译)	刘丹		
优先权	200610087953.1 2006-06-08 CN		
其他公开文献	CN101174064A		
外部链接	Espacenet SIPO		

摘要(译)

本发明是有关于一种液晶显示器的驱动电路、时序控制器及其驱动方法，其中，时序控制器包括视频数据判断电路及降功耗的源极/栅极时序控制电路。视频数据判断电路用以接收视频数据。若视频数据为非全画面视频数据，则视频数据判断电路由视频数据分析出一有效分辨率参数值；且若视频数据的有效数据小于液晶面板的分辨率，则视频数据判断电路启动该降功耗的源极/栅极时序控制电路，使得降功耗的源极/栅极时序控制电路控制复数栅极驱动芯片与复数源极驱动芯片降低其导通次数。

