



(12) 发明专利申请

(10) 申请公布号 CN 101751885 A

(43) 申请公布日 2010.06.23

(21) 申请号 200910139619.X

(22) 申请日 2009.06.26

(30) 优先权数据

10-2008-0122149 2008.12.03 KR

(71) 申请人 乐金显示有限公司

地址 韩国首尔

(72) 发明人 赵舜东 南炫宅 姜正浩 金钟佑

(74) 专利代理机构 北京律诚同业知识产权代理有限公司 11006

代理人 徐金国

(51) Int. Cl.

G09G 3/36 (2006.01)


权利要求书 2 页 说明书 12 页 附图 13 页

(54) 发明名称

液晶显示设备及其驱动方法

(57) 摘要

提供了一种液晶显示设备及其驱动方法,能简化由脉冲驱动方法驱动的液晶显示设备的硬件构造并将用于存储数据的存储器的容量最小化。液晶显示设备包括液晶显示面板、时序控制器、数据驱动电路以及第一和第二栅极驱动 IC。时序控制器产生栅极时序控制信号和数据时序控制信号。数据驱动电路给数据线供给正极性/负极性模拟视频数据和正极性/负极性黑电压。第一栅极驱动 IC 移位第一栅极起始脉冲并在第一栅极输出使能信号的低逻辑期间顺序地给液晶显示面板的第一区块中包含的栅极线供给第一栅极脉冲。第二栅极驱动 IC 移位从第一栅极驱动 IC 供给的第一承载信号并顺序地给液晶显示面板的第二区块中包含的栅极线供给第二栅极脉冲。



1. 一种液晶显示设备,包括:

液晶显示面板,在该液晶显示面板上多条数据线和多条栅极线彼此交叉并且该液晶显示面板具有公共电极;

用于产生栅极时序控制信号和数据时序信号的时序控制器,其中所述栅极时序控制信号包括第一栅极起始脉冲、第二栅极起始脉冲、栅极移位时钟、第一栅极输出使能信号和第二栅极输出使能信号,且其中所述数据时序信号包括第一源极输出使能信号和第二源极输出使能信号;

数据驱动电路,其用于当所述第一和第二源极输出使能信号以相同的逻辑电平输入到该数据驱动电路时,给所述数据线供给正极性/负极性模拟视频数据电压,并响应于所述第二源极输出使能信号的脉冲给所述数据线供给正极性/负极性黑电压;

第一栅极驱动 IC,其用于根据所述栅极移位时钟移位所述第一栅极起始脉冲,并在所述第一栅极输出使能信号的低逻辑期间顺序地给所述液晶显示面板的第一区块中包含的栅极线供给与所述正极性/负极性模拟视频数据电压同步的第一栅极脉冲;以及

第二栅极驱动 IC,其用于根据所述栅极移位时钟移位从所述第一栅极驱动 IC 供给的第一承载信号,并在所述第二栅极输出使能信号的低逻辑期间顺序地给所述液晶显示面板的第二区块中包含的栅极线供给与所述正极性/负极性黑电压同步的第二栅极脉冲。

2. 根据权利要求 1 所述的液晶显示设备,其中所述数据驱动电路被构造成响应于所述第一源极输出使能信号的脉冲,给所述多条数据线施加供给到所述公共电极的公共电压和充电共享电压中的任意一个,其中所述充电共享电压被设为相邻数据线的平均电压。

3. 根据权利要求 1 所述的液晶显示设备,其中与所述正极性/负极性模拟视频数据电压同步的栅极脉冲的脉冲宽度和与所述正极性/负极性黑电压同步的栅极脉冲的脉冲宽度之和大于零并小于等于一个水平周期。

4. 根据权利要求 1 所述的液晶显示设备,其中所述第一栅极起始脉冲与所述第二栅极起始脉冲之间的时差大于等于四分之一帧周期并在四分之三帧周期以下。

5. 根据权利要求 1 所述的液晶显示设备,其中所述第二源极输出使能信号的脉冲宽度大于等于所述第一源极输出使能信号的脉冲宽度,所述第一源极输出使能信号的相位与所述第二源极输出使能信号的不同。

6. 一种驱动液晶显示设备的方法,所述液晶显示设备包括液晶显示面板,所述液晶显示面板上多条数据线和多条栅极线彼此交叉并具有公共电极,所述方法包括:

产生栅极时序控制信号和数据时序控制信号,其中所述栅极时序控制信号包括第一栅极起始脉冲、第二栅极起始脉冲、栅极移位时钟、第一栅极输出使能信号和第二栅极输出使能信号,且其中所述数据时序控制信号包括第一源极输出使能信号和第二源极输出使能信号;

通过使用数据驱动电路,当所述第一和第二源极输出使能信号以相同的逻辑电平输入时,给所述数据线供给正极性/负极性模拟视频数据电压,并响应于所述第二源极输出使能信号的脉冲给所述数据线供给正极性/负极性黑电压;

通过使用第一栅极驱动 IC,根据所述栅极移位时钟移位所述第一栅极起始脉冲,并在所述第一栅极输出使能信号的低逻辑期间顺序地给所述液晶显示面板的第一区块中包含的栅极线供给与所述正极性/负极性模拟视频数据电压同步的第一栅极脉冲;以及

通过使用第二栅极驱动 IC, 根据所述栅极移位时钟移位从所述第一栅极驱动 IC 供给的第一承载信号, 并在所述第二栅极输出使能信号的低逻辑期间顺序地给所述液晶显示面板的第二区块中包含的栅极线供给与所述正极性 / 负极性黑电压同步的第二栅极脉冲。

7. 根据权利要求 6 所述的方法, 其中当产生所述第一源极输出使能信号时, 通过使用所述数据驱动电路给所述多条数据线施加公共电压和充电共享电压中的任意一个, 其中所述公共电压供给到所述液晶显示面板的所述公共电极, 所述充电共享电压被设为相邻数据线的平均电压。

8. 根据权利要求 6 所述的方法, 其中与所述正极性 / 负极性模拟视频数据电压同步的栅极脉冲的脉冲宽度和与所述正极性 / 负极性黑电压同步的栅极脉冲的脉冲宽度之和大于零并小于等于一个水平周期。

9. 根据权利要求 6 所述的方法, 其中所述第一栅极起始脉冲与所述第二栅极起始脉冲之间的时差大于等于四分之一帧周期并在四分之三帧周期以下。

10. 根据权利要求 6 所述的方法, 其中所述第二源极输出使能信号的脉冲宽度大于等于所述第一源极输出使能信号的脉冲宽度, 所述第一源极输出使能信号的相位与所述第二源极输出使能信号的不同。

液晶显示设备及其驱动方法

[0001] 该申请要求 2008 年 12 月 3 日在韩国提交的韩国专利申请 No. 10-2008-122149 的优先权,在此援引该专利申请的全部内容作为参考。

技术领域

[0002] 本发明涉及一种脉冲驱动液晶显示设备及其驱动方法。

背景技术

[0003] 有源矩阵驱动液晶显示设备使用薄膜晶体管 (TFT) 作为开关元件来显示运动图像。因为与阴极射线管 (CRT) 相比,液晶显示设备可形成为较小的尺寸,所以其应用于电视以及便携式信息设备、办公机器、计算机等中的显示设备,并逐步取代 CRT。

[0004] 液晶显示设备具有运动模糊现象,其中运动图像的画面由于液晶的保持 (retention) 特性而变模糊。如图 1 中所示,CRT 以脉冲驱动方法显示图像,其中从荧光材料发射非常短时间的光以在一个单元中显示数据,然后不再从该单元发光。与此相比,如图 2 中所示,液晶显示设备以保持型驱动方法显示图像,其中在扫描周期过程中给液晶单元供给数据,然后充入到液晶单元中的数据保持到其余的场周期 (或帧周期)。

[0005] 因为 CRT 上显示的运动图像以脉冲驱动方法驱动,所以观看者感知到的图像变得很清晰,如图 3 中所示。相反,如图 4 中所示,在液晶显示设备上显示的运动图像中,观看者感知到的图像由于液晶的保持特性而变模糊。感知到的 CRT 和液晶显示设备的图像的差别是由在跟随该运动的观看者眼睛中暂时持续的图像的融合效果 (integration effect) 导致的。因此,即使液晶显示设备的响应速度较高,观看者也会由于眼睛的移动与每帧的静止图像之间的不协调而看到模糊图像。为了改善运动模糊现象,提出了通过在屏幕上显示视频数据之后在屏幕上插入黑数据 (black data) 来驱动液晶显示设备的脉冲驱动方法,即黑数据插入 (BDI) 法。例如,如图 5 中所示,根据黑数据插入法,将屏幕被分为三个区块,在所分区块的一个区块 A1 中通过每条线连续充入视频数据电压,在另一个区块 A2 中通过连续的四条线同时充入黑电压。这样,黑数据插入法通过在各个区块 A1 到 A3 中逐个地给视频数据线连续充电并通过四条线连续充入黑电压而实现了脉冲驱动效果。为了同时选择其中被充入黑电压的线,栅极驱动 IC 同时给相邻的栅极线施加栅极脉冲。

[0006] 然而,因为必须使液晶显示设备的驱动频率较高并给很多线存储大量的数据,所以该脉冲驱动方法需要很多线存储器。此外,将不可避免地使时序控制器的逻辑电路和控制算法则变得复杂。

发明内容

[0007] 鉴于上述现有技术的缺陷,本发明提出液晶显示设备及其驱动方法的多个示范性实施方式,其能同时实现简化由脉冲驱动方法驱动的液晶显示设备的硬件构造并用于存储数据的存储器的容量最小化。

[0008] 在一个方面中,提供一种液晶显示设备,包括:液晶显示面板,该液晶显示面板上

多条数据线和多条栅极线彼此交叉并且该液晶显示面板具有公共电极；用于产生栅极时序控制信号和数据时序控制信号的时序控制器，其中所述栅极时序控制信号包括第一栅极起始脉冲、第二栅极起始脉冲、栅极移位时钟、第一栅极输出使能信号和第二栅极输出使能信号，且其中所述数据时序控制信号包括第一源极输出使能信号和第二源极输出使能信号；数据驱动电路，其用于当所述第一和第二源极输出使能信号以相同的逻辑电平输入到数据驱动电路时给所述数据线供给正极性 / 负极性模拟视频数据电压，并响应于所述第二源极输出使能信号的脉冲给所述数据线供给正极性 / 负极性黑电压；第一栅极驱动 IC，其用于根据所述栅极移位时钟移位所述第一栅极起始脉冲，并在所述第一栅极输出使能信号的低逻辑器件顺序地给所述液晶显示面板的第一区块中包含的栅极线供给与所述正极性 / 负极性模拟视频数据电压同步的第一栅极脉冲；以及第二栅极驱动 IC，其用于根据所述栅极移位时钟移位从所述第一栅极驱动 IC 供给的第一承载信号，并在所述第二栅极输出使能信号的低逻辑器件顺序地给所述液晶显示面板的第二区块中包含的栅极线供给与所述正极性 / 负极性黑电压同步的第二栅极脉冲。

[0009] 在另一个方面中，提供一种驱动液晶显示设备的方法，所述液晶显示设备包括其上多条数据线和多条栅极线彼此交叉并具有公共电极的液晶显示面板，所述方法包括：产生栅极时序控制信号和数据时序控制信号，其中所述栅极时序控制信号包括第一栅极起始脉冲、第二栅极起始脉冲、栅极移位时钟、第一栅极输出使能信号和第二栅极输出使能信号，且其中所述数据时序控制信号包括第一源极输出使能信号和第二源极输出使能信号；通过使用数据驱动电路，当所述第一和第二源极输出使能信号以相同的逻辑电平输入时，给所述数据线供给正极性 / 负极性模拟视频数据电压，并响应于所述第二源极输出使能信号的脉冲给所述数据线供给正极性 / 负极性黑电压；通过使用第一栅极驱动 IC，根据所述栅极移位时钟移位所述第一栅极起始脉冲，并在所述第一栅极输出使能信号的低逻辑期间顺序地给所述液晶显示面板的第一区块中包含的栅极线供给与所述正极性 / 负极性模拟视频数据电压同步的第一栅极脉冲；通过使用第二栅极驱动 IC，根据所述栅极移位时钟移位从所述第一栅极驱动 IC 供给的第一承载信号，并在所述第二栅极输出使能信号的低逻辑期间顺序地给所述液晶显示面板的第二区块中包含的栅极线供给与所述正极性 / 负极性黑电压同步的第二栅极脉冲。

附图说明

[0010] 对本发明提供进一步理解并且并入到说明书中以组成说明书一部分的附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。

[0011] 在附图中：

[0012] 图 1 是显示根据现有技术的阴极射线管的发射特性的特性示意图；

[0013] 图 2 是显示根据现有技术的液晶显示设备的保持特性的特性示意图；

[0014] 图 3 是显示根据现有技术的由观看者感知到的阴极射线管的图像的视图；

[0015] 图 4 是显示根据现有技术的由观看者感知到的液晶显示设备的图像的视图；

[0016] 图 5 是显示根据现有技术的在黑数据插入法中的视频数据电压和黑电压的扫描操作的视图；

[0017] 图 6 是显示根据本发明一个示范性实施方式的液晶显示设备的框图；

- [0018] 图 7 是显示图 6 的栅极驱动 IC 的电路图；
- [0019] 图 8 是显示图 6 的数据驱动 IC 的框图；
- [0020] 图 9 是显示图 8 的输出控制电路的电路图；
- [0021] 图 10 是显示根据本发明第一个示范性实施方式的视频数据电压和黑电压的扫描操作的视图；
- [0022] 图 11 是显示通过图 10 的扫描操作而充入到液晶单元中的视频数据和黑电压的波形图，其中分别显示了时序控制器 (TCON) 的输出和源极 (数据) 驱动 IC (SDIC) 的输出；
- [0023] 图 12A 是显示图 10 的期间 T1 产生的栅极时序控制信号、第一和第二源极输出使能信号、和栅极脉冲的时序图；
- [0024] 图 12B 是显示图 10 的期间 T3 产生的栅极时序控制信号、第一和第二源极输出使能信号、和栅极脉冲的时序图；
- [0025] 图 13 是显示在根据本发明第二个示范性实施方式的视频数据电压和黑电压的扫描操作的视图，其中分别显示了时序控制器 (TCON) 的输出和源极 (数据) 驱动 IC (SDIC) 的输出；
- [0026] 图 14 是显示通过图 13 的扫描操作而充入到液晶单元中的视频数据和黑电压的波形图；
- [0027] 图 15A 是显示图 13 的期间 T1 产生的栅极时序控制信号、第一和第二源极输出使能信号、和栅极脉冲的时序图；
- [0028] 图 15B 是显示图 13 的期间 T3 产生的栅极时序控制信号、第一和第二源极输出使能信号、和栅极脉冲的时序图。

具体实施方式

[0029] 现在参照附图详细描述本发明的示范性实施方式，从而将本发明的理念充分完整地传达给所属领域的技术人员。

[0030] 下面，将参照图 6 到 15B 详细描述本发明的实施方案。

[0031] 参照图 6 到 9，根据示范性实施方式的液晶显示设备包括液晶显示面板、时序控制器 61、数据驱动电路 62 和栅极驱动电路 63。数据驱动电路 62 包括多个数据驱动 IC。栅极驱动电路 63 包括多个栅极驱动 IC631 到 633。

[0032] 液晶显示面板包括夹在两个玻璃基板之间的液晶层。液晶显示面板包括以由彼此交叉的 m 条数据线 64 和 n 条栅极线 65 限定的矩阵形式布置的 $m \times n$ 个液晶单元 C1c (其中 m 和 n 分别是正整数)。

[0033] 在液晶显示面板的下玻璃基板上形成有包括数据线 64、栅极线 65、薄膜晶体管 (TFT) 和存储电容器 Cst 的像素阵列。液晶单元 C1c 分别与 TFT 连接。每个液晶单元 C1c 都由在像素电极 1 与公共电极 2 之间的电场驱动。每个 TFT 包括与栅极线 64 连接的栅极、与数据线 64 连接的源极和与液晶单元 C1c 的像素电极 1 连接的漏极。TFT 通过栅极线 65 响应于如图 12A, 12B, 15A 和 15B 中所示的栅极脉冲 G1 到 G6 而导通，从而将正 / 负模拟视频数据电压和正 / 负黑电压从数据线 64 供给到液晶单元的像素电极 1。

[0034] 在液晶显示面板的上玻璃基板上形成有黑矩阵、滤色器和公共电极 2。

[0035] 在垂直电场型驱动结构例如扭曲向列 (TN) 模式和垂直取向 (VA) 模式中，公共电

极 2 可形成在上玻璃基板上。可选择地,在水平电场型驱动结构例如共平面开关 (IPS) 模式和边缘场开关 (FFS) 模式中,公共电极 2 可与像素电极 1 一起形成在下玻璃基板上。

[0036] 在液晶显示面板的各上、下玻璃基板上分别设置有偏振器,并提供用于设置液晶的预倾角的取向膜。在液晶显示面板的上、下玻璃基板之间设置有衬垫料,用于保持其间的单元间隙。

[0037] 上述的 TN 模式、VA 模式、IPS 模式和 FFS 模式以及任何其他液晶模式都可应用于本发明的液晶显示面板。此外,根据本发明的液晶显示设备可由透射型液晶显示设备、透反射型液晶显示设备和反射型液晶显示设备以及任何其他类型的液晶显示设备实现。

[0038] 液晶显示面板的显示屏幕被分为多个区块 BL1 到 BL3 并由施加给栅极驱动 IC631 到 633 的栅极时序控制信号驱动。每个区块 BL1 到 BL3 都逐条线地连续充入视频数据电压,并逐条线地连续充入黑电压。其中,每条线都包括布置在该线上的液晶单元。布置在同一条线上的液晶单元通过与同一条栅极线连接并由同一栅极脉冲同时导通的 TFT 充入来自数据线的电压。当施加与数据电压同步的第一栅极脉冲和与黑电压同步的第二栅极脉冲时,液晶单元充入数据电压和黑电压。充入数据电压和黑电压的总时间大于 0 且为一个水平周期或更小。液晶单元首先充入数据电压,之后充入黑电压。或相反,液晶单元可以首先充入黑电压,之后充入数据电压。通过栅极时序控制信号的时序控制来调整充入并保持数据电压的期间和充入并保持黑电压的期间,这将在后面描述。这样,通过时序控制来调整充入黑电压和数据电压的期间。液晶单元在一个水平周期内充入黑电压并在具有一个帧周期 25% 到 75% 的期间过程中保持黑电压。

[0039] 时序控制器 (TCON) 61 接收时序信号,如垂直 / 水平同步信号 Vsync 和 Hsync、外部数据使能信号 EDE 和点时钟 CLK,并产生用于控制数据驱动电路 62 和栅极驱动电路 63 的操作时序的控制信号。该控制信号包括栅极时序控制信号和数据时序控制信号。此外,时序控制器 61 给数据驱动电路 62 供给数字视频数据 RGB'。

[0040] 栅极时序控制信号包括栅极起始脉冲 GSP、栅极移位时钟 GSC 和栅极输出使能信号 GOE1 到 GOE3。

[0041] 栅极起始脉冲 GSP 施加到第一栅极驱动 IC631 并指示扫描开始的起始时间,从而从第一栅极驱动 IC631 产生第一栅极脉冲。在根据该示范性实施方式的液晶显示设备及其驱动方法中,栅极起始脉冲 GSP 在一个帧周期内产生两次。就是说,在一个帧周期内产生的栅极起始脉冲 GSP 包括用于给液晶单元充入数据电压的第一栅极脉冲和用于给液晶单元充入黑电压的第二栅极脉冲。每个栅极脉冲的脉冲宽度大约是一个水平周期。

[0042] 栅极移位时钟 GSC 是用于移位栅极起始脉冲 GSP 的时钟信号。栅极驱动 IC631 到 633 的移位寄存器分别在栅极移位时钟 GSC 的上升沿处移位栅极起始脉冲 GSP。每个第二和第三栅极驱动 IC632 和 633 在接收到从前一级处的栅极驱动 IC 供给的承载信号作为栅极起始脉冲时运行。

[0043] 栅极输出使能信号 GOE1 到 GOE3 分别施加到栅极驱动 IC631 到 633。栅极驱动 IC631 到 633 在栅极输出使能信号 GOE1 到 GOE3 的低逻辑期间 (低逻辑电压时),即在紧随前一脉冲的下降沿之后到紧随下一脉冲的上升沿之前的期间,输出栅极脉冲。栅极输出使能信号 GOE1 到 GOE3 的一个周期大约为一个水平周期,一个周期内的低逻辑持续期间大约为水平周期的一半或更小。每个栅极驱动 IC631 到 633 响应于栅极输出使能信号 GOE1 到

GOE3 的每个低逻辑电压产生具有大约为一半水平周期或更小的脉冲的栅极脉冲。

[0044] 数据时序控制信号包括源极起始脉冲 SSP、源极采样时钟 SSC、极性控制信号 POL、第一源极输出使能信号 SOE1 和第二源极输出使能信号 SOE2。

[0045] 源极起始脉冲 SSP 指示在第一水平线中将要显示视频数据的起始像素。如果时序控制器 61 与栅极驱动电路 62 之间的数据传输方法是迷你低压差分信号 (LVDS) 方法, 则迷你 LVDS 区块与数字视频数据 RGB' 一起传输到数据驱动电路 62。这样, 在通过迷你 LVDS 方法给数据驱动电路 62 传输视频数据的情形中, 时序控制器 61 不产生源极起始脉冲 SSP, 因为跟随迷你 LVDS 区块的复位脉冲的脉冲用作源极起始脉冲。

[0046] 源极采样时钟 SSC 指示数据驱动电路 62 根据其上升或下降沿的采样和锁存操作。

[0047] 极性控制信号 POL 控制从数据驱动电路 62 输出的模拟视频数据电压的极性。

[0048] 第一源极输出使能信号 SOE1 控制从数据驱动电路 62 输出正极性 / 负极性模拟视频数据电压的时机。此外, 第一源极输出使能信号 SOE1 控制从数据驱动电路 62 输出正极性 / 负极性充电共享电压或公共电压 V_{com} 的时机。当通过数据驱动电路 62 供给有正极性电压的数据线与通过数据驱动电路 62 供给有负极性电压的数据线短路时, 产生充电共享电压。充电共享电压具有正极性电压与负极性电压之间的平均电压电平。

[0049] 第二源极输出使能信号 SOE2 控制从数据驱动电路 62 输出正极性 / 负极性模拟视频数据电压的时机。第一和第二源极输出使能信号 SOE1 和 SOE2 的脉冲宽度彼此不同, 从而以时分方式在液晶单元中充入黑电压和数据电压。数据驱动电路 62 与第一源极输出使能信号 SOE1 的脉冲同步地给数据线 64 输出充电共享电压或公共电压 V_{com} 。当第一和第二源极输出使能信号 SOE1 和 SOE2 保持在低逻辑电压的同时, 数据驱动电路 62 给数据线 64 输出正极性 / 负极性模拟视频数据电压。此外, 数据驱动电路 62 与第二源极输出使能信号 SOE2 的脉冲同步地给数据线 64 输出正极性 / 负极性黑电压。

[0050] 每个栅极驱动 IC631 到 633 响应于栅极时序控制信号给栅极线 65 顺序地供给栅极脉冲。当在一个帧周期内产生第一栅极起始脉冲 GSP 时, 栅极驱动 IC631 到 633 顺序地给栅极线供给栅极脉冲, 然后当产生第二栅极起始脉冲 GSP 时, 顺序地给栅极线供给栅极脉冲。其中, 每个栅极脉冲都具有大约为一半水平周期或更小的脉冲宽度。

[0051] 第一栅极驱动 IC631 响应于栅极起始脉冲 GSP、栅极移位时钟 GSC 和第一栅极输出使能信号 GOE1 连续给第一区块 BL1 中包含的栅极线供给栅极脉冲, 从而栅极脉冲与供给到第一区块 BL1 的液晶单元的正极性 / 负极性模拟视频数据电压和正极性 / 负极性黑电压同步。其中, 每个栅极脉冲都具有大约为一半水平周期或更小的脉冲宽度。

[0052] 第二栅极驱动 IC632 响应于来自第一栅极驱动 IC631 的作为栅极起始脉冲的承载信号、来自时序控制器 61 的栅极移位时钟 GSC 和第二栅极输出使能信号 GOE2 顺序地给第二区块 BL2 中包含的栅极线供给栅极脉冲, 从而栅极脉冲与供给到第二区块 BL2 的液晶单元的正极性 / 负极性模拟视频数据电压和正极性 / 负极性黑电压同步。其中, 每个栅极脉冲都具有大约为一半水平周期或更小的脉冲宽度。

[0053] 第三栅极驱动 IC633 响应于来自第二栅极驱动 IC632 的作为栅极起始脉冲的承载信号、来自时序控制器 61 的栅极移位时钟 GSC 和第三栅极输出使能信号 GOE3 顺序地给第三区块 BL3 中包含的栅极线供给栅极脉冲, 从而栅极脉冲与供给到第三区块 BL3 的液晶单元的正极 11 负极性模拟视频数据电压和正极性 / 负极性黑电压同步。其中, 每个栅极脉冲

都具有大约为一半水平周期或更小的脉冲宽度。

[0054] 每个栅极驱动 IC631 到 633 都包括移位寄存器 70、电平转换器 72、连接在移位寄存器 70 与电平转换器 72 之间的多个与 (AND) 门 71、和用于反转栅极输出使能信号 GOE1 到 GOE3 的反相器 73,如图 7 中所示。

[0055] 移位寄存器 70 使用多个串联的 D 触发器根据栅极移位时钟 GSC 顺序地移位栅极起始脉冲 GSP。每个与门 71 通过将移位寄存器 70 的输出信号与栅极输出使能信号 GOE1 到 GOE3 的反转信号进行逻辑与操作而产生一输出。反相器 73 将栅极输出使能信号 GOE1 到 GOE3 反转并将反转后的信号供给到与门 71。结果,仅当栅极输出使能信号 GOE1 到 GOE3 处于低逻辑电平时,栅极驱动 IC631 到 633 才产生输出。

[0056] 电平转换器 72 将来自每个与门 71 的输出电压的摆动宽度转换为适于驱动液晶显示面板的 TFT 的范围。电平转换器 72 的输出信号 G1 到 Gk 被顺序地供给到 k 条栅极线(其中 k 是正整数)。

[0057] 移位寄存器 70 可与像素阵列的 TFT 一起直接形成在液晶面板的玻璃基板上。在该情形中,电平转换器 72 可不设置在玻璃基板上,而是可以与时序控制器 61 和伽马电压产生电路一起设置在控制板或源极印刷电路板上。

[0058] 数据驱动电路 62 锁存数字视频数据 RGB' 和数字黑数据 BLACK,然后根据时序控制器 61 的控制,将数字视频数据 RGB' 和数字黑数据 BLACK 转换为正极性 / 负极性模拟电压。数据驱动电路 62 中的每个数据驱动 IC 都驱动 k 条数据线,如图 8 中所示(其中 k 是小于 m 的正整数)。数据驱动 IC 包括移位寄存器 81、数据寄存器 82、第一锁存器 83、第二锁存器 84、数字 / 模拟转换器 (DAC)85 和输出控制电路 86。

[0059] 移位寄存器 81 根据源极采样时钟 SSC,移位来自时序控制器 61 的源极起始脉冲 SSP,以产生采样信号。此外,移位寄存器 81 移位源极起始脉冲 SSP,以给相邻数据驱动 IC 中包含的移位寄存器供给承载信号 CAR。

[0060] 数据寄存器 82 临时存储来自时序控制器 61 的数字视频数据 RGB',并将存储的数字视频数据 RGB' 供给到第一锁存器 83。第一锁存器 83 响应于从移位寄存器 81 顺序地输入的采样信号采样并锁存来自数据寄存器 82 的数字视频数据 RGB',并同时输出数据 RGB'。第二锁存器 84 锁存来自第一锁存器 81 的数字视频数据 RGB',然后在第一源极输出使能信号 SOE1 的低逻辑电平过程中与另一数据驱动 IC 中包含的第二锁存器一起输出数据 RGB'。

[0061] DAC85 将来自第二锁存器 84 的数字视频数据 RGB' 转换为正极性伽马补偿电压 GH 或负极性伽马补偿电压 GL,以获得正极性 / 负极性模拟视频数据电压。

[0062] 输出控制电路 86 响应于第一和第二源极输出使能信号 SOE1 和 SOE2 输出正极性 / 负极性模拟视频数据电压、正极性 / 负极性黑电压和充电共享电压(或公共电压)。

[0063] 输出控制电路 86 包括第一逻辑部 91、第二逻辑部 92 和第三逻辑部 93。

[0064] 第一逻辑部 91 对第二源极输出使能信号 SOE2 的脉冲计数。在奇数帧周期过程中,第一逻辑部 91 响应于第二源极输出使能信号 SOE2 的奇数脉冲给第二逻辑部 92 供给正极性黑电压 +Vblack,并且响应于第二源极输出使能信号 SOE2 的偶数脉冲给第二逻辑部 92 供给负极性黑电压 -Vblack。在偶数帧周期过程中,第一逻辑部 91 响应于第二源极输出使能信号 SOE2 的奇数脉冲给第二逻辑部 92 供给负极性黑电压 -Vblack,并且响应于第二源极输出使能信号 SOE2 的偶数脉冲给第二逻辑部 92 供给正极性黑电压 +Vblack。这样,第一逻辑

部 91 响应于第二源极输出使能信号 SOE2 的脉冲输出正极性 / 负极性黑电压 V_{black} , 并以一个水平周期为单位和一个帧周期为单位反转供给到第二逻辑部 92 的黑电压的极性。当液晶显示设备以其中液晶单元的透射率较低的常白模式驱动时, 液晶显示面板的液晶单元中充入的电压较高, 与栅极高压 V_{gh} 相同的电位可产生正极性黑电压 $+V_{black}$, 所述栅极高压 V_{gh} 是正极性黑电压 $+V_{black}$ 的栅极脉冲的高逻辑电平, 并以与栅极低压 V_{gl} 相同的电位可产生负极性黑电压 $-V_{black}$, 所述栅极低压 V_{gl} 是负极性黑电压 $-V_{black}$ 的栅极脉冲的低逻辑电平。

[0065] 第二逻辑部 92 将来自第一逻辑部 91 的黑电压 $+V_{black}$ 和 $-V_{black}$ 供给到第三逻辑部 93, 并在第二源极输出使能信号 SOE2 的低逻辑期间过程中将正极性 / 负极性模拟视频数据 $+V_{data}$ 和 $-V_{data}$ 从 DAC85 供给到第三逻辑部 93。因此, 第二逻辑部 92 在第二源极输出使能信号 SOE2 的一个周期, 即一个水平周期过程中连续地供给正极性 / 负极性模拟视频数据 $+V_{data}$ 和 $-V_{data}$ 以及正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。

[0066] 第三逻辑部 93 通过输出控制电路 86 的输出缓冲器与第一源极输出使能信号 SOE1 同步地给数据线 64 供给充电共享电压 V_{share} 或公共电压 V_{com} , 并在第一源极输出使能信号 SOE1 的低逻辑期间供给来自第二逻辑部 92 的正极性 / 负极性模拟视频数据电压 $+V_{data}$ 和 $-V_{data}$ 以及正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。因此, 作为后面将描述的本发明的第一个示范性实施方式, 第三逻辑部 93 在一个水平周期内响应于第一源极输出使能信号 SOE1 顺序地向数据线 64 供给充电共享电压 V_{share} 或公共电压 V_{com} 、正极性 / 负极性模拟视频数据电压 $+V_{data}$ 和 $-V_{data}$ 以及正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。此外, 作为后面将描述的本发明的第二个示范性实施方式, 第三逻辑部 93 在一个水平周期内响应于第一源极输出使能信号 SOE1 顺序地向数据线 64 供给充电共享电压 V_{share} 或公共电压 V_{com} 、正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 以及正极性 / 负极性模拟视频数据电压 $+V_{data}$ 和 $-V_{data}$ 。

[0067] 第一个示范性实施方式

[0068] 图 10 是显示根据第一个示范性实施方式的视频数据电压和黑电压的扫描操作的视图, 图 11 是显示通过如图 10 中所示的扫描操作而充入到液晶单元中的视频数据和黑电压的波形图, 图 12A 是显示图 10 的期间 T1 产生的栅极时序控制信号 GSP1、GSC 和 GOE1 到 GOE3、第一和第二源极输出使能信号 SOE1 和 SOE2、以及栅极脉冲 G1 到 G6 的时序图。在图 12A 中, 栅极脉冲 G1 到 G6 中所示的字母“D”是指充入到液晶单元中的数据电压。图 12B 是显示图 10 的期间 T3 产生的栅极时序控制信号 GSP2、GSC 和 GOE1 到 GOE3、第一和第二源极输出使能信号 SOE1 和 SOE2、以及栅极脉冲 G1 到 G6 的时序图。在图 12B 中, 栅极脉冲 G1 到 G6 中所示的字母“B”是指充入到液晶单元中的黑电压。

[0069] 参照图 10 到 12B, 液晶显示面板的每个区块 BL1 到 BL3 在一个帧周期 (或一个垂直周期) 过程中被时分为正极性 / 负极性模拟视频数据电压充电期间、数据保持期间、黑电压充电期间和黑电压保持期间。通过调整第一和第二栅极起始脉冲 GSP1 和 GSP2 之间的延迟时间, 黑电压充电和保持期间可近似设为一个帧周期的 30% 到 70% 的期间。

[0070] 当如图 11 中所示, 通过数据驱动电路 62 的输出控制电路 86 产生第一源极输出使能信号 SOE1 的脉冲的同时, 每个液晶单元都充入充电共享电压 V_{share} 或公共电压 V_{com} , 并且当第一和第二源极输出使能信号 SOE1 和 SOE2 保持在低逻辑电平时充入正极性 / 负极性

模拟视频数据电压。当通过数据驱动电路 62 的输出控制电路 86 产生第二源极输出使能信号 SOE2 的脉冲的同时,每个液晶单元都充入正极性 / 负极性黑电压。

[0071] 在期间 T1,第一栅极驱动 IC631 响应于如图 12A 中所示的第一栅极起始脉冲 GSP1 而运行。第一栅极驱动 IC631 在第一栅极输出使能信号 GOE1 的低逻辑电平期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。大约为一半水平周期或更小的栅极脉冲 G1 到 G6 顺序地供给到第一区块 BL1 中包含的栅极线。在期间 T1,通过第一栅极输出使能信号 GOE1 和源极使能信号 SOE1 和 SOE2 的时序,供给到第一区块 BL1 的栅极线的栅极脉冲 G1 到 G6 与正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata 同步。因此,第一区块 BL1 的液晶单元在期间 T1 充入正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0072] 在期间 T1,第二栅极驱动 IC632 响应于来自第一栅极驱动 IC631 的承载信号而运行。第二栅极驱动 IC632 在第二栅极输出使能信号 GOE2 的低逻辑电平期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。大约为一半水平周期或更小的栅极脉冲 G1 到 G6 顺序地供给到第二区块 BL2 中包含的栅极线。在期间 T1,通过第二栅极输出使能信号 GOE2 和源极使能信号 SOE1 和 SOE2 的时序,供给到第二区块 BL2 的栅极线的栅极脉冲 G1 到 G6 与正极性 / 负极性黑电压 +Vblack 和 -Vblack 同步。因此,第二区块 BL2 的液晶单元在期间 T1 充入正极性 / 负极性黑电压 +Vblack 和 -Vblack。

[0073] 在期间 T1,从第二栅极驱动 IC632 供给的承载信号不供给到第三栅极驱动 IC633。因此,第三栅极驱动 IC633 在期间 T1 不产生栅极脉冲。结果,第三区块 BL3 的液晶单元保持之前所充入的正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0074] 在期间 T2,栅极起始脉冲不供给到第一栅极驱动 IC631。因此,第一栅极驱动 IC631 在期间 T2 不产生栅极脉冲。结果,第一区块 BL1 的液晶单元保持先前在期间 T1 充入的正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0075] 如上所述,在期间 T1,在第一栅极驱动 IC631 输出最后一个栅极脉冲之后,与期间 T2 的开始同时地,第一栅极驱动 IC631 给第二栅极驱动 IC632 的栅极起始脉冲输入端子供给承载信号。在期间 T2,第二栅极驱动 IC632 根据从第一栅极驱动 IC631 供给的承载信号而运行,以在第二栅极输出使能信号 GOE2 的低逻辑期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。在期间 T2,栅极脉冲顺序地供给到第二区块 BL2 中包含的栅极线。其中,栅极脉冲与正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata 同步,并具有小于等于一半水平周期的脉冲宽度。因此,第二区块 BL2 的液晶单元在期间 T2 充入正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0076] 如上所述,在期间 T1,在第二栅极驱动 IC632 输出最后一个栅极脉冲之后,与期间 T2 的开始同时地,第二栅极驱动 IC632 给第三栅极驱动 IC633 的栅极起始脉冲输入端子供给承载信号。在期间 T2,第三栅极驱动 IC633 根据从第二栅极驱动 IC632 供给的承载信号而运行,以在第三栅极输出使能信号 GOE3 的低逻辑期间输出具有小于等于一半水平周期的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。在期间 T2,栅极脉冲顺序地供给到第三区块 BL3 中包含的栅极线。其中,栅极脉冲与正极性 / 负极性黑电压 +Vblack 和 -Vblack 同步,并具有小于等于一半水平周期的脉冲宽度。因此,第三区块 BL3 的液晶单

元在期间 T2 充入正极性 / 负极性黑电压 +Vblack 和 -Vblack。

[0077] 在期间 T3, 第一栅极驱动 IC631 响应于如图 12B 中所示的第二栅极起始脉冲 GSP2 而运行。第一栅极驱动 IC631 在第一栅极输出使能信号 GOE1 的低逻辑电平期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲, 并根据栅极移位时钟 GSC 移位栅极脉冲。大约为一半水平周期或更小的栅极脉冲 G1 到 G6 顺序地供给到第一区块 BL1 中包含的栅极线。在期间 T3, 通过如图 12B 中所示的第一栅极输出使能信号 GOE1 和源极使能信号 SOE1 和 SOE2 的时序, 供给到第一区块 BL1 的栅极线的栅极脉冲 G1 到 G6 与正极性 / 负极性黑电压 +Vblack 和 -Vblack 同步。因此, 第一区块 BL1 的液晶单元在期间 T3 充入正极性 / 负极性黑电压 +Vblack 和 -Vblack。

[0078] 在期间 T3, 从第一栅极驱动 IC631 供给的承载信号不供给到第二栅极驱动 IC632。因此, 第二栅极驱动 IC632 在期间 T3 不产生栅极脉冲。结果, 第二区块 BL2 的液晶单元保持先前在期间 T2 充入的正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0079] 如上所述, 在期间 T2, 在第二栅极驱动 IC632 输出最后一个栅极脉冲之后, 与期间 T2 的开始同时地, 第二栅极驱动 IC632 给第三栅极驱动 IC633 的栅极起始脉冲输入端子供给承载信号。在期间 T3, 第三栅极驱动 IC633 根据从第二栅极驱动 IC632 供给的承载信号而运行, 以在第三栅极输出使能信号 GOE3 的低逻辑期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲, 并根据栅极移位时钟 GSC 移位栅极脉冲。在期间 T3, 栅极脉冲顺序地供给到第三区块 BL3 中包含的栅极线。其中, 栅极脉冲与正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata 同步, 并具有大约一半水平周期或更小的脉冲宽度。因此, 第三区块 BL3 的液晶单元在期间 T3 充入正极性 / 负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0080] 如图 10, 12A 和 12B 中所示, 第一栅极起始脉冲 GSP1 与第二栅极起始脉冲 GSP2 之间的时差确定了液晶单元的数据电压充电期间与黑电压充电期间之间的时差。该时差设为从四分之一帧周期到四分之三帧周期的范围。因此, 可根据液晶单元中充入的数据电压或黑电压的充电和保持期间调整第一栅极起始脉冲 GSP1 与第二栅极起始脉冲 GSP2 之间的时差。

[0081] 第二个示范性实施方式

[0082] 图 13 是显示根据本发明第二个示范性实施方式的视频数据电压和黑电压的扫描操作的视图, 图 14 是显示通过图 13 的扫描操作而充入到液晶单元中的电压的波形图, 图 15A 是显示图 13 的期间 T1 产生的栅极时序控制信号 GSP1、GSC 和 GOE1 到 GOE3、第一和第二源极输出使能信号 SOE1 和 SOE2、以及栅极脉冲 G1 到 G6 的时序图。在图 15A 中, 栅极脉冲 G1 到 G6 中所示的字母“B”是指充入到液晶单元中的黑电压。图 15B 是显示图 13 的期间 T3 产生的栅极时序控制信号 GSP2、GSC 和 GOE1 到 GOE3、第一和第二源极输出使能信号 SOE1 和 SOE2、以及栅极脉冲 G1 到 G6 的时序图。在图 15B 中, 栅极脉冲 G1 到 G6 中所示的字母“D”是指充入到液晶单元中的数据电压。

[0083] 参照图 13 到 15B, 液晶显示面板的每个区块 BL1 到 BL3 在一个帧周期 (或一个垂直周期) 过程中被时分为正极性 / 负极性模拟视频数据电压充电期间、数据保持期间、黑电压充电期间和黑电压保持期间。黑电压充电和保持期间可近似设为一个帧周期的 70% 的期间, 但并不限于此。通过调整第一和第二栅极起始脉冲 GSP1 和 GSP2 之间的延迟时间, 黑电压充电和保持期间可近似设为一个帧周期的 30% 到 70% 的期间。

[0084] 当如图 14 中所示,通过数据驱动电路 62 的输出控制电路 86 产生第一源极输出使能信号 SOE1 的脉冲时,每个液晶单元充入充电共享电压 V_{share} 或公共电压 V_{com} ,然后当保持在低逻辑电平产生第二源极输出使能信号 SOE2 时充入正极性 / 负极性黑电压。当第一和第二源极输出使能信号 SOE1 和 SOE2 通过数据驱动电路 62 的输出控制电路 86 保持在低逻辑电平时,每个液晶单元充入正极性 / 负极性黑电压。

[0085] 在期间 T1,第一栅极驱动 IC631 响应于如图 15A 中所示的第一栅极起始脉冲 GSP1 而运行。第一栅极驱动 IC631 在第一栅极输出使能信号 GOE1 的低逻辑电平期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。大约为一半水平周期或更小的栅极脉冲 G1 到 G6 顺序地供给到第一区块 BL1 中包含的栅极线。在期间 T1,通过如图 15A 中所示的第一栅极输出使能信号 GOE1 和源极使能信号 SOE1 和 SOE2 的时序,供给到第一区块 BL1 的栅极线的栅极脉冲 G1 到 G6 与正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 同步。因此,第一区块 BL1 的液晶单元在期间 T1 充入正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。

[0086] 在期间 T1,第二栅极驱动 IC632 响应于从第一栅极驱动 IC631 提供的承载信号而运行。第二栅极驱动 IC632 在第二栅极输出使能信号 GOE2 的低逻辑电平期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。大约为一半水平周期或更小的栅极脉冲 G1 到 G6 顺序地供给到第二区块 BL2 中包含的栅极线。在期间 T1,通过第二栅极输出使能信号 GOE2 和源极使能信号 SOE1 和 SOE2 的时序,供给到第二区块 BL2 的栅极线的栅极脉冲 G1 到 G6 与正极性 / 负极性模拟视频数据电压 $+V_{data}$ 和 $-V_{data}$ 同步。因此,第二区块 BL2 的液晶单元在期间 T1 充入正极性 / 负极性模拟视频数据电压 $+V_{data}$ 和 $-V_{data}$ 。

[0087] 在期间 T1,从第二栅极驱动 IC632 供给的承载信号不供给到第三栅极驱动 IC633。因此,第三栅极驱动 IC633 在期间 T1 不产生栅极脉冲。结果,第三区块 BL3 的液晶单元保持先前充入的正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。

[0088] 在期间 T2,栅极起始脉冲不供给到第一栅极驱动 IC631。因此,第一栅极驱动 IC631 在期间 T2 不产生栅极脉冲。结果,第一区块 BL1 的液晶单元保持先前在期间 T1 充入的正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。

[0089] 如上所述,在期间 T1,在第一栅极驱动 IC631 输出最后一个栅极脉冲之后,与期间 T2 的开始同时地,第一栅极驱动 IC631 给第二栅极驱动 IC632 的栅极起始脉冲输入端子供给承载信号。在期间 T2,第二栅极驱动 IC632 根据从第一栅极驱动 IC631 供给的承载信号而运行,以在第二栅极输出使能信号 GOE2 的低逻辑期间输出具有小于等于大约一半水平周期的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。在期间 T2,栅极脉冲顺序地供给到第二区块 BL2 中包含的栅极线。其中,栅极脉冲与正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 同步,并具有小于等于一半水平周期的脉冲宽度。因此,第二区块 BL2 的液晶单元在期间 T2 充入正极性 / 负极性黑电压 $+V_{black}$ 和 $-V_{black}$ 。

[0090] 如上所述,在期间 T1,在第二栅极驱动 IC632 输出最后一个栅极脉冲之后,与期间 T2 的开始同时地,第二栅极驱动 IC632 给第三栅极驱动 IC633 的栅极起始脉冲输入端子供给承载信号。在期间 T2,第三栅极驱动 IC633 根据从第二栅极驱动 IC632 供给的承载信号而运行,以在第三栅极输出使能信号 GOE3 的低逻辑期间输出具有大约为一半水平周期或

更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。在期间 T2,栅极脉冲顺序地供给到第三区块 BL3 中包含的栅极线。其中,栅极脉冲与正极性/负极性模拟视频数据电压 +Vdata 和 -Vdata 同步,并具有大约为一半水平周期或更小的脉冲宽度。因此,第三区块 BL3 的液晶单元在期间 T2 充入正极性/负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0091] 在期间 T3,第一栅极驱动 IC631 响应于如图 15B 中所示的第二栅极起始脉冲 GSP2 而运行。第一栅极驱动 IC631 在第一栅极输出使能信号 GOE1 的低逻辑电平期间输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。大约为一半水平周期或更小的栅极脉冲 G1 到 G6 顺序地供给到第一区块 BL1 中包含的栅极线。在期间 T3,通过如图 15B 中所示的第一栅极输出使能信号 GOE1 和源极使能信号 SOE1 和 SOE2 的时序,供给到第一区块 BL1 的栅极线的栅极脉冲 G1 到 G6 与正极性/负极性模拟视频数据电压 +Vdata 和 -Vdata 同步。因此,第一区块 BL1 的液晶单元在期间 T3 充入正极性/负极性模拟视频数据电压 +Vdata 和 -Vdata。

[0092] 在期间 T3,从第一栅极驱动 IC631 供给的承载信号不供给到第二栅极驱动 IC632。因此,第二栅极驱动 IC632 在期间 T3 不产生栅极脉冲。结果,第二区块 BL2 的液晶单元保持先前在期间 T2 充入的正极性/负极性黑电压 +Vblack 和 -Vblack。

[0093] 如上所述,在期间 T2,在第二栅极驱动 IC632 输出最后一个栅极脉冲之后,与期间 T2 的开始同时地,第二栅极驱动 IC632 给第三栅极驱动 IC633 的栅极起始脉冲输入端子供给承载信号。在期间 T3,第三栅极驱动 IC633 根据从第二栅极驱动 IC632 供给的承载信号而运行,以在第三栅极输出使能信号 GOE3 的低逻辑期间过程中输出具有大约为一半水平周期或更小的脉冲宽度的栅极脉冲,并根据栅极移位时钟 GSC 移位栅极脉冲。在期间 T3,栅极脉冲顺序地供给到第三区块 BL3 中包含的栅极线。其中,栅极脉冲与正极性/负极性黑电压 +Vblack 和 -Vblack 同步,并具有大约一半水平周期或更小的脉冲宽度。因此,第三区块 BL3 的液晶单元在期间 T3 充入正极性/负极性黑电压 +Vblack 和 -Vblack。

[0094] 如图 13,15A 和 15B 中所示,第一栅极起始脉冲 GSP1 与第二栅极起始脉冲 GSP2 之间的时差确定了液晶单元的数据电压充电期间与黑电压充电期间之间的时差。该时差设为从四分之一帧周期到四分之三帧周期的范围。因此,可根据液晶单元中充入的数据电压或黑电压的充电和保持期间调整第一栅极起始脉冲 GSP1 与第二栅极起始脉冲 GSP2 之间的时差。

[0095] 如上所述,根据本发明这些示范性实施方式的液晶显示设备在一个帧周期内产生具有相同脉冲宽度的栅极脉冲,分别给栅极驱动 IC 施加单独的栅极输出使能信号,并使用相位彼此不同的两个源极输出使能信号控制充入到液晶单元中的数据电压和黑电压。结果,可将用于存储数据所需的存储器容量最小化,因为不必存储大量的数据。此外,还可通过简化时序控制器的逻辑电路和控制算法,实现脉冲驱动方法。

[0096] 另一方面,栅极脉冲的脉冲宽度不限于一半水平周期。可在从大于零到小于等于一个水平周期的范围调整脉冲宽度。然而,与正极性/负极性模拟视频数据电压同步的栅极脉冲的脉冲宽度和与正极性/负极性黑电压同步的栅极脉冲的脉冲宽度之和大于零并小于等于一个水平周期。

[0097] 根据所述液晶显示设备及其驱动方法,将用于存储数据所需的存储器的容量最小化,因为其不必存储大量的数据。此外,还可通过简化时序控制器的逻辑电路和控制算法,

实现脉冲驱动方法。

[0098] 在不脱离本发明的精神或范围的情况下,在本发明中可进行各种修改和变化,这对于所属领域普通技术人员来说是显而易见的。因而,本发明意在覆盖落入所附权利要求及其等效范围内的对本发明的所有修改和变化。




图 1






图 2



CRT

图 3



LCD

图 4




图 5




图 6

86





图 9

TCON 输出



SDIC 输出




图 11




图 12A




图 12B





图 13

TCON输出



SDIC 输出




图 14




图 15A




图 15B

专利名称(译)	液晶显示设备及其驱动方法		
公开(公告)号	CN101751885A	公开(公告)日	2010-06-23
申请号	CN200910139619.X	申请日	2009-06-26
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	赵舜东 南炫宅 姜正浩 金钟佑		
发明人	赵舜东 南炫宅 姜正浩 金钟佑		
IPC分类号	G09G3/36		
CPC分类号	G09G2230/00 G09G3/3688 G09G3/3677 G09G2310/0218 G09G2310/063 G09G2320/0261		
代理人(译)	徐金国		
优先权	1020080122149 2008-12-03 KR		
其他公开文献	CN101751885B		
外部链接	Espacenet SIPO		

摘要(译)

提供了一种液晶显示设备及其驱动方法，能简化由脉冲驱动方法驱动的液晶显示设备的硬件构造并将用于存储数据的存储器的容量最小化。液晶显示设备包括液晶显示面板、时序控制器、数据驱动电路以及第一和第二栅极驱动IC。时序控制器产生栅极时序控制信号和数据时序控制信号。数据驱动电路给数据线供给正极性/负极性模拟视频数据和正极性/负极性黑电压。第一栅极驱动IC移位第一栅极起始脉冲并在第一栅极输出使能信号的低逻辑期间顺序地给液晶显示面板的第一区块中包含的栅极线供给第一栅极脉冲。第二栅极驱动IC移位从第一栅极驱动IC供给的第一承载信号并顺序地给液晶显示面板的第二区块中包含的栅极线供给第二栅极脉冲。

