

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200610167266.0

[51] Int. Cl.

G09G 3/36 (2006.01)

G09G 3/20 (2006.01)

G02F 1/133 (2006.01)

G09F 9/35 (2006.01)

[43] 公开日 2007 年 7 月 18 日

[11] 公开号 CN 101000750A

[22] 申请日 2006.12.12

[21] 申请号 200610167266.0

[30] 优先权

[32] 2006.1.10 [33] KR [31] 10-2006-0002880

[71] 申请人 三星电子株式会社

地址 韩国京畿道

[72] 发明人 朴东园

[74] 专利代理机构 北京康信知识产权代理有限责任公司
代理人 李 伟


权利要求书 4 页 说明书 13 页 附图 7 页

[54] 发明名称

液晶显示器

[57] 摘要

在一种液晶显示器中，定时控制器将对应于当前驱动栅极线的当前像素数据信号与对应于先前驱动栅极线的先前像素数据信号进行比较，以输出控制信号，并且有选择地输出对应于当前驱动栅极线的输出像素数据信号。数据驱动器响应于控制信号和输出像素数据信号来驱动数据线。因而，减小了从定时控制器提供给数据驱动器的像素数据信号的大小，从而减小了功率消耗和 EMI。



1. 一种液晶显示器，包括：

液晶面板，包括多条栅极线、与所述多条栅极线交叉排列的多条数据线、以及排列在由所述栅极线与所述数据线所限定的区域中的多个像素；

定时控制器，将对应于当前驱动栅极线的当前像素数据信号与对应于先前驱动栅极线的先前像素数据信号进行比较，产生比较结果，根据所述比较结果来输出控制信号，然后有选择地输出对应于所述当前驱动栅极线的输出像素数据信号；以及

数据驱动器，响应于所述控制信号与所述输出像素数据信号来驱动所述数据线。

2. 根据权利要求 1 所述的液晶显示器，其中所述定时控制器包括：

线存储器，用于输出所述先前像素数据信号并存储所述当前像素数据信号；

输出控制器，用于将所述当前像素数据信号与所述先前像素数据信号进行比较，并根据比较结果产生输出控制信号；

输出电路，响应于所述输出控制信号来有选择地输出所述当前像素数据信号，作为所述输出像素数据信号，并产生对应于所述输出控制信号的 OP 码；以及

反相信号发生器，将所述当前像素数据信号与所述先前像素数据信号进行比较，并根据比较结果产生反相信号。

3. 根据权利要求2所述的液晶显示器,其中,当所述当前像素数据信号与所述先前像素数据信号彼此不一致且彼此不具有反相关系时,所述输出控制器将所述输出控制信号设置为第一电平,以及当所述输出控制信号为所述第一电平时,所述输出电路产生具有第一值的所述OP码。
4. 根据权利要求2所述的液晶显示器,其中,所述当前像素数据信号与所述先前像素数据信号是布置在所述液晶面板中的一条水平线的像素的像素数据信号。
5. 根据权利要求4所述的液晶显示器,其中,当所有的所述当前像素数据信号与所述先前像素数据信号彼此一致时,或者当一部分所述像素的所述当前像素数据信号与所述先前像素数据信号彼此一致并且剩余像素的所述当前像素数据信号与所述先前像素数据信号彼此具有所述反相关系时,所述输出控制器将所述输出控制信号设置为第二电平;以及

当所述输出控制信号为所述第二电平时,所述输出电路产生具有第二值的所述OP码。

6. 根据权利要求4所述的方法,其中,所述数据驱动器包括:

移位寄存器,提供连续采样信号;

数据寄存器,用于响应于所述采样信号,存储来自所述输出电路的所述输出像素数据信号;

锁存器,用于响应于所述OP码与所述反相信号,有选择地锁存从所述数据寄存器输出的所述输出像素数据信号;

数字-模拟转换器,用于将从所述锁存器输出的所述输出像素数据信号转换成模拟像素数据信号;以及

输出缓冲器，用于将来自所述数字-模拟转换器的所述模拟像素数据信号提供给所述数据线。

7. 根据权利要求6所述的液晶显示器，其中，当所述OP码具有所述第一值时，所述锁存器锁存从所述数据寄存器输出的所述输出像素数据信号，并且当所述OP码具有所述第二值时，所述锁存器不锁存从所述数据寄存器输出的所述输出像素数据信号。
8. 根据权利要求6所述的液晶显示器，其中，当所述各个像素的所述当前像素数据信号与所述先前像素数据信号彼此具有互补的关系时，所述反相信号发生器产生具有所述第一电平的所述反相信号，而当所述各个像素的所述当前像素数据信号与所述先前像素数据信号彼此不具有互补的关系时，所述反相信号发生器产生具有所述第二电平的所述反相信号。
9. 根据权利要求8所述的液晶显示器，其中，所述锁存器将已被锁存的所述输出像素数据信号反相，以输出所述反相的输出像素数据信号，并且当所述各个像素的所述反相的信号具有所述第一值时，所述锁存器不从所述数据寄存器接收新输入的所述输出像素数据信号，而当所述各个像素的所述反相的信号具有所述第二值时，所述锁存器重新锁存来自所述数据寄存器的所述输出像素数据信号。
10. 根据权利要求6所述的液晶显示器，其中，从所述定时控制器输出的所述控制信号包括锁存信号；以及

所述锁存器和所述输出缓冲器与所述锁存信号同步地操作。

11. 根据权利要求2所述的液晶显示器,其中,所述输出电路包括:

OP码发生器,用于接收并传送所述当前像素数据信号作为其输出信号,然后产生对应于所述输出控制信号的所述OP码;以及

开关电路,用于响应于所述输出控制信号,输出所述OP码发生器的输出信号作为所述输出像素数据信号。

12. 根据权利要求1所述的液晶显示器,其中,所述定时控制器还输出栅极驱动控制信号;以及

所述液晶显示器还包括栅极驱动器,用于响应于所述栅极驱动控制信号来连续驱动所述栅极线。

液晶显示器

相关申请的交叉参考

基于 35 U.S.C.§119, 本发明要求于 2006 年 1 月 10 日提交的韩国专利申请第 10-2006-0002880 号的优先权, 其全部内容结合于此作为参考。

技术领域

本发明涉及一种液晶显示器。更具体地, 本发明涉及一种能够减少功率消耗的液晶显示器。

背景技术

通常, 液晶显示器代表了一种类型的便携式平板显示器。使用薄膜晶体管 (“TFT”) 作为开关元件的薄膜晶体管-液晶显示器 (“TFT-LCD”) 已被广泛用于液晶显示器中。

在 TFT-LCD 中, 通常对应于以矩阵配置排列的多个像素来形成薄膜晶体管。在像素中分别形成在薄膜晶体管的控制下施加图像信号的像素电极。薄膜晶体管基板形成有栅极线与数据线, 其中栅极线连接至栅极驱动集成电路的输出端, 用于提供栅极信号来控制像素, 以及数据线连接至数据驱动集成电路的输出端, 用于将图像信号提供给像素电极。将栅极线排列为与数据线交叉, 从而以矩阵形式限定像素。上述栅极线与数据线通过各个像素的像素电极和薄膜晶体管来彼此连接。

具有上述布置的 TFT 基板以如下方式运行。当栅极线被连续选择时，脉冲形式的选通电压被施加至所选择的栅极线，然后将对应于像素数据的电压施加至数据线，以驱动液晶面板的所有像素。

近来，随着液晶显示器分辨率的改进，构成液晶面板的像素的数量以及显示一个帧所需的数据的大小都有所增加。但是，当在液晶显示器的内电路中所传送的数据量变大时，功率消耗和电磁干扰（“EMI”）也相应地增加了。

发明内容

本发明提供了一种能够减少在液晶显示器的内电路中所传送的数据量的液晶显示器。

在本发明的一个示例性实施例中，液晶显示器包括液晶面板、定时控制器以及数据驱动器。液晶面板包括多条栅极线，与多条栅极线交叉排列的多条数据线，以及在由栅极线和数据线所限定的区域内排列的多个像素。定时控制器将对应于当前驱动栅极线的当前像素数据信号与对应于先前驱动栅极线的先前像素数据信号进行比较来产生比较结果，根据比较结果输出控制信号，以及有选择地输出对应于当前驱动栅极线的输出像素数据信号。数据驱动器响应于控制信号和输出像素数据信号来驱动数据线。

定时控制器包括：线存储器，用于输出先前像素数据信号并存储当前像素数据信号；输出控制器，用于将当前像素数据信号和先前像素数据信号进行比较，然后根据比较结果产生输出控制信号；输出电路，用于响应于输出控制信号来有选择地输出当前像素数据信号作为输出像素数据信号，并产生对应于输出控制信号的 OP 码；以及反相信号发生器，用于将当前像素数据信号与先前像素数据信号进行比较，并根据比较结果产生反相信号。

在当前像素数据信号与先前像素数据信号彼此不一致且彼此不具有反相关系时，输出控制器将输出控制信号设置为第一电平，而当输出控制信号是第一电平时，输出电路产生具有第一值的 OP 码。

当前像素数据信号和先前像素数据信号是排列在液晶面板中的一条水平线的像素的像素数据信号。

当所有的当前像素数据信号和先前像素数据信号彼此一致时，或者在一部分像素的当前像素数据信号和先前像素数据信号彼此一致并且当剩余像素的当前像素数据信号和先前像素数据信号彼此具有反相关系时，输出控制器将输出控制信号设置为第二电平，而当输出控制信号是第二电平时，输出电路产生具有第二值的 OP 码。

数据驱动器包括：移位寄存器，用于提供连续采样信号；数据寄存器，用于响应于采样信号，存储来自输出电路的输出像素数据信号；锁存器，用于响应于 OP 码和反相信号，锁存从数据寄存器输出的输出像素数据信号；数字-模拟转换器，用于将从锁存器中输出的输出像素数据信号转换成模拟像素数据信号；以及输出缓冲器，用于将来自数据-模拟转换器的模拟像素数据信号提供至数据线。

当 OP 码具有第一值时，锁存器锁存从数据寄存器输出的输出像素数据信号，而当 OP 码具有第二值时，其不锁存从数据寄存器输出的输出像素数据信号。

当各个像素的当前像素数据信号和先前像素数据信号彼此具有互补关系时，反相信号发生器产生具有第一电平的反相信号，而

当各个像素的当前像素数据信号和先前像素数据信号彼此不具有互补关系时，反相信号发生器产生具有第二电平的反相信号。

锁存器使已被锁存的输出像素数据信号反相，以输出反相的输出像素数据信号，并且当各个像素的反相信号具有第一值时，不从数据寄存器接收新输入的输出像素数据信号，而当各个像素的反相信号具有第二值时，锁存器重新锁存来自数据寄存器的输出像素数据信号。

从定时控制器输出的控制信号包括锁存信号，且锁存器和输出缓冲器与锁存信号同步地运行。

输出电路包括：OP 码发生器，用于接收并传送当前像素数据信号作为其输出信号，然后产生对应于输出控制信号的 OP 码；开关电路，用于响应于输出控制信号，输出 OP 码发生器的输出信号作为输出像素数据信号。

定时控制器还输出栅极驱动控制信号，以及液晶显示器还包括栅极驱动器，用于响应于栅极驱动控制信号来连续驱动栅极线。

附图说明

下文中，将结合附图进行详细描述，从而使本发明的上述和其他优点变得显而易见，其中：

图 1 是示出了根据本发明的示例性实施例的液晶显示器的示意图；

图 2 是示出了设置在图 1 中示出的定时控制器中的像素数据信号发生器的示意图；

图3是示出了图2中示出的源极驱动器的示意图；以及

图4至图7是示出了在图2和图3中示出的像素数据信号发生器和源极驱动器中所使用的信号的时序图。

具体实施方式

下文中，将参照附图详细地说明本发明，其中，附图示出了本发明的优选实施例。然而，本发明不限于下文中示出的示例性实施例，并且引入优选实施例只是为了提供对本发明的范围 and 精神的更加简单以及全面的了解。因此，本发明不应受到此处所述的示例性实施例所限。附图中相同的参考数字表示相同的元件。

在此使用的术语仅用于描述特定实施例而不是限制本发明。正如此处使用的，单数形式的“一个”、“这个”也包括复数形式，除非文中有其它明确指示。应当进一步理解，当在本申请文件中使用术语“包括”和/或“包含”时，是指存在所声称的特征、整数、步骤、操作、元件、和/或部件，但是并不排除还存在或附加一个或多个其它的特征、整数、步骤、操作、元件、部件、和/或其组合。

除非特别限定，在此所采用的所有的术语（包括技术和科技术语）具有与本发明所属领域的普通技术人员通常所理解的意思相同的解释。而该术语的进一步理解，例如，字典中通常采用的限定意思应该被解释为与相关技术上下文中的意思相一致，并且除非在此进行特别限定，其不应被解释为理想的或者过于正式的解释。

图1是示出了根据本发明的示例性实施例的液晶显示器的示意图。

根据图 1 所示, 液晶显示器 100 包括定时控制器 110、栅极驱动器 120、源极驱动器 130、液晶面板 140 以及灰度级电压发生器 150。

液晶显示面板 140 包括: 多条栅极线 G1-Gn、与多条栅极线 G1-Gn 交叉排列的多条数据线 D1-Dm、以及排列在由栅极线 G1-Gn 和数据线 D1-Dm 所限定的区域中的多个像素。每个像素均包括: 薄膜晶体管 T1, 设置有分别连接至对应栅极线和对应数据线的栅电极和源电极; 连接至薄膜晶体管 T1 的漏电极的液晶电容器 C_{LC} 以及存储电容器 C_{ST} 。在这样的像素结构中, 栅极驱动器 120 顺序选择栅极线 G1-Gn, 并且当将脉冲形式的选通电压施加至所选择的栅极线时, 连接至相应栅极线的薄膜晶体管 T1 导通, 然后, 包括像素信息的电压从源极驱动器 130 施加至数据线 D1-Dm。通过对应像素的薄膜晶体管将该电压施加至液晶电容器 C_{LC} 和存储电容器 C_{ST} , 因此驱动了液晶电容器 C_{LC} 和存储电容器 C_{ST} , 以执行特定的显示操作。

定时控制器 110 接收来自外部设备的当前像素数据信号 RGB、水平同步信号 H_SYNC、垂直同步信号 V_SYNC、时钟信号 MCLK 以及数据使能信号 DE。定时控制器 110 将输出像素数据信号 RGB' (其数据格式被转换成与源极驱动器 130 的接口规格相匹配) 与控制信号输出到源驱动器 130。从定时控制器 110 提供至源驱动器 130 的控制信号可以包括锁存信号 LOAD、起始水平同步信号 STH、反相信号 DPOL 以及时钟信号 HCLK。

此外, 定时控制器 110 将诸如起始垂直同步信号、输出使能信号以及栅极时钟信号的控制信号 CTRL 输出到栅极驱动器 120。

响应于由定时控制器 110 提供的控制信号 CTRL, 栅极驱动器 120 连续扫描液晶面板 140 的栅极线 G1-Gn。此处, 通过顺序地将

选通电压 VON 施加至每条栅极线 G1-Gn，扫描过程使已施加有选通电压 VON 的栅极线的像素处于数据可记录状态。

灰度级电压发生器 150 将对应于输出像素数据信号 RGB' 的灰度级电压提供给源极驱动器 130。

响应于由定时控制器 110 提供的控制信号 LOAD、STH、DPOL 以及 HCLK，源极驱动器 130 使用由灰度级电压发生器 150 产生的灰度级电压中对应于输出像素数据信号 RGB' 的灰度级电压来驱动液晶面板 140 的数据线 D1-Dm。通常，源极驱动器 130 包括多个集成电路。

图 2 是示出了图 1 中所示的根据本发明示例性实施例的定时控制器 110 中所设置的像素数据信号发生器 200 的示意图。

参考图 2，像素数据信号发生器 200 包括输出电路 210、线存储器 220、输出控制器 230 以及反相信号发生器 240。输出电路 210 包括 OP 码发生器 212 以及三态缓冲器 214。

将根据当前驱动栅极线 Gk 从外部源输入的当前像素数据信号 RGBk 传送给 OP 码发生器 212 以及线存储器 220。对应于当前驱动栅极线 Gk 的当前像素数据信号 RGBk 指的是被提供给连接至栅极线 Gk 的 m 个像素的像素数据信号，其中，栅极线已被施加有选通电压。

线存储器 220 将对应于当前驱动栅极线 Gk 的当前像素数据信号 RGBk 与对应于先前驱动栅极线 Gk-1 的先前像素数据信号 RGBk-1 进行比较，然后将输出控制信号 OUT_CTRL 输出。当必须将输出像素数据信号 RGBk' 作为像素数据信号 RGBk 与 RGBk-1 之间的比较结果而输出时，将输出控制信号 OUT_CTRL 设置为低电

平。相反,当不需要输出该输出像素数据信号 RGBk'时,将输出控制信号 OUT_CTRL 设置为高电平。

当输出控制信号 OUT_CTRL 为低电平时,OP 码发生器 212 产生具有第一值的 OP 码,而当输出控制信号 OUT_CTRL 为高电平时,产生具有第二值的 OP 码。

响应于来自输出控制器 230 的输出控制信号 OUT_CTRL,三态缓冲器 214 输出 OP 码发生器 212 的输出信号,作为输出像素数据信号 RGBk'。输出像素数据信号 RGBk'包括当前像素数据信号 RGBk 和 OP 码,或者仅包括 OP 码。

反相信号发生器 240 将从外部输入的当前像素数据信号 RGBk 与从线存储器 220 输出的先前像素数据信号 RGBk-1 进行比较,并根据比较结果输出反相信号 DPOL。仅当各个像素的当前像素数据信号 RGBk 和像素数据信号 RGBk-1 彼此具有互补的关系时,反相信号发生器 240 输出具有高电平的反相信号 DPOL,否则,反相信号发生器 240 输出具有低电平的反相信号 DPOL。

图 3 是示出了根据本发明的示例性实施例的图 2 所示出的源极驱动器 130 的示意图。

参考图 3,源极驱动器 130 包括移位寄存器 310,用于提供连续采样信号;数据寄存器 320,用于响应于采样信号来存储当前像素数据;锁存器 330,用于锁存从数据寄存器 320 输出的数据;数字-模拟转换器 340,用于将从锁存器 330 中输出的数字像素数据转换为模拟信号;以及输出缓冲器 350。

移位寄存器 310 根据时钟信号 HCLK,连续地将来自定时控制器 110 的起始水平同步信号 STH 进行移位,并且将经过移位的起始水平同步信号 STH 输出,作为采样信号。

响应于来自移位寄存器 310 的采样信号，数据寄存器 320 以指定单位对来自定时控制器 110 的输出像素数据信号 RGB' 进行顺序地采样，然后将其存储。在该示例性实施例中，数据寄存器 320 的尺寸被设置为“水平像素数 × 各个像素数据的比特数”。

响应于来自定时器 110 的输出像素数据信号 RGB'、反相信号 DPOL 以及锁存信号 LOAD 中所包括的 OP 码，锁存器 330 锁存来自数据寄存器 320 的输出像素数据信号，然后输出所锁存的像素数据。由于来自定时控制器 110 的反相信号 DPOL 被以像素为单元设置成高电平或低电平，锁存器 330 使输出像素数据信号反相，在所锁存的像素信号中，输出像素数据信号的对应反相信号 DPOL 处于高电平。

另外，如果输出像素数据信号 RGB' 中所包括的 OP 码具有第一值，那么当锁存信号 LOAD 被激活时，锁存器 330 重新锁存来自数据寄存器 320 的输出像素数据信号。相反，如果输出像素数据信号 RGB' 中所包括的 OP 码具有第二值，那么锁存器 330 就不重新锁存来自数据寄存器 320 的输出像素数据信号，但是当锁存信号 LOAD 被激活时，锁存器保存所存储的值。

数字-模拟转换器 340 使用灰度级电压 V0-V11，将来自锁存器 330 的输出像素数据信号转换成模拟像素信号。通过灰度级电压发生器 150 产生灰度级电压 V0-V11。输出缓冲器 350 存储从数字-模拟转换器 340 输出的模拟信号，然后与锁存信号 LOAD 同步地将所存储的模拟像素信号提供给液晶面板 140 的数据线 D1-Dm。例如，在锁存信号 LOAD 的上升沿时，锁存器 330 将来自数据寄存器 320 的输出像素数据信号输出到数字-模拟转换器 340，而在锁存信号 LOAD 的下降沿时，输出缓冲器 350 将数字-模拟转换器 340 的输出传送到数据线 D1-Dm。

以下，将参考图 4 至图 7 中示出的时序图详细解释图 2 和图 3 中示出的像素数据信号发生器 200 和源极驱动器 130 的操作。

参考图 4 至图 7，当第 $(k-1)$ 条栅极线 G_{k-1} 被驱动时，根据对应于第 $(k-2)$ 条栅极线 G_{k-2} 的像素数据信号 RGB_{k-2} 与对应于第 $(k-1)$ 条栅极线 G_{k-1} 的像素数据信号 RGB_{k-1} 的比较结果来确定控制信号 OUT_CTRL 、 RGB_k' 以及 $DPOL$ 。然而，为了集中在分别对应于第 $(k-1)$ 条栅极线 G_{k-1} 和第 k 条栅极线 G_k 的像素数据信号 RGB_{k-1} 与 RGB_k 之间的关系上，下文的描述将假设第 $(k-1)$ 条栅极线 G_{k-1} 是一帧的第一条栅极线 G_1 ，并且对应于第 $(k-2)$ 条栅极线 G_{k-2} 的像素数据信号 RGB_{k-2} 不同于对应于第 $(k-1)$ 条栅极线 G_{k-1} 的像素数据信号 RGB_{k-1} ，所以它们彼此之间不具有反相关系。

图 4 是当先前像素数据信号 RGB_{k-1} 与当前像素数据信号 RGB_k 彼此完全一致时，从定时控制器 110 输出的信号的时序图。

参考图 4，如果在先前像素数据信号 RGB_{k-1} 和当前像素数据信号 RGB_k 彼此一致的情况下驱动栅极线 G_k ，则输出控制信号 OUT_CTRL 被设置为高电平， OP 码具有第二值，并且通过图 2 示出的像素数据信号发生器来将反相信号 $DPOL$ 设置为低电平。

因此，从图 2 中像素数据信号发生器 200 输出的输出像素数据信号 RGB_k' 不包括像素数据信号，而仅包括 OP 码。同样，图 3 中示出的锁存器 330 不从数据寄存器 320 接收新输出的像素数据信号，但是在锁存信号 $LOAD$ 的上升沿时，将所锁存的输出像素数据信号输出到数字-模拟转换器 340。

图 5 是当对应于两个邻近的栅极线 G_{k-1} 和 G_k 的像素数据信号 RGB_{k-1} 和 RGB_k 的一些数据信号彼此一致，并且其剩余数据信号

彼此具有反相关系时，从图 1 示出的定时控制器 110 输出的信号的时序图。

如图 5 所示，像素数据信号 RGBk-1 为 “FF0F0...FF”，以及当前像素数据信号 RGBk 为 “FFFFFF...FF”。因此，如果将像素数据信号 “0” 反相成像素数据信号 “F”，则这两个像素数据信号 RGBk-1 和 RGBk 就会变得彼此相同。

因此，当驱动栅极线 Gk 时，将输出控制信号 OUT_CTRL 设置为高电平，以及 OP 码具有第二值。同样，在像素数据信号 RGBk-1 和 RGBk 彼此一致的期间内，反相信号 DPOL 被设置为低电平，而在像素数据信号彼此具有反相关系的期间内，反相信号 DPOL 被设置为高电平。

在此情况下，图 2 中的像素数据信号发生器 200 不输出该输出像素数据信号 RGBk'，而在锁存信号 LOAD 的上升沿，图 3 示出的锁存器 330 不会从数据寄存器 320 接收新的输出像素数据信号。同样，锁存器 330 将对应于在所锁存的输出像素数据信号中的反相信号 DPOL 的低电平的输出像素信号输出到数字-模拟转换器 340，而锁存器将对应于反相信号 DPOL 的高电平的输出像素数据信号反相，以将反相的输出像素数据信号输出到数字-模拟转换器 340。

图 6 是当对应于两个邻近的栅极线 Gk-1 和 Gk 的像素数据信号 RGBk-1 和 RGBk 总体来说彼此具有反相关系时，从图 1 示出的定时控制器 110 输出的信号的时序图。

参考图 6 所示，像素数据信号 RGBk-1 为 “FFFFFF...FF”，以及当前像素数据信号 RGBk 为 “00000...00”。因此，如果像素数据信号 RGBk-1 被反相，则变得与像素数据信号 RGBk 相等。

因此，当驱动栅极线 G_k 时，输出控制信号 OUT_CTRL 被设置为高电平，OP 码具有第二值，而反相信号 $DPOL$ 被设置为高电平。

在此情况下，图 2 中的像素数据信号发生器 200 不输出该输出像素数据信号 RGB_k' ，而在锁存信号 $LOAD$ 的上升沿，图 3 中示出的锁存器 330 不从数据寄存器 320 接收新的输出像素数据信号，但是其将所锁存的输出像素数据信号反相，以将反相的像素数据信号输出到数字-模拟转换器 340。

如上所述，当先前像素数据信号 RGB_{k-1} 与当前像素数据信号 RGB_k 彼此完全一致、像素数据信号中的一部分彼此一致而剩余像素数据信号彼此具有反相关系、以及像素数据信号彼此具有反相关系时，从定时控制器 110 传输到源极驱动器 130 的输出像素数据信号 RGB' 不包括像素数据信号，而仅包括 OP 码。在此情况下，从定时控制器 110 传送到源极驱动器 130 的数据的数量减小，导致功率消耗和电磁干扰（“EMI”）的减小。

图 7 是当对应于两个邻近的栅极线 G_{k-1} 和 G_k 的像素数据信号 RGB_{k-1} 和 RGB_k 彼此既不一致又不具有彼此反相关系时，从图 1 示出的定时控制器 110 输出的信号的时序图。

参考图 7 所示，由于像素数据信号 RGB_{k-1} 为 “FF0F0...FF”，而当前像素数据信号 RGB_k 为 “FF0AA...FF”，所以它们彼此不相同。

因此，当驱动栅极线 G_k 时，输出控制信号 OUT_CTRL 被设置为低电平，OP 码具有第一值，而反相信号 $DPOL$ 被设置为低电平 “L”。

在此情况下，图 2 中的像素数据信号发生器 200 输出该输出像素数据信号 RGB_k' ，而在锁存信号 $LOAD$ 的上升沿，图 3 示出的

锁存器 **330** 从数据寄存器 **320** 接收新的输出像素数据信号，并将新的输出像素数据信号输出到数字-模拟转换器 **340**。

根据本发明，由定时控制器提供给源极驱动器的像素数据信号的数量减少，因而，使得功率消耗和 EMI 减小了。

虽然已经对本发明的优选实施例进行了详细描述，但是对于本领域的技术人员而言，在不背离本发明的精神和保护范围的前提下，可以对本发明进行各种修改和等同替换。




图 1




图 2




图 3




图 4




图 5




图 6




图 7

专利名称(译)	液晶显示器		
公开(公告)号	CN101000750A	公开(公告)日	2007-07-18
申请号	CN200610167266.0	申请日	2006-12-12
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星电子株式会社		
[标]发明人	朴东园		
发明人	朴东园		
IPC分类号	G09G3/36 G09G3/20 G02F1/133 G09F9/35		
CPC分类号	G09G3/3648 G09G3/3688 G09G2330/06 G09G2330/021		
代理人(译)	李伟		
优先权	1020060002880 2006-01-10 KR		
外部链接	Espacenet SIPO		

摘要(译)

在一种液晶显示器中，定时控制器将对应于当前驱动栅极线的当前像素数据信号与对应于先前驱动栅极线的先前像素数据信号进行比较，以输出控制信号，并且有选择地输出对应于当前驱动栅极线的输出像素数据信号。数据驱动器响应于控制信号和输出像素数据信号来驱动数据线。因而，减小了从定时控制器提供给数据驱动器的像素数据信号的大小，从而减小了功率消耗和EMI。

