



[12] 发明专利申请公开说明书

[21] 申请号 200310123046.4

[43] 公开日 2004 年 7 月 7 日

[11] 公开号 CN 1510655A

[22] 申请日 2003.12.23

[21] 申请号 200310123046.4

[30] 优先权

[32] 2002.12.24 [33] JP [31] 2002-372147

[71] 申请人 精工爱普生株式会社

地址 日本东京

[72] 发明人 森田晶


[74] 专利代理机构 北京康信知识产权代理有限责
任公司
代理人 余 刚

权利要求书 8 页 说明书 35 页 附图 25 页

[54] 发明名称 显示系统及显示控制器

[57] 摘要

本发明涉及一种显示系统及显示控制器。该控制器(50)，通过第1至第j数据输出端子，以j位为单位输出显示数据；通过第(j+1)数据输出端子输出用于控制数据线驱动电路(30)的指令数据。而且，通过第(j+2)数据输出端子，对数据线驱动电路(30)输出用于识别指令数据的指令识别信号。数据线驱动电路(30)根据输入的显示数据和控制信号，驱动液晶面板的多条数据线，其包括：锁存器，其锁存根据指令识别信号指定的指令数据；解码器，对锁存器所锁存的指令数据进行解码；以及控制部分，用于输出与解码器的解码结果相对应的控制信号。



I S S N 1 0 0 8 - 4 2 7 4

1. 一种显示系统, 包括:

显示面板, 具有多个像素、多条数据线和多条扫描线;

显示驱动器, 用于驱动所述多条数据线; 以及

显示控制器, 其向所述显示驱动器提供显示数据的同时, 控制所述显示驱动器;

其特征在于, 所述显示控制器包括:

第 1~第 $(j+2)$ 的数据输出端子, 用于输出以 k ($k \geq j+2$, k 为整数) 位为单位的显示数据中的 $(j+2)$ 位部分的显示数据,

其中, 通过第 1~第 j 数据输出端子, 以 j 位为单位, 对所述显示驱动器输出显示数据;

通过第 $(j+1)$ 数据输出端子, 代替显示数据的第 $(j+1)$ 位数据, 向所述显示驱动器输出指令数据, 以用于控制所述显示驱动器;

通过第 $(j+2)$ 数据输出端子, 代替显示数据的第 $(j+2)$ 位数据, 向所述显示驱动器输出指令识别信号, 以用于识别所述指令数据;

所述显示驱动器包括:

第 1~第 j 数据输入端子, 用于以 j (j 为自然数) 位为单位输入显示数据;

锁存器, 其锁存根据所述指令识别信号指定的所述指令数据;

解码器，用于对锁存在所述锁存器中的指令数据进行解码；以及

控制部分，所述控制部分输出与所述解码器的解码结果相对应的控制信号；根据经所述第 1~第 j 数据输入端子输入的显示数据和所述控制信号驱动所述多条数据线。

2. 一种显示系统，包括：

显示面板，具有多个象素、多条数据线及多条扫描线；

显示驱动器，用于驱动所述多条数据线；

显示控制器，在向所述显示驱动器提供包含显示数据在内的多路复用数据的同时，控制所述显示驱动器；

其特征在于，所述显示控制器包括：

第 1~第 (j+1) 数据输出端子，用于输出以 k_1 ($k \geq j+1$, k_1 为整数) 位为单位的显示数据中的 (j+1) 位部分的显示数据，

其中，通过第 1~第 j 数据输出端子，在一水平扫描期间内，以 j 位为单位，将显示数据以及指令数据时分多路复用而形成的多路复用数据输出到所述显示驱动器；

通过第 (j+1) 数据输出端子，代替显示数据的第 (j+1) 位数据，向所述显示驱动器输出指令识别信号，以用于识别所述指令数据；

所述显示驱动器包括：

第 1~第 j 数据输入端子，用于以 j (j 为自然数) 位为单位输入显示数据；

锁存器，从所述多路复用数据中获取根据所述指令识别信号指定的指令数据；

解码器，用于对锁存在所述锁寄存器中的指令数据进行解码；

控制部分，所述控制部分输出与所述解码器的解码结果相对应的控制信号；根据经所述第 1~第 j 数据输入端子输入的多路复用数据所包含的显示数据和所述控制信号驱动所述多条数据线。

3. 一种显示系统，包括：

显示面板，具有多个象素、多条数据线和多条扫描线；

显示驱动器，用于驱动所述多条数据线；

显示控制器，在向所述显示驱动器提供显示数据的同时，控制所述显示驱动器；

其特征在于，所述显示控制器包括：

第 1~第 (j+p) 数据输出端子，用于输出以 k_2 ($k_2 \geq j+p$, k_2 、 p 为正整数) 位为单位的显示数据中的 (j+p) 位部分的显示数据；

其中，通过第 1~第 j 数据输出端子，以 j 位为单位，对所述显示驱动器输入显示数据；

通过第 (j+1)~第 (j+p) 数据输出端子，代替显示数据的第 (j+1)~第 (j+p) 位数据，向所述显示驱动器输出指令数据；

所述显示驱动器包括：

第 1~第 j 数据输入端子，用于以 j (j 为自然数) 位为单
位输入显示数据；

锁存器，用于锁存所述指令数据；

解码器，用于对锁存在所述锁寄存器中的指令数据进行解码；

控制部分，所述控制部分输出与所述解码器解码的结果相对应的控制信号；根据经所述第 1~第 j 数据输入端子输入的显示数据和所述控制信号驱动所述多条数据线。

4. 根据权利要求 1 所述的显示系统，其特征在于：当 j 位的显示数据包含 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据时，G 颜色成分的灰阶数据的位数比 R 颜色成分的灰阶数据的位数多，也比 B 颜色成分的灰阶数据的位数多。
5. 根据权利要求 2 所述的显示系统，其特征在于：当 j 位的显示数据包含 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据时，G 颜色成分的灰阶数据的位数比 R 颜色成分的灰阶数据的位数多，也比 B 颜色成分的灰阶数据的位数多。
6. 根据权利要求 3 所述的显示系统，其特征在于：当 j 位的显示数据包括 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据时，G 颜色成分的灰阶数据的位数比 R 颜色成分的灰阶数据的位数多，也比 B 色成分的灰阶数据的位数多。
7. 一种用于控制显示驱动器的显示控制器，所述显示驱动器根据以 j (j 为自然数) 位为单位输入的显示数据驱动显示面板的数据线；所述显示控制器的特征在于，包括：

第 1~第 (j+2) 数据输出端子；

模式设定寄存器，用于将所述显示控制器的工作模式设定为第一或第二模式；

指令数据输出部分，其输出用于控制所述显示驱动器的指令数据和输出用于指定所述指令数据的指令识别信号；

显示数据输出部分，其以 k ($k \geq j+2$, k 为整数) 位为单位或以 j 位为单位输出显示数据，

其中，所述显示数据输出部分，

在第一模式，通过第 1~第 (j+2) 数据输出端子，输出以 k 位为单位的显示数据中的 (j+2) 位部分的显示数据；

在第二模式，通过第 1~第 j 的数据输出端子，在输出以 j 位为单位的显示数据的同时，通过第 (j+1) 数据输出端子，代替显示数据的第 (j+1) 位的数据输出所述指令数据；以及通过第 (j+2) 数据输出端子，代替显示数据的第 (j+2) 位的数据输出所述指令识别信号。

8. 一种用于控制显示驱动器的显示控制器，所述显示驱动器根据以 j (j 为自然数) 位为单位输入的显示数据驱动显示面板的数据线；所述显示控制器的特征在于，包括：

第 1~第 (j+1) 的数据输出端子；

模式设定寄存器，用于将所述显示控制器的工作模式设定为第一或第二模式；

指令数据输出部分，其输出用于控制所述显示驱动器的指令数据和输出用于指定所述指令数据的指令识别信号；

显示数据输出部分，所述显示数据输出部分在一水平扫描期间内，输出将以 k_1 ($k_1 \geq j+1$, k_1 为整数) 位为单位或以 j 位为单位的显示数据以及所述指令数据时分多路复用而形成的多路复用数据，

其中，所述显示数据输出部分，

在第一模式，通过第 1~第 (j+1) 数据输出端子，输出包含 (j+1) 位部分的显示数据的多路复用数据，所述显示数据以 k_1 位为单位输出；

在第二模式，通过第 1~第 j 数据输出端子，在以 j 位为单位输出包含显示数据的多路复用数据的同时，通过第 (j+1) 数据输出端子，在与该显示数据所包含的指令数据相对应的时

间输出所述指令识别信号，以代替显示数据的第 $(j+1)$ 位的数据。

9. 一种用于控制显示驱动器的显示控制器，所述显示驱动器根据以 j (j 为自然数) 位为单位输入的显示数据，驱动显示面板的数据线；所述显示控制器的特征在于，包括：

第 $1\sim$ 第 $(j+p)$ (p 为自然数) 数据输出端子；

模式设定寄存器，用于将所述显示控制器的工作模式设定为第一或第二模式；

指令数据输出部分，其输出用于控制所述显示驱动器的指令数据；

显示数据输出部分，所述显示数据输出部分以 k_2 ($k_2 \geq j+p$, k_2 为正整数) 位为单位或以 j 位为单位输出显示数据，

其中，所述显示数据输出部分，

在第一模式，通过第 $1\sim$ 第 $(j+2)$ 数据输出端子，输出以 k_2 位为单位的显示数据中的 $(j+p)$ 位部分的显示数据；

在第二模式，通过第 $1\sim$ 第 j 数据输出端子，在以 j 位为单位输出显示数据的同时，通过第 $(j+1)\sim$ 第 $(j+p)$ 数据输出端子，代替显示数据的第 $(j+1)\sim$ 第 $(j+p)$ 位的数据，输出所述指令数据。

10. 根据权利要求7所述的显示控制器，其特征在于：

当 j 位的显示数据包含 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据时，G 颜色成分的灰阶数据的位数比 R 颜色成分的灰阶数据的位数多，也比 B 颜色成分的灰阶数据的位数多。

11. 根据权利要求8所述的显示控制器，其特征在于：

当j位的显示数据包括R颜色成分成分、G颜色成分和B颜色成分的灰阶数据时，G颜色成分的灰阶数据的位数比R颜色成分的灰阶数据的位数多，也比B颜色成分的灰阶数据的位数多。

12. 根据权利要求9所述的显示控制器，其特征在于：

当j位的显示数据包含R颜色成分、G颜色成分和B颜色成分的灰阶数据时，G颜色成分的灰阶数据的位数比R颜色成分的灰阶数据的位数多，也比B颜色成分的灰阶数据的位数多。

13. 根据权利要求7所述显示控制器，其特征在于：

当显示数据包含R颜色成分、G颜色成分和B颜色成分的灰阶数据时，

在所述第一模式，输出R颜色成分、G颜色成分和B颜色成分的灰阶数据位数相同的显示数据；以及

在所述第二模式，输出在R颜色成分、G颜色成分和B颜色成分灰阶数据中至少一个灰阶数据的位数不同的显示数据。

14. 根据权利要求8所述的显示控制器，其特征在于：

当显示数据包含R颜色成分、G颜色成分和B颜色成分的灰阶数据时，

在所述第一模式，输出R颜色成分、G颜色成分和B颜色成分灰阶数据位数相同的显示数据；

在所述第二模式，输出在 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据中至少一个灰阶数据位数不同的显示数据。

15. 根据权利要求 9 所述的显示控制器，其特征在于：

当显示数据包含 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据时，

在所述第一模式，输出 R 颜色成分、G 颜色成分和 B 颜色成分灰阶数据位数相同的显示数据；

在所述第二模式，输出在 R 颜色成分、G 颜色成分和 B 颜色成分灰阶数据中至少一个灰阶数据位数不同的显示数据。

16. 根据权利要求 10 至 12 任一所述的显示控制器，其特征在于：

当显示数据包含 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据时，

在所述第一模式，输出 R 颜色成分、G 颜色成分和 B 颜色成分灰阶数据位数相同的显示数据；

在所述第二模式，输出在 R 颜色成分、G 颜色成分和 B 颜色成分灰阶数据中至少一个灰阶数据的位数不同的显示数据。

显示系统及显示控制器

技术领域

本发明涉及一种显示系统及显示控制器。

背景技术

例如，在移动电话之类的电子设备的显示部分，使用液晶面板（广义上指显示面板，更广义上指光电装置），能够实现电子设备的低功率消耗和小型轻量。该液晶面板，由显示控制器（控制器）控制，该显示控制器接收从负责对电子设备进行控制的主机（CPU）发出的指令，进行显示控制。

液晶面板具有多条扫描线、多条数据线和多个像素。多条扫描线由扫描驱动电路驱动。多条数据线由数据线驱动电路驱动。显示控制器向数据线驱动电路提供显示数据，同时，对扫描线驱动电路和数据线驱动电路进行计时控制（例如，参见日本专利第2002-23709号公告）。

收到主机指令的显示控制器在控制数据线驱动电路（广义上指显示驱动器）时，可以考虑采用显示控制器输出控制信号，并直接控制数据线驱动电路的方法。不过，这种方法，如果控制内容复杂，则需要增加信号线，从而产生由于布线造成的信号延迟和需要保证布线区域的问题，而不能实现低功耗和低成本。

对此，可以考虑采用的方法是，准备与显示控制器的控制内容对应的指令数据，显示控制器对数据线驱动电路输出该指令数据。

此时，数据线驱动电路在其内部分析被设定的指令数据，并根据分析结果进行控制。此时，即使控制内容复杂，但只要增加指令数据的种类就可以解决问题，因此，具有可扩展性的优点。但是，采用这种方法，显示控制器必须具备指令数据的输入输出功能。因此，如果让通用控制器具备指令数据的输入输出功能，则显示控制器会变得更加复杂，芯片尺寸增大，而且，会产生制造成本增加和生产周期长等问题。

发明内容

鉴于上述技术问题，本发明的目的在于提供一种可采用通用控制器，根据指令数据进行控制的显示系统和显示控制器。

为了解决上述技术缺欠，本发明提供的显示系统包括以下配置：显示面板，具有多个象素、多条数据线和多条扫描线；显示驱动器，所述显示驱动器具有以 j (j 为自然数) 为单位输入显示数据的第 1~第 j 数据输入端子，并基于通过该第 1~第 j 数据输入端子输入的显示数据，驱动所述多条数据线；显示控制器，具有第 1~第 $(j+2)$ 数据输出端子，用于输出以 k ($k \geq j+2$ 、 k 为整数) 位为单位的显示数据中的 $(j+2)$ 位部分的显示数据，向所述显示驱动器提供显示数据的同时，控制所述显示驱动器；其中所述显示控制器通过第 1~第 j 的数据输出端子，以 j 位为单位，向所述显示驱动器输出显示数据；通过第 $(j+1)$ 数据输出端子，代替显示数据第 $(j+1)$ 对所述显示驱动器输出指令数据，用于控制所述显示驱动器；以及通过第 $(j+2)$ 数据输出端子，代替显示数据第 $(j+2)$ 位数据，向所述显示驱动器输出指令识别信号，以用于识别所述指令数据；所述显示驱动器包括：锁存器，用于锁存由所述指令识别信号指定的所述指令数据；解码器，用于对锁存在所述锁存器中的指令数据进行解码；以及控制部分，该控制部分输出与所述解码器的解码结果

相对应的控制信号；根据经所述第 1~第 j 的数据输入端子输入的显示数据和所述控制信号，驱动所述的多数据线。

在本发明中，显示控制器可通过第 1~第 (j+2) 数据输出端子输出显示数据。在该显示控制器中，通过第 1~第 j 数据输出端子输出显示数据的同时，可使第 (j+1) 和第 (j+2) 数据输出端子输出用于控制显示驱动器的指令数据和指令识别信号，另外，显示驱动器对基于指令识别信号指定的指令数据进行解码，并进行与其解码结果相对应的显示控制。

因此，即使是通用显示控制器，也可以通过剩余数据输出端子进行指令数据的控制。而且，因为可以对指令识别信息和指令数据采取与显示数据同样的处理。所以，也可以使用通用显示控制器对用指令控制的显示驱动器进行控制。

另外，本发明涉及一种显示系统，包括：显示面板，该显示面板具有多个象素、多条数据线和多条扫描线；显示驱动器，其具有用 j(j 为自然数)位为单位输入显示数据的第 1~第 j 数据输入端子，并根据通过该第 1~第 j 数据输入端子输入的显示数据，驱动所述多数据线；显示控制器，具有第 1~第 (j+1) 数据端子，用于输出以 k_1 ($k_1 \geq j+1$ 、 k_1 为整数) 位为单位输出的显示数据中的 (j+1) 位部分的显示数据，在向所述显示驱动器提供包含显示数据的多路复用数据的同时，控制所述显示驱动器；其中，所述显示控制器，通过第 1~第 j 数据输出端子，在一水平扫描期间内，以 j 位为单位，向所述显示驱动器输出使显示数据和指令数据时分多路复用的多路复用数据；通过第 (j+1) 数据输出端子，代替显示数据的第 (j+1) 位数据，向所述显示驱动器输出指令识别信号，以用于识别所述指令数据；所述显示驱动器包括：锁存器，该锁存器从所述多路复用数据中获取由所述指令识别信号指定的指令数据；解码器，该解码器对所述锁存器中锁存的指令数据进行解码；控制部分，该控制部

分输出与所述解码器的解码结果相对应的控制信号；该显示控制系统通过所述第1~第j数据输入端子输入的多路复用数据所包含的显示数据和该控制信号，驱动所述多条数据线。

在本发明中的显示控制器，可通过第1~第(j+1)数据输出端子输出显示数据。在这种显示控制器中，通过第1~第j数据端子输出显示数据的同时，可使第(j+1)数据输出端子输出指令识别信号。而且显示驱动器从多路复用数据中，对根据指令识别信号指定的指令数据进行解码，并执行与其解码结果相应的显示控制。

因此，即使是通用显示控制器，也可以借助剩余的数据输出端子，用指令数据进行控制。另外，因为还可与显示数据同样进行指令识别信号和指令数据处理，所以也能够利用通用显示控制器对于被指令控制的显示驱动器进行控制。还有，由于使指令数据和显示数据多路复用，所以可以省略用于输入指令数据的端子和信号线。

本发明涉及的显示系统，还包括：显示面板，其包含多个象素和多条数据线及多条扫描线；显示驱动器，其具有以j(j为自然数)位为单位输入显示数据的第1~第j数据输入端子，并通过该第1~第j数据输入端子，根据输入的显示数据，驱动所述多条数据线；显示控制器，所述显示控制器具有第1~第(j+p)数据输出端子，用于输出在以 k_2 ($k_2 \geq j+p$, k_2 、 p 为正整数)位为单位输出的显示数据中的(j+p)位部分的显示数据，在向该显示驱动器提供显示数据的同时，控制该显示驱动器；其中，上述显示控制器，通过第1~第j数据输出端子，以j位为单位对该显示驱动器，输出显示数据；通过第(j+1)~第(j+p)数据输出端子，代替显示数据的第(j+1)~第(j+p)位数据，对上述显示驱动器输出指令数据。该显示驱动器包括：锁存器，用于锁存所述指令数据；解码器，用于对所述锁存器中锁存的指令数据进行解码；控制部分，用于输出与所述解码器的解码结果相对应的控制信号；并根据通过所述的第1~第j数据

输入端子输入的显示数据和所述的控制信号，驱动所述的多数据线。

在本发明中，显示控制器可通过第 1~第 (j+p) 数据输出端子输出显示数据。在该显示控制器中，通过第 1~第 j 数据输出端子输出显示数据的同时，可使第 (j+1)~第 (j+p) 数据输出端子，以 p 位为单位输出指令数据，而且，显示驱动器对以 p 位为单位输入的指令数据进行解码，并执行与该解码结果相对应的显示控制。

因此，即使是通用的显示控制器，也可以借助剩余的数据输出端子，用指令数据进行控制。而且，还可以对指令数据采取与显示数据同样的处理，所以，可以利用通用的显示控制器对用指令控制的显示驱动器进行控制，还可进一步以 p 位为单位，向显示驱动器提供指令数据，实现有效控制。

另外，在本发明涉及的显示系统中，当 j 位的显示数据里包含 R 颜色成分、G 颜色成分以及 B 颜色成分的灰阶数据时，G 颜色成分的灰阶数据的位数既可以比 R 颜色成分的灰阶数据的位数多，还可以比 B 颜色成分的灰阶数据的位数多。

根据本发明，可进行有效的灰阶数据传输，而不会使显示面板的显示图像质量降低，并且可利用通用显示控制器实现对显示驱动器的控制。

还有，本发明涉及的显示控制器，用于控制显示驱动器，该显示驱动器根据以 j (j 为自然数) 位为单位输入的显示数据，驱动显示面板的数据线，该显示控制器包括：第 1~第 (j+2) 数据端子；模式设定寄存器，用于设定第一或第二模式；指令数据输出部分，其输出用于控制所述显示驱动器的指令数据和输出用于指定所述指令数据的输出指令识别信号；以及，显示数据输出部分，以 k (k \geq j+2, k 为整数) 位为单位或 j 位为单位输出显示数据。所述显示

数据输出部分，在第一模式中，通过第 1~第 $(j+2)$ 数据输出端子，输出以 k 位为单位输出的显示数据中的 $(j+2)$ 位部分的显示数据；在第二模式中，通过第 1~第 j 数据输出端子，在以 j 位为单位输出显示数据的同时，通过第 $(j+1)$ 数据输出端子，代替显示数据的第 $(j+1)$ 位数据输出所述的指令数据；以及通过第 $(j+2)$ 数据输出端子，代替显示数据的第 $(j+2)$ 位数据，输出所述的指令识别信号。

另外，本发明涉及的显示控制器，是对基于以 j (j 为自然数) 位为单位输入的显示数据驱动显示面板的数据线的显示驱动器进行控制的显示控制器，其中包括：第 1~第 $(j+1)$ 数据输出端子；模式设定寄存器，用于设定第一或第二模式；指令数据输出部分，用于输出指定控制所述显示驱动器的指令数据的指令识别信号；显示数据的输出部分，该显示数据的输出部分在一水平描期间内，输出以 k_1 ($k_1 \geq j+1$ 、 k_1 整数) 位为单位或者 j 位为单位的显示数据及所述指令数据被时分多路复用所得的多路复用数据；其中，所述显示数据输出部分，在第一模式中，通过第 1~第 $(j+1)$ 数据输出端子输出在以 k_1 位为单位输出的显示数据中包含 $(j+1)$ 位部分的显示数据的多路复用数据；在第二模式，通过第 1~第 j 数据的输出端子，以 j 位为单位输出包含显示数据在内的多路复用数据的同时，通过第 $(j+1)$ 数据输出端子，在与该显示数据中包含的指令数据对应的时间，代替显示数据的第 $(j+1)$ 位数据输出所述指令识别信号。

另外，本发明涉及的显示控制器，是根据以 j (j 为自然数) 位为单位输入的显示数据驱动显示面板数据线，控制显示驱动器的，其中包括：第 1~第 $(j+p)$ (p 为自然数) 数据输出端子；模式设定寄存器，用于设定第一或第二模式；显示数据输出部分，为控制所述显示驱动器、输出指令数据的指令数据的输出部分；以 k_2 ($k_2 \geq j+p$ ， k_2 为正整数) 位为单位或 j 位为单位输出显示数据。该显示数据输出部分，在第一模式，在以 k_2 位为单位输出显示数据中，通过第 1~第 $(j+2)$ 数据输出端子，输出 $(j+p)$ 位部分的显示数据；

在第二模式，通过第1~第j数据输出端子，在以j位为单位输出显示数据的同时，通过第(j+1)~第(j+p)数据输出端子，代替显示数据第(j+1)~第(j+p)位数据，输出所述指令数据。

另外，在本发明中涉及的显示控制器，当j位显示数据包含R颜色成分、G颜色成分和B颜色成分的灰阶数据时，G颜色成分的灰阶数据的位数可以比R颜色成分的灰阶数据的位数多，还可以比B颜色成分的灰阶数据的位数多。

另外，在本发明中涉及的显示控制器，当显示数据中包括R颜色成分、G颜色成分和B颜色成分的灰阶数据时，在所述第一模式，可以输出R颜色成分、G颜色成分和B颜色成分灰阶数据位数相同的显示数据；在所述第二模式，可以输出在R颜色成分、G颜色成分和B颜色成分灰阶数据中，至少一个灰阶数据位数不同的显示数据。

根据本发明，在第一模式中，显示控制器可以输出R颜色成分、G颜色成分以及B颜色成分灰阶数据位数相同的显示数据。因此，可以提供对显示驱动器提供显示数据的通用显示控制器。另外，在第二模式中，可以改变提供给显示驱动器的灰阶数据的结构，使灰阶数据的传送效率提高。而且，利用剩余的数据线，可用指令数据实现对显示驱动器的控制。

附图说明

图 1 是液晶装置的构成概要简图。

图 2 是主机、控制器与数据线驱动电路间的连接关系的模式图。

图 3 是第一实施方式中的控制器与数据线驱动电路的连接关系的模式图。

图 4 是第一实施方式中的控制器的构成例的框图。

图 5 是第一实施方式中的指令数据与指令识别信号关系的模式图。

图 6 是第一实施方式中的数据线驱动电路的构成例的框图。

图 7 是第一实施方式中的数据锁存器构成例的框图。

图 8 是第一实施方式中的锁存器的构成例框图。

图 9 是第一实施方式中的控制器和数据线驱动电路工作时间的实施例的时序图。

图 10 是在第一实施方式中利用局部模块选择指令的控制例示意图。

图 11 是第二实施方式中控制器与数据驱动电路连接关系的模式图。

图 12 是第二实施方式中控制器构成例的框图。

图 13 是第二实施方式中指令数据和指令识别信号关系的模式图。

图 14 是第二实施方式中数据线驱动电路构成例的框图。

图 15 是第二实施方式中数据锁存器构成例的框图。

图 16 是第二实施方式中锁存器构成例的框图。

图 17 是第二实施方式中控制器及数据线驱动电路工作时间的实施例的时序图。

图 18 是第三实施方式中控制器和数据线驱动电路连接关系的模式图。

图 19 是第三实施方式中控制器构成例的框图。

图 20 表示第三实施方式中指令数据多路复用时间实施例的时序图。

图 21 是在第三实施方式中数据线驱动电路构成例的框图。

图 22 是第三实施方式中锁存器构成例的电路图。

图 23 是第三实施方式中指令数据构成例的示意图。

图 24 是第三实施方式中解码器构成例的框图。

图 25 是第三实施方式中控制器和数据线驱动电路工作时间的实施例的时序图。

具体实施方式

下面，就本发明的优选实施方式参照附图进行详细说明。以下的实施方式，并不是对专利申请范围内记载的本发明内容的不正当的限定。而且，并不是以下说明的构成的全部都是本发明的必须构成条件。在以下的实施方式中，是以有源矩阵方式的液晶面板 TFT 为例进行的说明，但是，本发明不仅限于此。

1.第一实施方式

图 1 给出的是液晶装置的构成概要。液晶装置（广义上指显示系统）可以在移动电话、便携式信息处理机（PDA 等）、数码照像机、投影仪、便携式音频播放器、大容量存储装置、录像机、电子记事本或 GPS（全球定位系统：Global Positioning System）等各种电子设备产品中使用。

在图 1 中，液晶装置 10 包括：液晶面板（广义上指显示面板。更广义上指光电装置）20、数据线驱动电路（狭义上指源极驱动器）30、扫描线驱动电路（狭义上指栅极驱动器）40、控制器（显示控制器）50 以及电源电路 60。液晶装置 10 也可称为光电装置。数据线驱动电路 30 也可称为显示驱动器。

另外，在液晶装置 10 中不需要包含这些电路模块的全部，其中部分电路模块也可以省略。

液晶面板 20 包含：多条扫描线（栅极线）、多条数据线（源极线）和多个象素，所述各象素由多条扫描线中的任一条扫描线和多条数据线中的任一条数据线确定。每个象素都包含 TFT 和象素电极。TFT 接在数据线上，象素电极接在该 TFT 上。

具体而言，液晶面板 20，例如在由玻璃衬底形成的面板衬底上形成。在面板衬底上配置有：沿图 1 的 Y 方向排列多个，并分别向 X 方向延伸的扫描数据的扫描线 $GL_1 \sim GL_M$ (M 为大于等于 2 的整数)；沿 X 方向排列多个，并分别向 Y 方向延伸的数据线 $DL_1 \sim DL_N$ (N 为大于等于 2 的整数) 在扫描线 GL_m ($1 \leq m \leq M$, m 为整数) 与数据线 DL_n ($1 \leq n \leq N$, n 为整数) 的交差点对应的位置上设置像素 PE_{mn} 。像素 PE_{mn} 包含 TFT_{mn} 和像素电极。

TFT_{mn} 的栅电极与扫描线 GL_m 连接。 TFT_{mn} 的源电极与数据线 DL_n 连接。 TFT_{mn} 的漏电极与像素电极连接。在像素电极和介于该像素电极和液晶元件 (广义上是光电物质) 对置的对置电极 COM (共用电极) 之间, 形成液晶电容 CL_{mn} 及辅助电容 CS_{mn} 。像素 (液晶元件) 的穿透率会因像素电极和对置电极 COM 之间的电压变化而变化。由电源电路 60 生成提供给对置电极 COM 的电压 V_{COM} 。

数据线驱动电路 30 根据显示数据, 驱动液晶面板 20 的数据线 $DL_1 \sim DL_N$ 。扫描线驱动电路 40 对液晶面板 20 的扫描线 $GL_1 \sim GL_M$ 进行扫描。

按照由无图示的中央处理装置 (Central Processing Unit: 以下简称 CPU) 等主机设定的内容, 控制器 50 对数据线驱动电路 30、扫描线驱动电路 40 和电源电路 60 输出控制信号。具体而言, 控制器 50 对于数据线驱动电路 30 和扫描线驱动电路 40, 例如提供工作模式的设定或在内部生成的水平同步信号和垂直同步信号。另外, 控制器 50 对电源电路 60 进行对置电极 COM 的电压 V_{COM} 的极性反转定时控制。

电源电路 60, 根据外部提供的基准电压, 生成液晶面板 20 用的各种电压和对置电极 COM 的电压 V_{COM} 。

还有，虽然在图 1 中，液晶装置 10 包含控制器 50，但是控制器 50 也可以设置在液晶装置 10 的外部。或者控制器 50 和主机（没有图示）都包括在液晶装置 10 内。

另外，扫描驱动电路 40、控制器 50 和电源电路 60 中至少一个可以装在数据线驱动电路 30 内。

还可以在液晶面板 20 上形成数据线驱动电路 30、扫描线驱动电路 40、控制器 50 以及电源电路 60 的一部分或者全部。例如，液晶面板（电子光学装置）20 的构成可以包含：多条数据线；多条扫描线；多个象素，各象素由多条数据线中的任一条和多条扫描线中的任一条确定；以及驱动多条数据线的数据线驱动电路（显示驱动器）

图 2 表示主机、控制器 50 以及数据线驱动电路 30 间的连接关系。主机（CPU）70 通过具有总线宽度 BW1 的数据总线 72，与控制器 50 连接。主机 70 通过数据总线 72，为控制器 50 提供显示数据和控制数据。总线宽度 BW1 是以 CPU 运算处理单位的字节为基准决定的。总线宽度 BW1 例如有 8 位、16 位、32 位、64 位等等。

控制器 50 通过总线宽度 BW2 的数据总线 74，与数据线驱动电路 30 连接，控制器 50 通过数据总线 74，向数据线驱动电路 30 提供显示数据和与数据线驱动电路 30 的控制内容相应的指令数据。总线宽度 BW2 可以根据 R 颜色成分（第 1 颜色成分）、G 颜色成分（第 2 颜色成分）和 B 颜色成分（第 3 颜色成分）的灰阶电平标准来决定。总线宽度 BW2，例如有 18 位（各种颜色成分的灰阶数据为 6 位）、24 位（各种颜色成分的灰阶数据为 8 位）等等。

像这样连接在以通用为目的的主机 70 上的数据总线 72 的总线宽度和连接在灰阶显示最佳的数据线驱动电路 30 上的数据总线 74

的总线宽度是不一样的。因此，从主机 70 向数据线驱动电路 30 传送数据的效率就差。

另一方面，通用控制器 50 不具备用于控制数据线驱动电路 30 的指令数据的输入输出功能，所以不能有效地控制数据线驱动电路 30。

在第一实施方式中讲述的控制器 50 输出的数据总线宽度，是与向数据线驱动电路 30 输入的数据总线宽度不同的情况，当控制器 50 可以输出的数据总线宽度（如：18 位宽），比可向数据线驱动电路 30 输入的数据总线的宽度（如：16 位宽）宽时，可以利用剩余的总线提供指令数据。

图 3 给出的是第一实施方式中控制器 50 和数据线驱动电路 30 间的连接关系的模式图。

数据线驱动电路 30 在根据以 j (j 为自然数) 位为单位输入的显示数据驱动数据线时，控制器 50 能够以 k ($k \geq j+2$ 、 k 为整数) 位为单位输出显示数据。因此，控制器 50 具有第 1~第 $(j+2)$ 数据输出端子 $D_1 \sim D_{j+2}$ ，用于输出以 k 位为单位的显示数据中的 $(j+2)$ 位部分的显示数据。

接在控制器 50 的第 1~第 j 数据输出端子 $D_1 \sim D_j$ 上的总线，与数据线驱动电路 30 的第 1~第 j 数据输入端子 $D_1 \sim D_j$ 连接。连接在控制器 50 的第 $(j+1)$ 的数据输出端子 D_{j+1} 上的总线，与数据驱动电路 30 的指令数据输入端子 CD 连接。连接在控制器 50 的第 $(j+2)$ 数据输出端子 D_{j+2} 上的总线，可与数据线驱动电路 30 的指令识别信号输入端子 CMD 连接。

控制器 50 对数据线驱动电路 30，以 k 位为单位或者以 j 位为单位，与显示时间同步输出包含主机生成的灰阶数在内的显示数

据。当以 k 位为单位输出显示数据时，则控制器 **50** 通过第 1~第 $(j+2)$ 数据输出端子输出 $(j+2)$ 位部分的显示数据。在以 j 位为单位输出显示数据时，则控制器 **50** 通过第 1~第 j 数据输出端子输出 $(j+2)$ 位部分的显示数据。

另外，当控制器 **50** 以 j 位为单位输出显示数据时，在通过第 $(j+1)$ 数据输出端子 D_{j+1} 输出的数据中，用于指定指令数据位置的指令识别信号则通过第 $(j+2)$ 数据输出端子 D_{j+2} 输出。

还有，在第一实施方式中，所介绍的指令数据是作为 1 位的串行数据输出的，但也可以是以多位数据输出的指令数据。

另外，数据线驱动电路 **30** 具有指令识别信号输入端子 **CMD** 和指令数据输入端子 **CD**。在数据线驱动电路 **30** 中，根据从通过指令数据输入端子 **CD** 输入的数据，和通过指令识别信号输入端 **CMD** 从控制器 **50** 输入的指令识别信号指定指令数据。而且，在数据线驱动电路 **30** 中，对该指令数据进行解码，并进行与其解码结果对应的控制。

指令数据，是与设定数据线驱动电路 **30** 的各种工作模式等的指令对应的数据，指令例如有进行局部驱动的局部模块选择指令、输出模块选择指令、和输出时间设定指令。

局部模块选择指令，是对每个将多条数据线作为分割单位的模块，选择由数据线驱动电路 **30** 进行的数据线的显示驱动用的指令。对于通过局部模块选择指令，选择显示驱动的模块数据线，与显示时间同步，施加与灰阶数据相应的灰阶电压。例如，对于通过局部模块选择指令所选择的非显示驱动的模块内的数据线，在使通过 **TFT** 连接在该数据线上的象素（液晶元件）透射率不变的方式下，将电压 **VCOM** 施加到对置电极 **COM**。

输出模块选择指令，是对每个模块选择由数据线驱动电路 30 驱动的数据线是导通或是关闭的指令。对于由输出模块选择指令设定为驱动导通（ON）的模块的数据线，与显示时间同步，施加与灰阶数据对应的灰阶电压。将向被输出模块选择指令设定为驱动关闭的模块的数据线的输出，设定为高阻抗状态。

输出时间设定指令，是为了实现低功耗，而将向数据线驱动电路 30 的数据线的输出时间进行细致设定用的指令。

下面，围绕该第一实施方式的构成例进行说明。

图 4 给出的是在第一实施方式中控制器 50 的构成例。控制器 50 包括：显示数据输出部分 80、指令数据输出部分 82、第 1 和第 2 的转换输出部分 84 和 86、模式设定寄存器 88 及控制部分 90。

显示数据输出部分 80，以 k 位为单位或以 j 位为单位输出来自主机的显示数据。指令数据输出部分 82，生成与主机指示的控制内容相对应的指令数据和用于指定该指令数据的指令识别信号，例如，对数据线驱动电路 30 输出。

第 1 转换输出部分 84，向第 (j+2) 数据输出端子 D_{j+2} 输出由指令数据输出部分 82 输出的指令识别信号，或者，由显示数据输出部分 80 输出的显示数据的第 (j+2) 位的两者中的任一数据。这样一来，使代替显示数据的第 (j+2) 位数据，通过第 (j+2) 数据输出端子 D_{j+2} 输出指令识别信号成为可能。

第 2 转换输出部分 86，向第 (j+1) 数据输出端子 D_{j+1} 输出由指令数据输出部分 82 输出的指令数据，或者，由显示数据输出部分 80 输出的显示数据第 (j+1) 位的两者中的任一数据。这样，可代替显示数据第 (j+1) 位数据，通过第 (j+1) 数据输出端子 D_{j+1} 输出指令数据。

模式设定寄存器 **88**，例如是通过主机，用于将控制器 **50** 的工作模式设定为第一或第二模式的控制寄存器。控制器 **50**，与模式设定寄存器 **88** 中设定的模式相对应进行控制。

控制部分 **90**，按照在模式设定寄存器 **88** 中设定的模式，对控制器 **50** 的各个部分进行控制，控制器 **50** 包括显示数据输出部分 **80**、指令数据输出部分 **82**、第 1 和第 2 的转换输出部分 **84** 及 **86**。

这样构成的控制器 **50**，被设定为第一模式时，由显示数据输出部分 **80** 通过第 1~第 $(j+2)$ 数据输出端子输出，以 k 位为单位的显示数据中 $(j+2)$ 位部分的显示数据。

另外，当控制器 **50** 被设定为第二模式时，可通过第 1~第 j 数据输出端子，以 j 位为单位输出显示数据。进一步，通过第 $(j+1)$ 数据输出端子输出指令数据，通过第 $(j+2)$ 数据输出端子输出指令识别信号。

图 5 是指令数据和指令识别信号间的关系的模式图。指令数据输出部分 **82**，为了指定串行输出的指令数据的有效范围（有效位置），可在对应于该范围的期间内，输出使逻辑电平变为‘H’的指令识别信号。

然而，显示数据的每一个象素的位数，是根据各种颜色成分的灰阶电平来决定的。1 个象素的显示数据包含 R 颜色成分、G 颜色成分以及 B 颜色成分的灰阶数据。例如，假设 R 颜色成分，G 颜色成分和 B 颜色成分的灰阶数据的位数分别为“8”，则显示数据的位数为“24”。此时，灰阶的表达可以达到约 1677 万种。例如，假设 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据的位数分别为 6，那么，显示数据的位数为 18。此时，灰阶的表达可达到约 26 万种。

在第一模式中，从控制器 50 向数据线驱动电路 30 输出的显示数据，该显示数据由 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据组成。在这种场合，以 k 位为单位输出显示数据的 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据的位数最好一样。因为希望通用控制器 50 能向数据线驱动电路提供 R 颜色成分、G 颜色成分和 B 颜色成分的灰度数据的位数相同的显示数据。

另一方面，在第二模式中，从控制器 50 向数据线驱动电路 30，在以 k 位为单位输出的显示数据的 R 颜色成分、G 颜色成分和 B 颜色成分的灰阶数据中，至少有 1 个灰阶数据的位数可以不同。

如图 2 所示，从主机 70 向控制器 50 提供的显示数据，往往为 8 位、16 位、32 位或 64 位。因此，24 位或 18 位的显示数据的传送效率低下。因此，在数据线驱动电路 30 中，为了能进行某种程度的灰阶表达，并且提高传送效率，把显示数据的每 1 个象素的位数设为 16 位，可实现约 6 万 5 千种灰阶表达。

此时，关于色调变化，考虑到人的视觉对 G 颜色成分变化的敏感性，优选把 R 颜色成分的灰阶数据的位数设为“5”，把 G 颜色成分的灰阶数据的位数设为“6”，把 B 颜色成分的灰阶数据的位数设为“5”。

因此，控制器 50，由于采用 1 个象素 18 位为单位进行处理，并用于通用目的，所以可以具有 $18 (=j+2)$ 个数据输出端子。另一方面，由于数据线驱动电路 30 的数据输入端子是 $16 (=j)$ 个，所以把余下的 2 个用来输出如上所述的指令数据。这样，即使是通用控制器，也可以通过指令对数据线驱动电路 30 进行控制。

下面，围绕数据线驱动电路 30 的构成例进行说明。

图 6 所示是第一实施方式中的数据线驱动电路 30 的构成例，数据线驱动电路 30 包括：数据锁存器 100、电平移位器（Level Shifter: L/S）102、电压选择电路（数模转换器 Digital-to-Analog Converter: DAC）104 以及输出电路 106。

数据锁存器 100，对通过第 1~第 j 数据输入端子 D_1 - D_j 输入的显示数据进行锁存。显示数据的组成包含按每条数据线划分各灰阶数据的多个灰阶数据。

L/S 102 将数据锁存器 100 的输出电压电平移位。

DAC 104, 从各个基准电压对应于灰阶数据的多个基准电压中，输出对应于 L/S 102 输出的数据的模拟灰阶电压。具体而言，DAC 104 对灰阶数据进行解码，基于解码结果选择多个基准电压中的任何一个。并将在 DAC 104 中选择的基准电压作为模拟灰阶电压，向输出电路 106 输出。

输出电路 106，根据来自 DAC 104 的模拟灰阶电压，驱动数据线 DL_1 ~ DL_N 。输出电路 106，可对每个以多条数据线为划分单位的模块，进行局部驱动和输出选择。局部驱动控制采用上述局部模块选择指令进行。输出选择的控制，采用上述输出模块选择指令进行。响应这样的指令，对各模块的数据线施加与灰阶数据对应的电压、共用电极电压 VCOM 或与其大致相同的电压。或者，按照指令，将向各模块的数据线的输出设定为高阻抗状态。

图 7 是数据锁存器 100 的构成示例。数据 100 包括移位寄存器 120 和线锁存器 122。

移位寄存器 120 具有第 1~第 K (K 为大于等于 2 的整数) 的触发器 $FF1_1$ ~ $FF1_K$ 。触发器 $FF1_{i1}$ ($1 \leq i1 \leq K$ 、 $i1$ 为整数) 含有时钟信号端子 C、输入端子 D 以及输出端子 Q。触发器 $FF1_{i1}$ ，在时钟信

号端子 C 的输入信号的上升沿保持输入到输入端子 D 的数据信号，而且从输出端子 Q 输出其保持的数据信号。

各个触发器可以保持以数据线单位生成的 1 位或多位灰阶数据。第 i ($1 \leq i \leq K-1$, i 是整数) 触发器 $FF1_i$ 的输出与第 $(i+1)$ 触发器 $FF1_{i+1}$ 的输入连接。而且，输入到触发器 $FF1_i$ 的输入数据与移位时钟信号 CPH 同步移位。

其中，移位时钟 CPH，在由锁存器脉冲 LP 的周期规定的水平扫描期间内，是为了读取以像素为单位输入的显示数据的脉冲信号。

线锁存器 122，在锁存脉冲 LP 的上升沿，读取由移位寄存器的第 1~第 K 的触发器 $FF1_1 \sim FF1_K$ 保持的移位数据。线锁存器 122 中读取的数据，向 L/S 102 输出。

采用这种构成，可以与移位时钟 CPH 同步，获取以构成 1 个像素的 j 位为单位输入的显示数据，作为一水平扫描期间的显示数据而保存。

然后，由 L/S 102 对电压电平移位，通过 DAC 104 作为模拟灰阶电压，输出到输出电路 106。

另外，像这样的数据驱动电路 30，根据从控制部分 110 输出的控制信号进行控制。作为此类控制信号，例如，有进行局部驱动的模式选择信号、选择驱动导通或者驱动关闭的模式选择信号等。控制部分 110，输出与指令数据对应的控制信号，所述指令数据是在通过指令数据输入端子 CD 输入的数据中，通过指令识别信号输入端子 CMD 输入的指令识别信号指定的指令数据。

为了生成上述控制信号，数据线驱动电路 30 可以包括锁存器 112、解码器 114。

锁存器 112 按照指令识别信号，读取指令数据。这里的指令数据和指令识别信号具有图 5 所示的时间关系。

解码器 114 对锁存器 112 中锁存的指令数据进行解码。而且，控制部分 110 输出与解码器 114 的解码结果相对应的控制信号。

图 8 示出的是锁存器 112 的构成例。锁存器 112 可包含移位寄存器 130 和指令锁存器 132。

移位寄存器 130 具有第 1~第 K 触发器 $FF2_1 \sim FF2_K$ 。触发器 $FF2_{i1}$ 具有时钟信号端子 C、输入端子 D、输出端子 Q 和复位端子 R。触发器 $FF2_{i1}$ 在时钟信号端子 C 的输入信号的上升沿保持输入到输入端子 D 的数据信号，而且从输出端子 Q 输出其保持的数据信号。此外，触发器 $FF2_{i1}$ 根据向复位端子 R 的输入信号使其内部状态返回到初始状态。

各触发器能够保持以数据线为单位生成的 1 位（从指令数据输入端子 CD 输出的指令数据是多位时为多位）的灰阶数据。第 i 的触发器 $FF2_i$ 的输出连接在第 (i+1) 触发器 $FF2_{i+1}$ 的输入上。然后，输入到第 1 触发器 $FF2_1$ 的指令数据 (CD) 与指令移位时钟信号同步被移位。该指令移位时钟信号是移位时钟 CPH 和指令识别信号的逻辑积运算信号。

也就是说，指令识别信号的逻辑电平为“H”时，与移位时钟 CPH 同步，将输入数据移位后输入的数据是指令数据。

还有，各触发器通过锁存脉冲 LP 复位。

指令锁存器 132，与指令识别信号上升沿同步，锁存第 1~第 k 触发器 $FF2_1 \sim FF2_k$ 中保持的指令数据。指示向解码器 114 输出锁存器 132 中锁存的指令数据。

图 9 是表示第一实施方式中的控制器 50 和数据线驱动电路 30 的工作时间的一个示例。其中，控制器 50 设定为第二模式。也就是说，控制器 50 本来能够以 k 位为单位输出显示数据，但是，设定它以 j 位为单位输出显示数据，并通过剩余的数据输出端子输出指令数据和指令识别信号。

从控制器 50 的第 1~第 j 数据输出端子 $D_1 \sim D_j$ ，对数据线驱动电路 30 输出显示数据，所述显示数据是在一水平扫描期间 (1H) 内，将与各数据线相对应的灰阶数据时分多路复用的显示数据。在图 9 中，在 1H 内，输入上述多路复用的数据和空白数据。所谓空白数据，例如，是由控制器 50 嵌入的虚拟数据，不对显示和指令控制产生影响的数据。

同样，从控制器 50 的第 (j+2) 数据输出端子 D_{j+2} 输出指令识别信号，从第 (j+1) 数据输出端子 D_{j+1} 输出指令数据。

数据线驱动电路 30 中，当通过指令识别信号输入端子 CMD 输入的指令识别信号的逻辑电平为“L”时，忽略通过指令数据输入端子 CD 输入的指令数据。另一方面，当指令识别信号的逻辑电平是“H”时，通过指令数据输入端子 CMD 输入的指令数据，存入图 6 所示的锁存器 112 内，例如，用于下一个水平扫描期间内的控制。即控制部分 110，在第 1 水平扫描期间，利用解码器 114 对指令数据进行解码。另外，控制部分 110，可以在第 1 水平扫描期间的下一个水平扫描期间，即第 2 水平扫描期间，根据与在第 1 水平扫描期间解码的指令数据相对应的控制信号进行控制。

此时，解码器 114 具有比锁存脉冲 LP 的频率更高的频率信号，例如，最好与移位时钟 CPH 同步进行解码处理。因此，在获取指令数据的水平扫描期间内，能够输出解码结果，在到达下次水平扫描期间前，容易生成与该解码结果相对应的控制信号。

图 10 给出了第一实施方式中的局部模块选择指令的控制例的示意图。在这里模式地示出了在一垂直扫描期间内被扫描的液晶面板 20 的显示区域。

将在每次水平扫描期间选择的扫描线设为第 1 行、第 2 行……，从第 1 行起，依次 1 行 1 行地扫描。在图 10 中，从第 1 行到第 a（a 为整数）行，以常规模式驱动。也就是说，关于数据线 $DL_1 \sim DL_N$ 的各数据线，通过数据线驱动电路 30 向数据线 $DL_1 \sim DL_N$ 的各扫描线施加与灰阶数据对应的灰阶电压。

这里，在第 a 行的水平扫描期间，局部模块选择指令是以图 9 所示的时间输入的。此时，在相应的水平扫描期间内，存入锁存器 112，其结果，由解码器 114 识别为局部模块选择指令。然后，在下一个水平扫描期间，即在第 (a+1) 行的水平扫描期间，可根据该局部模块选择指令进行控制。此时，对于选择进行显示驱动的第一模块数据线，与显示时间同步施加与灰阶数据相对应的灰阶电压。对于由局部模块选择指令选择为进行非显示驱动的第 2 及第 3 模块数据线，例如，施加提供给对置电极 COM 的电压 V_{COM} 或者与其大致相等的电压，以使通过 TFT 连接在该线上的像素（液晶元件）的透射率不变。

因此，与第一模块对应的显示区域成为部分显示区域，进行与灰阶数据对应的显示。反之，与第 2 和第 3 模块对应的显示区域成为部分非显示区域，显示白色或黑色的背景色。

而且, 在第 b ($b > a + 1$, b 是整数) 线水平扫描期间, 如果由部分模块选择指令为显示驱动而设定全部模块的话, 在下一个水平扫描期间, 即第 $(b + 1)$ 线的水平扫描期间以后, 返回普通方式进行显示驱动控制。

如上所述, 在第一实施方式中, 通过本来可能以 k 位为单位输出显示数据的控制器 **50** 的 2 个数据输出端子, 输出指令识别信号和指令数据, 以代替显示数据。例如, 主机对指令识别信号和指令数据采取与显示数据同样的处理, 就可作为一帧数据, 传送给控制器 **50**。而且, 在图 9 所示的时间, 令与灰阶数据同步输出指令识别信号和指令数据。这样, 就可以对用指令控制的数据线驱动电路 **30**, 使用通用控制器 **50** 进行控制。

2. 第二实施方式

在第一实施方式中, 控制器通过本应输出灰阶数据的数据输出端子, 输出指令识别信号及指令数据, 但不仅限于此。在第二实施方式, 通过本应输出灰阶数据的数据输出端子, 控制器仅输出指令识别信号, 使指令数据与灰阶数据多路复用输出。

图 11 模式地示出了第二实施方式的控制器与数据线驱动电路之间的连接关系。第二实施方式的控制器 **200** 及数据线驱动电路 **210**, 可分别替代第一实施方式的控制器 **50** 及数据线驱动电路 **30**, 用于图 1 所示的液晶装置。

当数据线驱动电路 **210** 基于以 j 位为单位输入的显示数据, 驱动数据线时, 控制器 **200** 可以以 k_1 ($k_1 \geq j + 1$, k_1 为整数) 位为单位输出显示数据。因此, 控制器 **200**, 具有第 1~第 $(j + 1)$ 数据输出端子 $D_1 \sim D_{j+1}$, 输出以 k_1 位为单位的显示数据中的 $(j + 1)$ 位部分的显示数据。

控制器 200 的第 1~第 j 数据输出端子 $D_1 \sim D_j$ 上的总线与数据线驱动电路 210 的第 1~第 j 数据输入端子 $D_1 \sim D_j$ 相连接。控制器 200 第 (j+1) 数据输出端子 D_{j+1} 上的总线与数据驱动回路 210 的指令识别信号输入端子 CMD 相连接。

控制器 200, 对于数据线驱动电路 210, 以 k1 位或者以 j 位为单位, 与显示时间同步, 输出包含主机生成的灰阶数据在内的显示数据。在以 k1 位为单位输出显示数据时, 控制器 200, 通过第 1~第 (j+1) 数据输出端子输出 (j+1) 位部分的显示数据。在以 j 位为单位输出显示数据时, 控制器 200 通过第 1~第 j 数据输出端子输出。

另外, 控制器 200, 在以 j 位为单位输出显示数据时, 通过第 (j+1) 数据输出端子 D_{j+1} , 输出指令识别信号, 用于指定指令数据的位置。

另外, 数据线驱动电路 210 具有指令识别信号输入端子 CMD。在数据线驱动电路 210 中, 通过第 1~第 j 数据输入端子 $D_1 \sim D_j$, 根据指令识别信号, 从灰度数据和指令数据的时分多路复用的多路复用数据中, 指定指令数据。指令识别信号, 通过指令识别信号输入端子 CMD, 从控制器 200 输入。而且, 在数据线驱动电路 210 中, 对该指令数据进行解码, 并进行对应其解码结果的控制。

下面, 围绕这种第二实施方式的构成, 举例说明。

图 12 所示第二实施方式的控制器 200 的构成例。但是与图 4 所示的第一实施方式的控制器 50 相同的部分, 标注同样符号, 其说明予以省略。

控制器 200 包含显示数据输出部分 202, 指令数据输出部分 204, 第 1 转换输出部分 84、模式设定寄存器 88 及控制部分 206。

显示数据输出部分 **202**，以 $k1$ 位或者以 j 位为单位，输出来自主机的显示数据。指令数据输出部分 **204** 生成与主机指示控制内容相对应的指令数据和用于特别指定该指令数据的指令识别信号。在显示数据输出部分 **202** 中，指令数据和灰阶数据同时被多路复用，例如，向数据线驱动电路 **210** 输出。指令识别信号通过第 1 转换输出部分 **84**，例如，向数据线驱动电路 **210** 输出。

第 1 转换输出部分 **84**，把由指令数据输出部分 **204** 输出的指令识别信号，或者把由显示数据输出部分 **202** 输出的显示数据的第 $(j+1)$ 位数据的任意一个，输出给第 $(j+1)$ 数据输出端子 D_{j+1} 。

控制部分 **206** 根据模式设定寄存器 **88** 所设定的模式，控制包括显示数据输出部分 **202**、指令数据输出部分 **204** 以及第 1 转换输出部分 **84** 的控制器 **200** 的各个部分。

当这种结构的控制器 **200** 被设定成第一模式时，通过第 1~第 $(j+1)$ 数据输出端子，显示数据输出部 **202**，以 $k1$ 位为单位输出的显示数据中的 $(j+1)$ 位部分的显示数据。

另外，控制器 **200** 被设定为第二模式时，通过第 1~第 j 数据输出端子，以 j 位为单位输出将显示数据和指令数据的时分多路复用的多路复用数据。再通过第 $(j+1)$ 数据输出端子输出指令识别信号。此时，指令识别信号与上述多路复用数据中的指令数据时分计时相对应地发生变化。

图 13 是指令数据和指令识别信号之间关系的模式图。为了在灰阶数据中指定多路复用的指令数据的位置，在与指令数据的位置相对应的时间，生成指令识别信号以使逻辑电平变成“H”。

下面，围绕数据线驱动电路 **210** 的构成实施例加以说明。

图 14 所示是第二实施方式的数据线驱动电路 210 的构成例子。但是，与图 6 所示的第一实施方式的数据线驱动电路 30 相同的部分，用相同的附图标记表示，相应的说明予以省略。

数据线驱动回路 210 包含数据锁存器 212、L/S 102、DAC 104 及输出电路 106。

数据锁存器 212，对通过第 1~第 j 数据输入端子 $D_1 \sim D_j$ 输入的数据中包含的显示数据进行锁存。显示数据包含按数据线区分的各灰阶数据而构成，例如，锁存数据 212 可以包含移位存储器和线锁存器，其中，移位寄存器保持各段触发器为 1 位或者多位的灰阶数据。此时，在按锁存脉冲 LP 的（循环）周期规定的一个扫描期间内，通过至少具有数据线数目的 N 个时钟信号的移位时钟 CPH，移位读取在移位寄存器的第一级触发器中输入的显示数据，而且，与锁存脉冲 LP 同步，用线锁存器，保持存入移位寄存器里的显示数据。

另外，这样的数据线驱动电路 210，与第一实施方式一样，基于控制部分 110 输出的控制信号进行控制。作为此类控制信号，例如，有进行部分驱动的模式选择信号和驱动导通（ON）或驱动关闭（OFF）的模式选择信号等。因此，控制部分 110 输出与指令数据相对应的控制信号，该指令数据包含在通过第 1~第 j 数据输入端子 $D_1 \sim D_j$ 输入的多路复用数据中。

为了生成上述控制信号，数据线驱动电路 210 可以包含锁存器 214、解码器 114。锁存器 214 从输入的多路复用数据中调用基于指令识别信号特定的指令数据。

这里的多路复用数据是在一个水平扫描期间内，显示数据及指令数据的时分多路复用数据。

图 15 是表示数据锁存器 212 的构成例子。但是，与图 7 所示的数据锁存器 100 相同的部分，标注同样的附图标记，相应的说明予以省略。

数据锁存器 212 与数据锁存器 100 的不同之处在于：移位寄存器 120 的移位时钟信号是采用指令识别信号生成的。具体而言，数据锁存器 212 的移位寄存器 120 的移位时钟信号是移位时钟信号 CPH 和指令识别信号的翻转信号的“与”运算结果。

图 16 是表示锁存器 214 的构成例。锁存器 214 可包含移位寄存器 216 和指令锁存器 218。

移动寄存器 216 具有第 1~第 K 触发器 $FF3_1 \sim FF3_K$ 。触发器 $FF3_{i1}$ 具有时钟信号端子 C、输入端子 D、输出端子 Q 以及复位端子 R。触发器 $FF3_{i1}$ ，在时钟信号端子 C 的输入信号的上升沿保持输入端子 D 的数据信号，再从输出端子 Q 输出其保持的信号。另外，触发器 $FF3_{i1}$ 基于向复位端子 R 输入的信号，内部状态返回到初始状态。

各触发器可以保持以数据线为单位生成的 j 位的灰阶数据。第 i 触发器 $FF3_i$ 的输出与第 (i+1) 触发器 $FF3_{i+1}$ 的输入连接。而且，输入到第 1 触发器 $FF3_1$ 中的 j 位的多路复用数据，与指令移位寄存器时钟信号同步移位。该指令移位时钟信号是移位时钟 CPH 和指令识别信号的“与”运算结果。

也就是说，指令识别信号的逻辑电平是‘H’时，与移位时钟 CPH 同步，移位多路复用数据并输入的数据是指令数据。因此，在读取多路复用数据中包含的灰阶数据的过程中，当指令识别的逻辑电平为‘L’时，在图 15 所示的数据锁存器 212 中，与移位时钟 CPH 同步被移位输入的数据是灰阶数据。

而且，各触发器由锁存脉冲 LP 复位。

指令锁存器 **218** 与指令识别信号的下降沿同步，锁存第 1~第 K 触发器 $FF3_1 \sim FF3_K$ 中保持的指令数据。被指令锁存器 **218** 锁存的指令数据输出到解码器 **114**。

图 17 给出了第二实施方式的控制器的 **200** 及数据线驱动电路 **210** 的工作时间的一个例子。其中，控制器 **200** 被设定为第二模式。即在控制器 **200** 中，原本能够以 $k1$ 位为单位输出显示数据，但是却以 j 位为单位输出显示数据，通过剩余的数据输出端子输出指令数据及指令识别信号。

在一水平扫描期间（1H）内，由控制器 **200** 对数据线驱动电路 **210** 输入显示数据（灰阶数据）及指令数据的时分多路复用数据。在图 17 中，在 1H 内，输入上述多路复用数据和空白数据。

当指令识别信号的逻辑电平为“L”，输入数据中的显示数据被存入图 14 所示的数据锁存器 **212** 中，例如，可用于下次水平扫描期间内的显示。

指令识别信号的逻辑电平为“H”时，输入数据中的指令数据被存入图 14 所示的锁存器 **214** 中，例如，用于下一个水平扫描期间内的控制。也就是说，控制部分 **110** 在第 1 水平扫描期间，由解码器 **114** 对指令数据进行解码。另外，在第 1 水平扫描期间的下一个水平扫描期间，也就是在第 2 水平扫描期间，控制部分 **110** 根据与第 1 水平扫描期间被解码的指令数据对应的控制信号进行控制。

正如以上说明的那样，在第二实施方式，通过原本可以 $k1$ 位为单位输出显示数据的控制器 **200** 的一个数据输出端子，输出指令识别信号，以取代显示数据。而且，对显示数据多路复用，输出指

令数据。这样一来，不仅能得到与第一实施方式同样的效果，而且还可以比第一实施方式减少指令控制所需要的端子数量。

还有，控制器 200 中，第一及第二模式涉及的显示数据的灰阶数据的各种颜色成分的位数，优选与第一实施方式一样。

3.第三实施方式

与第二实施方式相比较，在第三实施方式中不采用指令识别信号，可以从通用控制器向数据线驱动电路输入指令数据。

图 18 是第三实施方式的控制器和数据线驱动电路间的连接关系模式图。第三实施方式的控制器 300 及数据线驱动电路 320，分别取代第一实施方式的控制器 50 及数据线驱动电路 30，可适用于图 1 所示的液晶装置。

基于数据线驱动电路 320 以 j 位为单位输入的显示数据，控制器 300 驱动数据线时，能够以 k_2 ($k_2 \geq j+p$, k_2 、 p 为正整数) 位为单位输出显示数据。因此，控制器 300，具有第 1~第 $(j+p)$ 数据输出端子 $D_1 \sim D_{j+p}$ ，输出以 k_2 位为单位的显示数据中的 $(j+p)$ 位部分的显示数据。

控制器 300 的第 1~第 j 数据输出端子 $D_1 \sim D_j$ 上的总线数据线驱动电路 320 的第 1~第 j 数据输入端子 $D_1 \sim D_j$ 连接。控制器 300 的第 $(j+1) \sim$ 第 $(j+p)$ 数据输出端子 $D_{j+1} \sim D_{j+p}$ 的总线与数据线驱动电路 320 的指令数据输入端子 $CD_1 \sim CD_p$ 连接。

控制器 300 以 k_2 位为单位或以 j 位为单位与显示时间同步对数据驱动电路 320 输出包括主机生成的灰阶数据在内的显示数据。当以 k_2 位为单位输出显示数据时，控制器 300，通过第 1~第 $(j+p)$

数据输出端子输出 $(j+p)$ 位部分的显示数据。当以 j 位为单位输出显示数据时，控制器 300 通过第 1~第 j 数据输出端子进行输出。

另外，在控制器 300 以 j 位为单位输出显示数据时，则通过第 $(j+1)$ ~第 $(j+p)$ 数据输出端子 D_{j+1} ~ D_{j+p} ，以 p 位为单位输出指令数据。还有，在控制器 300 和数据线驱动电路 320 之间预先确定指令数据的多路复用时间。

另一方面，数据线驱动电路 320 具有指令数据输入端子 CD_1 ~ CD_p 。在数据线驱动电路 320 中，对通过指令数据输入端子 CD_1 ~ CD_p 输入的指令数据进行解码，并进行与其解码结果对应的控制。

下面，就此类第三实施方式的构成实施例进行说明。另外，为便于说明，说明中设 p 为“2”，指令数据以 2 位为单位输出。

图 19 给出的是第三实施方式中的控制器 300 的构成例。但是，与图 12 所示的第二实施方式中的控制器 200 相同的部分，标注同样的附图标记，其相应的说明予以省略。

控制器 300 包括：显示数据输出部分 302、指令数据输出部分 304、第 1 和第 2 转换输出部分 306 及 308、模式设定寄存器 88 及控制部分 310。

显示数据输出部分 302，以 $k2$ 位为单位或以 j 位为单位输出来自主机的显示数据。指令数据输出部分 304 生成与主机指示的控制内容相适应的指令数据。在一水平扫描期间内预先确定的时间内，例如，对数据线驱动电路 210 输出指令数据。

例如，如图 20 所示，在该上升沿之前的预置期间，可以输出以 p 位为单位的指令数据，以使在规定一水平扫描期间的锁存脉冲 LP 上升沿能够采集数据。

第 1 和第 2 转换输入部分 306 及 308，向第 $(j+1)$ 和第 $(j+2)$ 数据输端子 D_{j+1} 及 D_{j+2} 输出 ($p=2$ 时) 由指令数据输出部分 304 输出的指令数据 CD_1 和 CD_2 ，或者由显示数据输出部分 302 输出的显示数据的第 $(j+1)$ 或第 $(j+2)$ 位数据中的任一数据。

控制部分 310，根据模式设定寄存器 88 中设定的模式，对包含显示数据输出部分 302、指令数据输出部分 304、以及第 1 和第 2 转换输出部分 306 及 308 的控制器 300 的各个部分进行控制。

当这种构成的控制器 300 被设定为第一模式时，显示数据输出部分 302 通过第 1~第 $(j+2)$ 数据输出端子，输出以 k_2 位为单位输出的显示数据中的 $(j+2)$ 位部分的显示数据。

另外，当控制器 300 被设定为第二模式时，通过第 1~第 j 的数据输出端子，以 j 位为单位输出显示数据。并且，通过第 $(j+1)$ 和第 $(j+2)$ 的数据输出端子，以 $2 (=p)$ 位为单位输出指令数据。

另一方面，数据线驱动电路 320 具有第 1~第 j 数据输入端子 $D_1 \sim D_j$ 和第 1~第 p 数据输入端子 $CD_1 \sim CD_p$ 。数据线驱动电路 320，根据通过第 1~第 j 数据输入端子 $D_1 \sim D_j$ 和以 j 位为单位输入的显示数据驱动数据线。此时，对通过第 1~第 p 指令数据输入端子 $CD_1 \sim CD_p$ 和以 p 位为单位输入的指令数据进行解码，并进行与其解码结果相应的控制。

下面是围绕第三实施方式的数据线驱动电路 320 的构成示例进行说明。

图 21 给出了第三实施方式中的数据线驱动电路 320 的构成例。但是，和图 6 所示的第一实施方式的数据线驱动电路 30 相同部分，标注同样的附图标记，其相应的说明予以省略。

数据线驱动电路 320 与数据线驱动电路 30 的第一点不同在于：没有指令识别信号输入端子，但是有第 1~第 p 指令数据输入端子 $CD_1 \sim CD_p$ 。另外，数据线驱动电路 320 与数据线驱动电路 30 的第二点不同在于：锁存器、解码器和数据锁存器的构成不同。

第三实施方式中的数据锁存器 332 具有多个触发器，移位输入通过第 1~第 j 数据输出端子 $D_1 \sim D_j$ ，以 j 位为单位输入的灰阶数据。并且，在锁存脉冲 LP 上升沿读取一个水平扫描的行数据。

第三实施方式中的锁存器 324，与锁存脉冲 LP 的上升沿同步，读取通过第 1~第 p 的指令数据输入端子 $CD_1 \sim CD_p$ 输入的，并以 p 位为单位的指令数据。事先决定在一水平扫描期间内何时输入该指令数据后，锁存器 324 在其规定的时间内锁存输入的指令数据。

第三实施方式中的解码器 326，对读进锁存器 324 中的指令数据进行解码。第三实施方式中的指令数据，分为执行 (Execute) 指令数据和常规指令数据。执行指令数据是与执行指令相对应的指令数据。常规指令数据是与常规指令相对应的指令数据。执行指令是指定是否执行常规指令的指令。常规指令是为了执行数据线驱动电路 320 的各种控制，与预先规定的控制内容相对应的指令。因此，数据线驱动电路 320 中，当存入锁存器 324 中的指令数据的一部分是执行指令数据时，则进行与位于该指令数据的其它位置上的常规指令数据相对应的控制。

下面，就这一问题进行说明。

图 22 给出的是锁存器 324 的构成例。锁存器 324 可包括移位寄存器 330 和指令锁存器 332。

移位寄存器 330 具有第 1~第 J (J 为大于等于 2 的整数) 触发器 $DFF_1 \sim DFF_J$ 。触发器 DFF_j ($1 \leq j \leq J$, j 为整数) 具有时钟信号端子 C、输入端子 D 和输出端子 Q。触发器 DFF_j ，在时钟信号端子 C 的输入信号的上升沿保持输入端子 D 的数据信号，并从输出端子 Q 输出其保持的数据信号。

各触发器能够保持 p 位的灰阶数据。第 j 触发器 DFF_j 的输出与第 (j+1) 触发器 DFF_{j+1} 的输入连接。并且，输入到第 1 触发器 DFF_1 的输入数据，与移位时钟 CPH 同步被移位。

指令锁存器 332，与锁存器脉冲 LP 的上升沿同步，在第 1~第 J 触发器 $DFF_1 \sim DFF_J$ 中，读取事先规定的触发器中保持的数据。这里说的事先规定的触发器，是在一水平扫描期间内，在事先规定的时间移位被读取的指令数据的触发器。

像这样锁存到指令锁存器 332 中的指令数据，被解码器 326 解码。解码器 326 首先分析所读取的指令数据是否是执行指令数据。

图 23 给出的是由解码器 326 分析的指令数据的构成例。解码器 326，首先进行如图 23 所示的指令数据分析。该指令数据，在 1 个字的高位 U (U 为自然数) 位有执行指令数据部分，在低位 L (L 为自然数) 位有参考码数据部分。这里所说的字是以预置的 v ($v \geq p$, v 为整数) 位为单位的。

解码器 326，当执行指令数据部分的数据是与预置的执行指令对应的数据时，对参考码数据部分给出的字数，继续进行是否是常规指令的解码。

图 24 给出的是解码器 326 的构成概要。解码器 326 包含执行指令解码器 340 和常规指令解码器 342。

执行指令解码器 340 进行执行指令数据部分的数据解码，该数据是指令锁存器 332 中保持的数据的一部分。

通常，指令解码器 342 根据执行指令解码器 340 的解码结果，判断为执行指令数据部分的数据是预置的执行指令时，从指令锁存器 332 中读出参考码数据部分给出的字数指令数据，并对该指令数据进行解码。在参考码数据部分给出的字数指令数据，是包含上述执行指令数据部分在内的字位置以外的字位置数据。

通常将指令解码器 342 的解码结果向控制部分输出 110。

这种解码器 326 与第一实施方式相同，最好和具有高于锁存脉冲 LP 频率的频率的时钟同步工作。而且，该时钟最好是移位时钟 CPH。

另外，如图 10 所示，控制部分 110，在读取了由解码器 326 解码的数据的水平扫描期间的下一个水平扫描期间，可根据该控制部分 110 生成的控制信号进行控制。

图 25 给出的是第三实施方式的数据线驱动电路 320 的一个动作定时例。其中，所描述的数据线驱动电路 320 是指具有图 21 所示结构时的情况。

控制器 300 对数据线驱动电路 320，在一水平扫描期间（1H）内，输入显示数据（灰阶数据）的以像素为单位（具体而言是 j 位为单位）时分多路复用的数据。另外，控制器 300 在 1H 内，以像素为单位，按规定的时分计时输入多路复用的指令数据。

指令锁存器 332，与锁存脉冲 LP 上升沿同步，读取在其之前移位寄存器 330 中保持的指令数据。

解码器 326 从指令锁存器 332 中读取预定的字指令数据，分析相当于执行指令的数据部分的数据，并判断是否是执行指令。

如果解码器 326 判断出是执行指令，则基于参考码数据部分，从指令锁存器 332 中读出在特定的字位置上的指令数据。例如，当具有执行指令数据部分的字位置是第 S 字时，且参考码数据部分给出“3”时，读取第 (S-1) 字、第 (S-2) 字、第 (S-3) 字位置的指令数据。对于像这样读取的指令数据，进行通常指令解码处理。因此，即使在控制内容扩充，指令数据种类增多的情况下，只要增加被参考的字数即可，所以，易于扩充控制。

由解码器 326 对通常指令的解码结果向控制部分 110 输出。控制部分 110 输出对应其解码结果的控制信号。

另外，在控制器 300 中，关于第一及第二模式的显示数据的灰阶数据的各种颜色成分的位数，最好与第一实施方式相同。

此外，在本发明中的从属权利要求涉及的发明中，从属的权利要求的主要构成的一部分也可以省略。而且，关于本发明的一个独立权利要求涉及的发明的主要部分，也可以从属于其它的独立权利要求。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13




图14




图 15




图16




图17




图18




图19




图20




图21




图22




图23




图24




图25

专利名称(译)	显示系统及显示控制器		
公开(公告)号	CN1510655A	公开(公告)日	2004-07-07
申请号	CN200310123046.4	申请日	2003-12-23
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生株式会社		
当前申请(专利权)人(译)	精工爱普生株式会社		
[标]发明人	森田晶		
发明人	森田晶		
IPC分类号	G09F9/35 G09G3/20 G09G3/36 G09G5/00 H04N5/66		
CPC分类号	G09G3/3688 G09G3/3611 G09G5/006 G09G2310/0232		
代理人(译)	余刚		
优先权	2002372147 2002-12-24 JP		
其他公开文献	CN1284129C		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及一种显示系统及显示控制器。该控制器(50)，通过第1至第j数据输出端子，以j位为单位输出显示数据；通过第(j+1)数据输出端子输出用于控制数据线驱动电路(30)的指令数据。而且，通过第(j+2)数据输出端子，对数据线驱动电路(30)输出用于识别指令数据的指令识别信号。数据线驱动电路(30)根据输入的显示数据和控制信号，驱动液晶面板的多条数据线，其包括：锁存器，其锁存根据指令识别信号指定的指令数据；解码器，对锁存器所锁存的指令数据进行解码；以及控制部分，用于输出与解码器的解码结果相对应的控制信号。

