

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G09G 3/36 (2006.01)

G02F 1/133 (2006.01)



# [12] 发明专利说明书

专利号 ZL 200410100122.4

[45] 授权公告日 2008 年 4 月 30 日

[11] 授权公告号 CN 100385496C

[22] 申请日 2004.12.8

[21] 申请号 200410100122.4

[30] 优先权

[32] 2003.12.11 [33] KR [31] 10-2003-0090300

[73] 专利权人 LG. 飞利浦 LCD 株式会社

地址 韩国首尔

[72] 发明人 洪镇铁

[56] 参考文献

CN1391203A 2003.1.15

WO03094326A2 2003.11.13

CN1407530A 2003.4.2

JP2003186445A 2003.7.4

US20020030652A1 2002.3.14

CN1150256A 1997.5.21

JP2003195821A 2003.7.9

JP2001324965A 2001.11.22

审查员 王一娟

[74] 专利代理机构 北京三友知识产权代理有限公司

代理人 李辉


权利要求书 3 页 说明书 11 页 附图 6 页

## [54] 发明名称

用于驱动液晶显示器件的装置和方法

## [57] 摘要

用于驱动液晶显示器件的装置和方法。一种用于具有多个数据线的液晶显示器件的驱动装置，包括：数据集成电路；连接到所述数据集成电路的定时控制器；设置在定时控制器处的编码器，该编码器确定用于当前线的数据是否与用于前一线的数据相同，并根据当前线数据是否与前一线数据相同的判定来产生线控制信号；和设置在数据集成电路处的解码器，该解码器接收来自编码器的线控制信号。



1、一种驱动装置，该驱动装置用于具有多个数据线的液晶显示器件，所述驱动装置包括：

数据集成电路；

定时控制器，其与所述数据集成电路相连接；

编码器，其设置在所述定时控制器处，用于在前一线与当前线之间进行像素数据比较，当用于前一线的像素数据与用于当前线的像素数据相同时，所述编码器使能线控制信号并且不向所述数据集成电路提供数据和源移位时钟，当用于前一线的像素数据与用于当前线的像素数据不相同，所述编码器禁用线控制信号，将前一像素数据与当前像素数据进行比较，以对当前像素数据和模式控制信号进行反相或不反相；和

解码器和锁存器，其设置在所述数据集成电路处，所述解码器在被输入了使能的线控制信号时不将来自所述定时控制器的数据提供给所述锁存器，在被输入了禁用的线控制信号时将来自所述定时控制器的数据提供给所述锁存器，并且，所述解码器响应于所述模式控制信号而对来自所述定时控制器的数据进行反相或不进行反相，以将经反相或没有反相的数据提供给所述锁存器。

2、根据权利要求1的驱动装置，其中所述数据集成电路在所述编码器不向其施加数据信号时，利用在先对其施加的数据来产生要提供给数据线的信号。

3、根据权利要求1的驱动装置，其中所述编码器包括比较器，该比较器将当前线数据的每一位与前一线数据的相应位进行比较，以确定当前线数据是否与前一线数据相同。

4、根据权利要求3的驱动装置，其中所述编码器包括：

第一存储块，将所述前一线数据输出到所述比较器；和

第二存储块，将所述当前线数据输出到所述比较器。

5、根据权利要求4的驱动装置，其中所述编码器还包括延迟器，该延迟器将数据信号延迟对应于一个水平线的预定时间期间并将所延迟的

数据施加到所述第一存储块。

6、根据权利要求1的驱动装置，其中所述编码器包括数据发生器，该数据发生器将当前像素数据与前一像素数据相比较，以产生模式控制信号，并且，在向所述编码器提供了禁用的线控制信号并且当前像素数据与前一像素数据之间的位转换量超过临界值时，所述编码器对当前像素数据进行反相。

7、根据权利要求6的驱动装置，其中所述数据发生器计算当前像素数据与前一像素数据之间的位转换量。

8、根据权利要求6的驱动装置，其中所述数据发生器在当前像素数据被反相时反相所述模式控制信号的极性，而在当前像素数据没有被反相时保持所述模式控制信号的极性。

9、根据权利要求1的驱动装置，其中所述编码器包括与门，所述与门具有用于接收来自所述定时控制器的源移位时钟的第一端子、用于接收所述线控制信号的第二端子和连接到所述数据集成电路的输出端子。

10、根据权利要求9的驱动装置，其中在确定了当前线数据与前一线数据相同时，所述与门不输出所述源移位时钟。

11、一种用于驱动具有多个数据线的液晶显示器件的方法，该方法包括以下步骤：

确定用于当前水平线的数据是否与用于前一水平线的数据相同；和当确定了当前水平线数据与前一水平线数据相同时，防止将数据信号和源移位时钟从定时控制器施加到数据驱动器，当确定了当前水平线数据与前一水平线数据不相同时，计算当前水平线数据与前一水平线数据之间的位转换量，并基于所述位转换量来确定是否对当前水平线数据进行反相。

12、根据权利要求11的方法，该方法还包括以下步骤：当不将数据信号和源移位时钟施加到所述数据驱动器时，利用在先施加到所述数据驱动器的数据在所述数据驱动器处产生要提供给所述数据线的的数据信号。

13、根据权利要求11的方法，该方法还包括产生要施加于所述数据

驱动器的线控制信号的步骤，当确定了当前线数据与前一线数据相同时，所述线控制信号处于使能状态。

14、根据权利要求 13 的方法，其中在对应于将数据施加到液晶显示器件的一个水平线的时间的预定时间期间，产生被使能的线控制信号。

15、根据权利要求 13 的方法，该方法还包括以下步骤：在当前水平线数据与前一水平线数据之间的位转换量超过临界值时反相所述当前水平线数据。

16、根据权利要求 15 的方法，该方法还包括响应于所计算的位转换量来产生模式控制信号的步骤。

## 用于驱动液晶显示器件的装置和方法

### 技术领域

本发明涉及液晶显示器件，更为具体地，涉及用于驱动液晶显示器件的装置和方法，其比较用于各线的数据，由此最小化数据转换（transition）量并改善电磁干扰（EMI）特性。

### 背景技术

通常，液晶显示（LCD）器件根据对其施加的数据信号来控制液晶单元的透光性，由此显示图像。特别地，有源矩阵型 LCD 器件包括用于各单元的开关器件，并且由于它们的高质量图像、轻巧、薄厚度、小体积和低功耗，所以有各种用途，诸如用于计算机、办公设备和便携式电话的监视器。薄膜晶体管（TFT）通常用作有源矩阵型 LCD 器件的开关器件。

图 1 是示出了根据现有技术的用于液晶显示器件的驱动装置的示意性框图。在图 1 中，LCD 驱动装置包括：液晶显示板 2，该液晶显示板具有以类似矩阵的方式布置在数据线 DL 与选通线 GL 之间的交叉点处的液晶单元 Clc；用于向数据线 DL 施加数据信号的数据驱动器 4；用于向选通线 GL 施加选通信号的选通驱动器 6；以及用于利用由系统 10 施加的信号来控制数据驱动器 4 和选通驱动器 6 的定时控制器 8。

此外，薄膜晶体管 TFT 设置在每一个液晶单元 Clc 处。薄膜晶体管 TFT 响应于来自各选通线 GL 的扫描信号，将数据信号从各数据线 DL 施加到液晶单元 Clc。还在每一个液晶单元 Clc 处设置存储电容器 Cst。存储电容器 Cst 保持液晶单元 Clc 的电压。

此外，数据驱动器 4 响应于来自定时控制器 8 的数据控制信号 DCS，将数字视频数据 R、G 和 B 转换为对应于灰度电平值的模拟伽马电压，即数据信号，并将模拟伽马电压施加到数据线 DL。选通驱动器 6 响应于来自定时控制器 8 的选通控制信号 GCS 顺序地将扫描脉冲施加到选通线 GL，

从而选择液晶显示板 2 的将被提供数据信号的水平线。

系统 10 向定时控制器 8 施加垂直/水平同步信号 V 和 H、时钟信号 DCLK 和数据使能信号 DE。而且，系统 10 利用低压微分信号接口将并行数字数据压缩成串行数据，并将压缩的数据 LVDS 施加到定时控制器 8。

此外，定时控制器 8 利用由系统 10 输入的垂直/水平同步信号 V 和 H、时钟信号 DCLK 和数据使能信号 DE 产生选通控制信号 GCS 和数据控制信号 DCS。定时控制器 8 还将来自系统 10 的压缩数据 LVDS 恢复为并行数据并将所恢复的数据 data 提供给数据驱动器 4。

例如，对于每一个像素，定时控制器 8 利用 18 个数据线向数据驱动器 4 施加 18 位数据，R、G 和 B 数据的每一个具有 6 位。如表 1 中所示，如果当前像素数据  $P_n$  所有位为“0”，而下一像素数据  $P_{n+1}$  的所有位为“1”，则这种对所有位的转换会导致高的 EMI。

表 1

	R[0:5]	G[0:5]	B[0:5]
$P_n$	000000	000000	000000
$P_{n+1}$	111111	111111	111111

特别地，由于液晶显示板 2 的分辨率和尺寸（即英寸）变大，这种现象变得更加严重。例如，如果一个像素的数据使用 24 位，其中 R、G 和 B 数据中的每一个具有 8 位，则增加了从定时控制器 8 传输到数据驱动器 4 的位的数量，导致更高的 EMI。因此，由于数据的转换会引发严重的 EMI。

图 2 是示出根据现有技术的用于液晶显示器件的另一驱动装置的示意性框图。特别地，提出了图 2 中示出的驱动装置以减小参考图 1 中示出的装置描述的高 EMI。如图 2 中所示，LCD 驱动装置包括：液晶显示板 2，该液晶显示板具有以类似矩阵的方式布置在数据线 DL 与选通线 GL 之间的交叉点处的液晶单元  $C_{lc}$ ；用于向数据线 DL 施加数据信号的数据驱动器 4；用于向选通线 GL 施加选通信号的选通驱动器 6；以及用于利用由系统 10 施加的信号来控制数据驱动器 4 和选通驱动器 6 的定时控制器 12。

定时控制器 12 利用从系统 10 输入的垂直/水平同步信号 V 和 H、时钟信号 DCLK 和数据使能信号 DE 来产生用于分别控制选通驱动器 6 和数据驱动器 4 的选通控制信号 GCS 和数据控制信号 DCS。虽然未示出，选通控制信号 GCS 包括选通起始脉冲 GSP、选通移位时钟 GSC 和选通输出使能信号 GOE，而数据控制信号 DCS 包括源起始脉冲 SSP、源移位时钟 SSC、源输出使能信号 SOE 和极性控制信号 POL。定时控制器 12 还将来自系统 10 的压缩数据 LVDS 恢复成并行数据并将所恢复的数据 data 提供到数据驱动器 4。定时控制器 12 还包括用于使数据转换的频率最小的模式控制器 14。

特别地，模式控制器 14 比较下一像素数据与当前像素数据之间的数据转换状态。因此，模式控制器 14 将下一像素数据  $P_{n+1}$  的每一位与当前像素数据  $P_n$  的每一位比较以检测位转换量如“0→1”或“1→0”，并响应于检测到的位转换量来使数据反相或非反相输出。

另外，模式控制器 14 计算当前像素数据  $P_n$  与下一像素数据  $P_{n+1}$  之间的位转换量，并检验计算的转换量是否超出临界值。例如，临界值可以为 9，即，18 位数据的一半。然后，如表 2 中所示，只要数据转换量超出临界值，模式控制器 14 就反相模式控制信号 REV 的逻辑值并反相要提供的下一像素数据。

表 2

	R[0:5]	G[0:5]	B[0:5]	位转换量	REV
$P_n$	000000	000000	000000	0	低
$P_{n+1}$	111111	111111	111111	16	高
$P_{n+1}'$	000000	000000	000000	n/a	n/a

例如，如果当前像素数据  $P_n$  的所有位为“0”，而下一像素数据  $P_{n+1}$  的所有位为“1”，则模式控制器 14 计算位转换量为 16。由于位转换量大于临界值 9，所以模式控制信号 REV 被反相，且产生“000000 000000 000000”的被反相的下一像素数据  $P_{n+1}'$  并将其作为下一帧数据提供给数据驱动器 4。即，响应于模式控制信号 REV 反相下一像素数据  $P_{n+1}$  的所有位，由此将具有与前一帧数据相同位的被反相的下一像素数据

$P_{n+1}$ ' 发送到数据驱动器 4。

图 3 是示出了根据现有技术的数据集成电路的框图。如图 3 所示，数据驱动器 4（图 2 中示出的）包括数据集成电路 IC，该数据集成电路 IC 具有数据恢复部分 18、移位寄存器部分 20、锁存器部分 22、数模转换器（DAC）部分 24 和输出缓冲器部分 26。在将数据施加到锁存器部分 22 之前，数据恢复部分 18 响应于模式控制信号 REV 反相或不反相该数据。特别地，当模式控制信号 REV 被反相时，数据存储部分 18 反相向其提供的数据的所有位，以产生恢复数据并将该恢复数据施加到锁存器部分 22。当模式控制信号 REV 没有被反相时，数据存储部分 18 将向其提供的数据转发到锁存器部分 22。

另外，移位寄存器部分 20 包括多个移位寄存器以响应于源移位时钟 SSC 来顺序地移位来自定时控制器 12 的源起始脉冲 SSP，由此输出采样信号。锁存器部分 22 然后响应于来自移位寄存器部分 20 的采样信号顺序地采样从数据恢复部分 18 提供的数据并将其锁存。特别地，锁存器部分 22 具有  $i$  个锁存器（ $i$  为整数），且每一锁存器具有对应于数据位数（例如 6 位或 8 位）的大小。此外，锁存器部分 22 同时响应于从定时控制器 12 提供的源输出使能信号 SOE 来输出被锁存的  $i$  个数据。

DAC 部分 24 将从锁存器部分 22 接收的锁存数据转换为正性和/或负性数据信号。特别地，DAC 部分 24 接收来自伽马电压发生器（未示出）的多个伽马电压并响应于极性控制信号 POL 来将锁存数据转换为正性和/或负性数据信号。然后，DAC 部分 24 将转换过的数据输出到输出缓冲器部分 26。输出缓冲器部分 26 缓冲该转换过的数据并将所缓冲的数据施加到数据线 DL。

虽然与图 1 中示出的驱动装置相比较，图 2 中示出的驱动装置将当前像素数据与下一像素数据相比较，以减小高 EMI 的产生，但因为该装置仅将当前像素数据与下一像素数据彼此相比较，所以图 2 中示出的驱动装置在减小数据的位转换频率方面受到限制。

## 发明内容

因此，本发明意在一种用于驱动液晶显示器件的装置和方法，基本上消除由于现有技术的限制和缺点而引起的一种或更多种问题。

本发明的一个目的是提供用于驱动液晶显示器件的装置和方法，其比较每一线的数据，由此最小化数据转换量并改善电磁干扰(EMI)特性。

本发明的另一目的是提供用于驱动液晶显示器件的装置和方法，如果确定当前线数据等同于前一线数据，则不将数据信号施加到数据驱动器，由此减少信号传输并有效地降低EMI。

将在下述说明书中阐述本发明的其它特征和优点，且部分将从说明书中显而易见，或通过本发明的实践来获得。通过在书面的说明书和其权利要求书以及附图中特别指出的结构，可以实现和获得本发明的目的和其它优点。

为了获得如本文中所述体现和广泛描述的这些和其它优点并根据本发明的目的，用于具有多个数据线的液晶显示器件的驱动装置包括：数据集成电路；连接到所述数据集成电路的定时控制器；编码器，设置在所述定时控制器处，用于在前一线与当前线之间进行像素数据比较，当用于前一线的像素数据与用于当前线的像素数据相同时，所述编码器使能线控制信号并且不向所述数据集成电路提供数据和源移位时钟，当用于前一线的像素数据与用于当前线的像素数据不不同时，所述编码器禁用线控制信号，将前一像素数据与当前像素数据进行比较，以对当前像素数据和模式控制信号进行反相或不反相；以及解码器和锁存器，设置在所述数据集成电路处，所述解码器在被输入了使能的线控制信号时不将来自所述定时控制器的数据提供给所述锁存器，在被输入了禁用的线控制信号时将来自所述定时控制器的数据提供给所述锁存器，并且，所述解码器响应于所述模式控制信号而对来自所述定时控制器的数据进行反相或不进行反相，以将经反相或没有反相的数据提供给所述锁存器。

在另一个方案中，驱动具有多个数据线的液晶显示器件的方法包括：确定当前水平线的数据是否与前一水平线的数据相同；当确定了当前水平线数据与前一水平线数据相同时，防止将数据信号和源移位时钟从定

时控制器施加到数据驱动器，当确定了当前水平线数据与前一水平线数据不相同，计算当前水平线数据与前一水平线数据之间的位转换量，并基于所述位转换量来确定是否对当前水平线数据进行反相。

应该理解，前述总体描述和下述详细说明是示例性的和解释性的并旨在对所要求的发明提供进一步的解释。

### 附图说明

所包含的附图提供对本发明的进一步理解，其并入说明书并构成说明书的一部分，这些附图示出了本发明的实施例，并与说明书一起用于解释本发明的原理。在附图中：

图 1 是示出了根据现有技术的用于液晶显示器件的驱动装置的示意性框图；

图 2 是示出了根据现有技术的另一种用于液晶显示器件的驱动装置的示意性框图；

图 3 是示出根据现有技术的数据集成电路的框图；

图 4 是示出根据本发明一实施例的用于液晶显示器件的驱动装置的示意性框图；

图 5 是示出了图 4 中所示的驱动装置的定时控制器的详细框图；和图 6 是示出了根据本发明实施例的数据集成电路的框图。

### 具体实施方式

现在将详细说明优选的实施例，其示例在附图中示出。

图 4 是示出了根据本发明一实施例的用于液晶显示器件的驱动装置的示意性框图。在图 4 中，用于液晶显示器件的驱动装置包括：液晶显示板 32，该液晶显示板具有以类似矩阵的方式布置在数据线 DL 与选通线 GL 之间的交叉点处的液晶单元 C1c；用于向数据线 DL 施加数据信号的数据驱动器 34；用于向选通线 GL 施加选通信号的选通驱动器 36；以及用于控制数据驱动器 34 和选通驱动器 36 的定时控制器 38。

此外，薄膜晶体管 TFT 设置在液晶显示板 32 的各液晶单元 C1c 处。

薄膜晶体管 TFT 响应于来自各选通线 GL 的扫描信号, 将来自各数据线 DL 的数据信号施加到液晶单元 Clc。在每一液晶单元 Clc 处还设置有存储电容器 Cst。存储电容器 Cst 保持液晶单元 Clc 的电压。

选通驱动器 36 接收来自定时控制器 38 的选通控制信号 GCS, 而后响应于选通控制信号 GCS 将扫描脉冲施加到选通线 GL。结果, 可以顺序地驱动选通线 GL 以允许将数据信号逐行地施加到液晶单元 Clc。

此外, 数据驱动器 34 可以接收来自定时控制器 38 的数据信号 data、数据控制信号 DCS、模式控制信号 REV 和线控制信号 LCS。数据信号 data 可以为从外部源 (未示出) 提供给定时控制器 38 的数字视频数据。另外, 数据驱动器 34 可以包括多个数据 IC, 且每一数据 IC 具有解码块 42。在将数据信号 data 施加给数据 IC 之前, 解码块 42 响应于模式控制信号 REV 有选择地反相从定时控制器 38 接收的数据信号 data。此外, 解码块 42 响应于线控制信号 LCS 确定是否提供数据信号 data。此外, 数据驱动器 34 可以响应于数据控制信号 DCS 来利用数据 IC 将数据信号 data 转换成对应于灰度电平值的模拟伽马电压。数据驱动器 34 而后可以将该模拟伽马电压施加于数据线 DL。

此外, 定时控制器 38 利用由外部系统 (未示出) 提供的垂直/水平同步信号 V 和 H、时钟信号 DCLK 和数据使能信号 DE 来产生选通控制信号 GCS 和数据控制信号 DCS。定时控制器 38 还包括编码块 40。特别地, 该编码块 40 依据由外部系统提供的的数据, 将前一像素数据与当前像素数据相比较, 并将在当前线的像素数据与前一线的像素数据比较, 由此选择性地改变像素数据并最小化位转换量。

图 5 是示出了图 4 中所示的驱动装置的定时控制器的详细框图。如图 5 所示, 定时控制器 38 包括: 选通控制信号发生器 50、数据控制信号发生器 52 和编码块 40。选通控制信号发生器 50 利用垂直/水平同步信号 V 和 H、时钟控制信号 DCLK 和数据使能信号 DE 来产生选通控制信号 GCS。特别地, 选通控制信号 GCS 可以包括: 选通起始脉冲 GSP、选通移位时钟 GSC 和选通输出使能信号 GOE。

类似地, 数据控制信号发生器 52 利用垂直/水平同步信号 V 和 H、时

钟信号 DCLK 和数据使能信号 DE 来产生数据控制信号 DCS。数据控制信号 DCS 可以包括：源起始脉冲 SSP、源移位时钟 SSC、源输出使能信号 SOE 和极性控制信号 POL 等。

另外，编码块 40 包括延迟块 60、第一存储块 54、第二存储块 62、比较器 56 和数据发生器 58。由延迟块 60 来接收从外部源（未示出）供给到编码块 40 的数据 data。延迟块 60 将该数据 data 延迟对应于一个水平线的预定时间周期并将该延迟了的数据施加到第一存储块 54。第一存储块 54 然后存储该延迟了的数据 data，并将已经存储于其中的用于一个前一线的前一线数据 data (n-1) 施加到比较器 56。还通过第二存储块 62 来接收从外部源（未示出）供给到编码块 40 的数据 data。第二存储块 62 存储用于一个线的的数据 data 并将已经存储于其中的当前线数据 data (n) 施加到比较器 56。

比较器 56 将来自第一存储块 54 的前一线数据 data (n-1) 与来自第二存储块 62 的当前线数据 data (n) 相比较。如果确定前一线数据 data (n-1) 与当前线数据 data (n) 相同，则比较器 56 使能线控制信号 LCS 并将该使能了的线控制信号 LCS 施加到与 (AND) 门 59 和数据发生器 58。另一方面，如果确定前一线数据 data (n-1) 与当前线数据 data (n) 不同，则比较器 56 禁用(disable)线控制信号 LCS 并将该禁用的(disabled)线控制信号 LCS 施加到与门 59 和发生器 58。

结果，当用于前一线的像素数据与用于当前线的像素数据相同时，编码块 40 使能线控制信号 LCS 并且不提供数据和源移位时钟 SSC。另一方面，当用于前一线的像素数据与用于当前线的像素数据不不同时，编码块 40 禁用线控制信号 LCS，并将前一像素数据与当前像素数据相比较以反相或不反相当前像素数据。因此，像素数据的位转换量在被施加到数据驱动器 34 之前被最小化。

在被施加了禁用了的线控制信号 LCS 时，数据发生器 58 比较输入的当前像素数据与前一像素数据以确定位转换状态。另一方面，当输入使能线控制信号 LCS 时，数据发生器 58 不输出数据 data。

更为具体地，当输入了被禁用的线控制信号 LCS 时，数据发生器 58

将下一像素数据的每一位与当前像素数据的每一位相比较以检测诸如“0→1”或“1→0”的位转换量，并对应于检测的位转换量，反相或不反相输出该数据。例如，数据发生器 58 可以计算当前像素数据和前一像素数据的位转换量，并检验该计算的位转换量是否超出临界值。可以将临界值设置为数据位大小的一半，例如对于 18 位数据可以设置为 9。而且，只要数据转换量超出临界值，数据发生器 58 就反相模式控制信号 REV 的逻辑值并反相要提供的下一像素数据，然后输出它们。

此外，当输入了被禁用的线控制信号 LCS 时，与门 59 将输入于其中的源移位时钟 SSC 施加到数据驱动器 34。另一方面，当输入了使能线控制信号 LCS 时，与门 59 不将输入于其中的源移位时钟 SSC 施加到数据驱动器 34。

将描述编码块 40 的详细操作过程。首先，比较器 56 确定来自第一存储块 54 的前一线数据 data (n-1) 是否与来自第二存储块 62 的当前线数据 data (n) 相同。如果确定前一线数据 data (n-1) 与当前线数据 data (n) 相同，则比较器 56 使能线控制信号 LCS 并输出该使能了的线控制信号 LCS。特别地，在提供用于一个线的数据的时间期间，线控制信号 LCS 可以保持在使能状态。否则，如果确定前一线数据 data (n-1) 与当前线数据 data (n) 不同，则比较器 56 禁用线控制信号 LCS 并输出该被禁用的线控制信号 LCS。

在被提供了使能线控制信号 LCS 时，数据发生器 58 不将用于一个线的数据施加到数据驱动器 34。同样，在被提供了使能线控制信号 LCS 时，与门 59 不将用于一个线的源移位时钟 SSC 施加到数据驱动器 34。因此，当前一线数据 data (n-1) 与当前线数据 data (n) 相同时，不输出用于一个线的数据且不向数据驱动器 34 施加源移位时钟 SSC。因此，在对应于一个线的时间期间，不产生位转换量，由此最小化 EMI。特别地，由于不输出高频的源移位时钟 SSC，因而有效地减小了 EMI。

另一方面，当被提供了被禁用的线控制信号 LCS 时，数据发生器 58 检验前一像素数据与当前像素数据的位转换量是否超出临界值。如果位转换量超出临界值，则数据发生器 58 反相当前像素数据并将被反相了的

当前像素数据施加到数据驱动器 34。数据发生器 58 还在将模式控制信号 REV 输出到数据驱动器 34 之前反相该模式控制信号 REV。另一方面，如果位转换量不超过临界值，则数据发生器 58 将当前像素数据按现状施加到数据驱动器 34，将模式控制信号 REV 保持在当前状态，并将模式控制信号 REV 按现状输出到数据驱动器 34。

图 6 是示出根据本发明实施例的数据集成电路的框图。如图 6 所示，数据驱动器 34（在图 4 中示出）的每一个数据 IC 包括解码块 42、数据恢复部分 78、移位寄存器部分 70、锁存器部分 72、数模转换器（DAC）部分 74 和输出缓冲器部分 76。解码块 42 响应于线控制信号 LCS 来确定是否提供数据 data，并响应于模式控制信号 REV 来确定是否反相该数据 data。特别地，当在向其输入了使能线控制信号 LCS 时，数据恢复部分 78 不提供数据 data，而不考虑模式控制信号 REV 和数据 data 怎样。因此，在当输入了使能线控制信号 LCS 时的时间期间，即在当提供用于一个线的的数据时的时间期间，不将数据从数据恢复部分 78 供给到锁存器部分 72。

当将被禁用的线控制信号 LCS 输入到解码块 42 时，数据恢复部分 78 响应于模式控制信号 REV 而反相或不反相数据 data。特别地，当模式控制信号 REV 已经被反相时，数据恢复部分 78 反相向其提供的数据并将被反相了的数据施加到锁存器部分 72。当模式控制信号 REV 没有被反相时，数据恢复部分 78 不反相向其提供的数据并将未反相的数据施加到锁存器部分 72。

另外，当将使能了的线控制信号 LCS 提供给数据恢复部分 78 时，不将源移位时钟 SSC 施加到移位寄存器部分 70。因此，在提供使能线控制信号 LCS 的时间期间中不将采样信号施加到锁存器部分 72。

而且，在被提供了使能线控制信号 LCS 时的时间期间，不将数据从数据恢复部分 78 提供到锁存器部分 72。因此，在输入使能线控制信号 LCS 时，锁存器部分 72 将前一数据保持原样。结果，在被提供了源输出使能信号 SOE 时，锁存器部分 72 将保持在其中的数据施加到 DAC 部分 74。DAC 部分 74 然后响应于极性控制信号 POL 将由锁存器部分 72 提供的数据转换为正性和/或负性的数据信号以将它们施加到输出缓冲器部分 76。随

后，输出缓冲器部分 76 缓冲这种来自 DAC 部分 74 的被转换了的数据并将所缓冲的数据施加到数据线 DL。

因此，在本发明的实施例中，当输入使能线控制信号 LCS 时，即在前一线的数据与当前线的数据相同时，利用已经存储在锁存器部分 72 中的前一线的数据产生用于当前线的数据。

另一方面，如果被输入了禁用线控制信号 LCS，则移位寄存器部分 70 响应于源移位时钟 SSC 来移位源起始脉冲 SSP 以产生采样信号，并将所产生的采样信号施加到锁存器部分 72。锁存器部分 72 响应于采样信号来锁存由数据恢复部分 78 提供的反相或未反相的数据。

结果，当输入了源输出使能信号 SOE 时，锁存器部分 72 将存储的数据施加到 DAC 部分 74。DAC 部分 74 响应于极性控制信号 POL 将由锁存器部分 72 提供的数据转换为正性和/或负性数据信号并将这种被转换了的数据施加到输出缓冲器部分 76。随后，输出缓冲器部分 76 缓冲被转换的数据并将被缓冲的数据施加到数据线 DL。

如上所述，根据本发明的实施例，在将当前线的数据施加到数据驱动器之前，通过定时控制器将前一线的数据与当前线的数据相比较。如果前一线的数据与当前线的数据相同，则不将该数据和源移位时钟从定时控制器施加到数据驱动器。因此，减少了信号传输并有效地最小化 EMI。

对于本领域技术人员显而易见地，可以在不脱离本发明的精神或范围的情况下，对本发明的用于驱动液晶显示器件的装置和方法作出各种修改和变化。因此，本发明覆盖了落入附属权利要求书和其等同物范围内的本发明的修改和变化。

本申请要求于 2003 年 12 月 11 日在韩国提交的韩国专利申请 No. P2003-90300 的优先权，在此通过引用将其并入。




图1  
现有技术




图2  
现有技术




图 3  
现有技术




图 4




图 5




图 6

专利名称(译)	用于驱动液晶显示器件的装置和方法		
公开(公告)号	<a href="#">CN100385496C</a>	公开(公告)日	2008-04-30
申请号	CN200410100122.4	申请日	2004-12-08
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG.飞利浦LCD株式会社		
当前申请(专利权)人(译)	LG.飞利浦LCD株式会社		
[标]发明人	洪镇铁		
发明人	洪镇铁		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
CPC分类号	G09G3/3648 G09G2330/06 G09G2310/027 G09G3/3611 G09G3/3685		
代理人(译)	李辉		
审查员(译)	王一娟		
优先权	1020030090300 2003-12-11 KR		
其他公开文献	CN1627354A		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

用于驱动液晶显示器件的装置和方法。一种用于具有多个数据线的液晶显示器件的驱动装置，包括：数据集成电路；连接到所述数据集成电路的定时控制器；设置在定时控制器处的编码器，该编码器确定用于当前线的数据是否与用于前一线的数据相同，并根据当前线数据是否与前一线数据相同的判定来产生线控制信号；和设置在数据集成电路处的解码器，该解码器接收来自编码器的线控制信号。

