

[19] 中华人民共和国国家知识产权局



# [12] 发明专利申请公布说明书

[21] 申请号 200910128152.9

[51] Int. Cl.

G02F 1/133 (2006.01)

G02F 1/1362 (2006.01)

G09G 3/36 (2006.01)

G09G 3/20 (2006.01)

[43] 公开日 2009 年 9 月 16 日

[11] 公开号 CN 101533171A

[22] 申请日 2009.3.12

[21] 申请号 200910128152.9

[30] 优先权

[32] 2008. 3. 14 [33] JP [31] 065350/2008

[71] 申请人 爱普生映像元器件有限公司

地址 日本长野县

[72] 发明人 户谷隆史 小桥裕

[74] 专利代理机构 北京市中咨律师事务所

代理人 陈海红 周春燕


权利要求书 2 页 说明书 16 页 附图 9 页

[54] 发明名称

液晶显示装置

[57] 摘要

本发明提供一种能够抑制在多个保持电容线驱动电路之间经由保持电容线流过泄漏电流的现象的液晶显示装置。该液晶显示装置(100)具备：以相互交叉的方式配置的扫描线(7)以及信号线(8)；像素(21)，其与扫描线(7)和信号线(8)的交叉点对应地配置，并包含液晶(214)、对液晶(214)施加电压的像素电极(212)以及共用电极(213)、保持电容(215)；用于形成保持电容(215)的保持电容线(9)；用于驱动保持电容线(9)的多个保持电容线驱动电路(5)；其中，多个保持电容线驱动电路(5)设置在保持电容线(9)的一端和另一端；根据输入到多个保持电容线驱动电路(5)中的复位信号，保持电容线(9)的电位被固定在规定的电位。



1. 一种液晶显示装置, 具备:

以相互交叉的方式配置的扫描线以及信号线;

像素, 其与上述扫描线和上述信号线的交叉点对应地配置, 并包含液晶、对上述液晶施加电压的像素电极以及共用电极、保持电容;

用于形成上述保持电容的保持电容线; 以及

用于驱动上述保持电容线的多个保持电容线驱动电路;

其中, 上述多个保持电容线驱动电路设置在上述保持电容线的一端和另一端;

根据输入到上述多个保持电容线驱动电路中的复位信号, 上述保持电容线的电位被固定在规定电位。

2. 根据权利要求1所述的液晶显示装置, 其中, 上述规定电位被固定在第1电位和比上述第1电位小的第2电位中的任意一方。

3. 根据权利要求1或者2所述的液晶显示装置, 进一步具备:

用于驱动上述液晶显示装置的电源;

其中, 上述复位信号, 在从上述电源变为导通状态后开始直到上述扫描线被驱动为止的期间, 至少变为有效1次。

4. 根据权利要求1~3的任意一项所述的液晶显示装置, 其中:

上述保持电容线, 以沿着上述扫描线的延伸方向延伸的方式设置多条;

上述多个保持电容线驱动电路, 由与上述多条保持电容线的各个连接的多级的电路部构成;

上述多条保持电容线的电位, 根据上述复位信号被同时固定。

5. 根据权利要求1~4的任意一项所述的液晶显示装置, 进一步具备:

传送上述复位信号的复位信号线; 以及

第1晶体管, 其栅与上述复位信号线连接, 其源/漏中的一方与上述规定电位连接;

其中, 通过向上述第1晶体管输入上述复位信号, 上述第1晶体管变

为导通状态，由此固定上述保持电容线的电位。

6. 根据权利要求5所述的液晶显示装置，进一步具备：

与上述第1晶体管的源/漏中的另一方连接的锁存电路；以及

与上述锁存电路的端子连接的第2晶体管；

其中，通过向上述第1晶体管输入上述复位信号，并且输入将上述第2晶体管设置为导通状态的信号，固定上述保持电容线的电位。

7. 根据权利要求1~6的任意一项所述的液晶显示装置，进一步具备：

用于驱动上述扫描线的扫描线驱动电路；

其中，上述复位信号是被输入到上述扫描线驱动电路的复位信号。

8. 根据权利要求1~7的任意一项所述的液晶显示装置，进一步具备：

配置有多个上述像素的显示部；

其中，上述多个保持电容线驱动电路，以夹着上述显示部相对的方式配置。

## 液晶显示装置

### 技术领域

本发明涉及液晶显示装置，特别涉及具备保持电容的液晶显示装置。

### 背景技术

以往，已知具备有保持电容的液晶显示装置（例如，参照专利文献1）。在上述专利文献1中，公开了设置有用在与像素电极之间形成保持电容的保持电容线、驱动保持电容线（共用电极线）的保持电容线驱动电路（共用电极线驱动电路）的液晶显示装置。该液晶显示装置，采用由保持电容线驱动电路施加在保持电容线上的电压以一定的振幅变化的保持电容线反转驱动方式进行驱动。

#### [专利文献1] 特开 2002-258799 号公报

但是，已知的是，在上述专利文献1所记载的液晶显示装置中，在液晶显示装置例如为4英寸或以上的大型显示装置的情况下，因为保持电容线的电阻值、寄生电容等增大，所以会产生信号延迟时间或者在信号线上产生的失真的缓和时间不处于规定时间以内的现象。因而，考虑利用多个保持电容线驱动电路来驱动保持电容线，由此，可以减小保持电容线的电阻值、寄生电容等。可是，考虑有这样的情况：在电源接通前的初始状态，在多个保持电容线驱动电路的各个中电路内的电位不同。在此情况下，会存在这样的情况：在保持电容线驱动电路的上升时，从多个保持电容线驱动电路向保持电容线施加不同的电压。此时，考虑有这样的情况：从一个保持电容线驱动电路向另一个保持电容线驱动电路，会经由保持电容线流过泄漏电流（称为泄漏电流或者贯通电流的电流）。

## 发明内容

本发明就是为了解决上述那样的问题而提出的，其目的之一在于提供一种能够抑制在多个保持电容线驱动电路间经由保持电容线流过泄漏电流的现象的液晶显示装置。

为了实现上述目的，本发明的一个方面的液晶显示装置，具备：以相互交叉的方式配置的扫描线以及信号线；像素，其与扫描线和信号线的交叉点对应地配置，并包含液晶、对液晶施加电压的像素电极以及共用电极、保持电容；用于形成保持电容的保持电容线；以及用于驱动保持电容线的多个保持电容线驱动电路；其中，多个保持电容线驱动电路设置在保持电容线的一端和另一端；根据输入到多个保持电容线驱动电路中的复位信号，保持电容线的电位被固定在规定电位。

在该一个方面的液晶显示装置中，如上所述，通过将多个保持电容线驱动电路设置在保持电容线的一端和另一端，与保持电容线被1个保持电容线驱动电路驱动的情况不同，能够减小保持电容线的电阻值、寄生电容等。此外，由于通过根据输入到多个保持电容线驱动电路的复位信号将保持电容线的电位固定在规定电位，能够抑制从多个保持电容线驱动电路向保持电容线施加不同的电压的现象，所以能够抑制从一个保持电容线驱动电路向另一个保持电容线驱动电路经由保持电容线流过泄漏电流的现象。

在上述一个方面的液晶显示装置中，优选地，规定电位被固定在第1电位和比第1电位小的第2电位中的任意一方。如果这样构成，则因为能够将用于对保持电容线进行反转驱动的高电压侧的电位以及低电压侧的电位分别设定为第1电位以及第2电位，所以不需要另外生成规定电位。由此，能够简化装置的结构。

在上述一个方面的液晶显示装置中，优选地，进一步具备：用于驱动液晶的电源；其中，复位信号，在从电源变为导通状态后开始直到扫描线被驱动为止的期间，至少变为有效1次。如果这样构成，则通过在从电源变为导通状态之后开始直到扫描线被驱动为止的期间，根据输入到多个保持电容线驱动电路中的复位信号将保持电容线的电位固定在规定电位，能

够抑制从多个保持电容线驱动电路向保持电容线施加不同的电压的现象。

在上述一个方面的液晶显示装置中，优选地，保持电容线，以沿着扫描线的延伸方向延伸的方式设置多条；多个保持电容线驱动电路，由与多条保持电容线的各个连接的多级的电路部构成；多条保持电容线的电位，根据复位信号被同时固定。如果这样构成，则与依次固定多条保持电容线的电位的情况不同，能够快速地进行复位工作。

在上述一个方面的液晶显示装置中，优选地，进一步具备：传送复位信号的复位信号线；以及第1晶体管，其栅与复位信号线连接，其源/漏中的一方与规定电位连接；其中，通过向第1晶体管输入复位信号，第1晶体管变为导通状态，由此固定保持电容线的电位。如果这样构成，则能够容易地固定保持电容线的电位。

在此情况下，也可以这样构成：进一步具备：与第1晶体管的源/漏中的另一方连接的锁存电路；以及与锁存电路的端子连接的第2晶体管；其中，通过向第1晶体管输入复位信号，并且输入将第2晶体管设置为导通状态的信号，固定保持电容线的电位。

在上述一个方面的液晶显示装置中，优选地，进一步具备：用于驱动扫描线的扫描线驱动电路；其中，复位信号是被输入到扫描线驱动电路的复位信号。如果这样构成，则因为不需要另外设置用于复位的信号，所以能够简化装置的结构。

在上述一个方面的液晶显示装置中，优选地，进一步具备：配置有多个像素的显示部；其中，多个保持电容线驱动电路，以夹着显示部相对的方式配置。如果这样构成，则能够容易地在保持电容线的一端和另一端设置保持电容线驱动电路。

#### 附图说明

图1是本发明的第1实施方式的液晶显示装置的俯视图；

图2是本发明的第1实施方式的像素的电路图；

图3是本发明的第1实施方式的保持电容线驱动电路的电路图；

图 4 是用于说明本发明的第 1 实施方式的保持电容线驱动电路的驱动的信号波形图;

图 5 是用于说明本发明的第 1 实施方式的保持电容线驱动电路的驱动的信号波形图;

图 6 是本发明的第 2 实施方式的液晶显示装置的俯视图;

图 7 是本发明的第 3 实施方式的保持电容线驱动电路的电路图;

图 8 是用于说明本发明的第 3 实施方式的保持电容线驱动电路的驱动的信号波形图;

图 9 是本发明的第 4 实施方式的保持电容线驱动电路的电路图; 以及

图 10 是用于说明本发明的第 4 实施方式的保持电容线驱动电路的驱动的信号波形图。

#### 符号说明

2: 显示部; 3: 扫描线驱动电路; 5、60、70: 保持电容线驱动电路; 7: 扫描线; 8: 数据线(信号线); 9: 保持电容线; 21: 像素; 51、61、71: 电路部; 62: 锁存电路; 63: 传输栅(第 2 晶体管); 212: 像素电极; 213: 共用电极; 214: 液晶; 215: 保持电容; NT5、NT25、NT31: 晶体管(第 1 晶体管)。

#### 具体实施方式

以下, 根据附图说明本发明的实施方式。

##### (第 1 实施方式)

图 1 是本发明的第 1 实施方式的液晶显示装置的俯视图。图 2 是本发明的第 1 实施方式的像素的电路图。图 3 是本发明的第 1 实施方式的保持电容线驱动电路的电路图。首先, 参照图 1~图 3 说明本发明的第 1 实施方式的液晶显示装置 100 的结构。

第 1 实施方式的液晶显示装置 100, 如图 1 所示, 由在基板 1 上形成的显示部 2、扫描线驱动电路 3、数据线驱动电路 4、保持电容线驱动电路 5a 以及保持电容线驱动电路 5b、控制电路(IC) 6 构成。此外, 在显示部

2 上, 多条扫描线 7、多条数据线 8 以交叉的方式配置。而且, 数据线 8 是本发明的“信号线”的一例。多条扫描线 7 与扫描线驱动电路 3 连接, 并且多条数据线 8 与数据线驱动电路 4 连接。此外, 以沿着多条扫描线 7 的方式, 配置有多条保持电容线 9。多条保持电容线 9 的一端和另一端, 分别与保持电容线驱动电路 5a 和保持电容线驱动电路 5b 连接。而且, 在第 1 实施方式中, 保持电容线驱动电路 5a 和保持电容线驱动电路 5b 以夹着显示部 2 相对的方式配置。

此外, 保持电容线驱动电路 5b 以下述方式构成: 与 IC6 连接, 并且被输入 S\_RST、POL、XPOL、VCOMH 以及 VCOML 信号。而且, S\_RST 是复位信号, POL 是确定帧的极性的信号。而且, XPOL 是 POL 的反转信号。此外, VCOMH 是施加在保持电容线 9 上的 H 电平信号, VCOML 是施加在保持电容线 9 上的 L 电平信号。而且, VCOMH 以及 VCOML 分别是本发明的“第 1 电位”以及“第 2 电位”的一例。保持电容线驱动电路 5a 与保持电容线驱动电路 5b 连接, 并且从保持电容线驱动电路 5b 向保持电容线驱动电路 5a 传送 S\_RST、POL、XPOL、VCOMH 以及 VCOML 信号。

此外, 扫描线驱动电路 3 以下述方式构成: 与 IC6 连接, 并且被输入 VSP、VCLK1、VCLK2 以及 V\_RST 信号。而且, VSP 是扫描线驱动电路 3 的启动信号。此外, VCLK1 以及 VCLK2 是时钟信号。此外, V\_RST 是用于使扫描线驱动电路 3 复位的信号。

此外, 数据线驱动电路 4 与 IC6 连接。此外, 在基板 1 的表面上, 形成有 4 个与后面说明的共用电极 213 连接的接触部 10。接触部 10 分别经由布线与 IC6 连接。此外, 在基板 1 的端部, 形成有与 IC6 连接的连接端子 11。

此外, 如图 2 所示, 在扫描线 7 与数据线 8 交叉的位置处, 设置有像素 21。像素 21 由以下部件构成: 晶体管 211, 其栅与扫描线 7 连接, 并且其源/漏中的一方与数据线 8 连接; 像素电极 212, 其与晶体管 211 的源/漏中的另一方连接; 以与像素电极 212 相对的方式配置的共用电极 213;

配置在像素电极 212 和共用电极 213 之间的液晶 214; 保持电容 215。而且, 保持电容 215 形成在像素电极 212 和保持电容线 9 之间。

如图 3 所示, 保持电容线驱动电路 5 由多级的电路部 51 构成。在图 3 中, 为了附图的简化, 仅图示了 2 级的电路部 51, 但实际上设置有与保持电容线 9 的数量相应的数量的电路部 51。

如图 3 所示, 电路部 51 由以下部件构成: n 沟道晶体管 NT1~NT11; p 沟道晶体管 PT1; 锁存电路 52 以及锁存电路 53; 反相器 54。以下, 将 n 沟道晶体管以及 p 沟道晶体管称为晶体管。

晶体管 NT1 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接, 并且源/漏中的另一方与晶体管 NT2 的源/漏中的一方连接。而且, 低电压侧的电位  $V_{EE}$  是本发明的“规定电位”的一例。此外, 晶体管 NT1 的栅与  $Gate_N$  以及前一级的电路部 51 的晶体管 NT10 的栅连接。此外, 晶体管 NT2 的源/漏中的另一方与锁存电路 52 的端子 Q 连接, 并且栅与 POL 或者 XPOL 连接。

此外, 晶体管 NT3 的源/漏中的一方与锁存电路 52 的端子/Q 连接, 并且源/漏中的另一方与晶体管 NT4 的源/漏中的一方连接。此外, 晶体管 NT3 的栅与 XPOL 或者 POL 连接。此外, 晶体管 NT4 的源/漏中的另一方与低电压侧的电位  $V_{EE}$  连接, 并且栅与  $Gate_N$  以及前一级的电路部 51 的晶体管 NT10 的栅连接。

此外, 晶体管 NT5 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接, 并且源/漏中的另一方与锁存电路 52 的端子 Q 连接。此外, 晶体管 NT5 的栅与  $S\_RST$  连接。而且, 晶体管 NT5 是本发明的“第 1 晶体管”的一例。

此外, 晶体管 NT6 的源/漏中的一方与晶体管 NT8 的源/漏中的另一方连接, 并且源/漏中的另一方与锁存电路 53 的端子 Q 连接。此外, 晶体管 NT6 的栅与锁存电路 52 的端子 Q 连接。此外, 晶体管 NT7 的源/漏中的一方与锁存电路 53 的端子/Q 连接, 并且源/漏中的另一方与晶体管 NT9 的源/漏中的另一方连接。此外, 晶体管 NT7 的栅与锁存电路 52 的端子/Q 连接。

此外, 反相器 54 的输入端子与锁存电路 53 的端子 Q 连接, 并且反相

器 54 的输出端子与晶体管 PT1 以及晶体管 NT11 的栅连接。晶体管 PT1 的源/漏中的一方与 VCOMH 连接。此外,源/漏中的另一方与晶体管 NT11 的源/漏中的一方连接,并且与第 N 级的保持电容线 9 ( $SC_N$ ) 连接。晶体管 NT11 的源/漏中的一方与晶体管 PT1 的源/漏中的另一方连接,并且与第 N 级的保持电容线 9 ( $SC_N$ ) 连接。此外,晶体管 NT11 的源/漏中的另一方与 VCOML 连接。

此外,晶体管 NT8 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接,并且源/漏中的另一方与晶体管 NT6 的源/漏中的另一方连接。此外,晶体管 NT8 的栅与 S\_RST 连接。

此外,晶体管 NT9 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接,并且源/漏中的另一方与晶体管 NT7 的源/漏中的另一方连接。此外,晶体管 NT9 的栅与前一级的  $Gate_{N-1}$  连接。

此外,晶体管 NT10 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接,并且源/漏中的另一方与晶体管 NT7 的源/漏中的另一方连接。此外,晶体管 NT10 的栅与后一级的  $Gate_{N+1}$  连接。

图 4 是用于说明本发明的第 1 实施方式的保持电容线驱动电路的驱动的信号波形图。以下,使用图 3 以及图 4 说明本发明的第 1 实施方式的保持电容线驱动电路 5 的复位工作。

首先,如图 4 所示,电源 ( $V_{DD}$ ) 上升,并且 VCOMH 上升。接着,在第 1 实施方式中,S\_RST (复位信号) 变为 H 电平 (高 (High) 有效) 一次。复位信号是始终检测外部电源的电位的 IC6 的输出,在电源电位变为预定值或以上、从而电源 ( $V_{DD}$ ) 上升时,复位信号变为有效 (例如,高有效)。由此,图 3 所示的晶体管 NT5 变为导通状态,并且晶体管 NT8 变为导通状态。其结果,锁存电路 52 的端子 Q 侧的电位变为  $V_{EE}$  (L 电平),并且端子/Q 侧的电位变为 H 电平。由此,晶体管 NT6 保持关断状态不变,并且晶体管 NT7 变为导通状态。

并且,因为晶体管 NT8 是导通状态,所以锁存电路 53 的端子/Q 的电位变为 L 电平,并且端子 Q 的电位变为 H 电平。并且,由于反相器 54 的

输入端子的电位变为 H 电平，所以输出端子的电位变为 L 电平。其结果，晶体管 PT1 变为导通状态，并且晶体管 NT11 变为关断状态。并且，在第 1 实施方式中，将 VCOMH 施加在保持电容线 9 ( $SC_N$ ) 上。而且，对于后一级的保持电容线 9 ( $SC_{N+1}$ )，也同样施加 VCOMH。

这样，在第 1 实施方式中，通过输入复位信号，多条保持电容线 9 的电位被同时固定（复位）在 VCOMH。

图 5 是用于说明本发明的第 1 实施方式的保持电容线驱动电路的驱动的信号波形图。以下，使用图 3、图 4 以及图 5 说明本发明的第 1 实施方式的保持电容线驱动电路 5 的工作。

首先，如图 4 所示，在 S\_RST 从 H 电平下降为 L 电平后，POL 上升为 H 电平，并且 XPOL 下降为 L 电平。由此，将图 3 所示的晶体管 NT2 的栅设置为导通状态，并且晶体管 NT3 的栅变为关断状态。并且，如图 5 所示，在 Gate<sub>1</sub> (N) 上施加 H 电平信号。由此，晶体管 NT1 以及晶体管 NT4 变为导通状态。其结果，锁存电路 52 的端子 Q 侧的电位变为 L 电平，并且端子/Q 侧的电位变为 H 电平。由此，晶体管 NT6 处于关断状态不变，晶体管 NT7 变为导通状态。

并且，在前一级的电路部 51 被扫描时，栅连接到 Gate<sub>N-1</sub> 的晶体管 NT9 变为导通状态。其结果，晶体管 NT7 的源/漏中的另一方的电位变为 L 电平。由此，因为晶体管 NT7 变为导通状态，所以锁存电路 53 的端子/Q 的电位变为 L 电平，并且端子 Q 的电位变为 H 电平。

并且，由于反相器 54 的输入端子的电位变为 H 电平，所以输出端子的电位变为 L 电平。其结果，晶体管 PT1 变为导通状态，并且晶体管 NT11 变为关断状态。并且，VCOMH 被施加在保持电容线 9 ( $SC_N$ ) 上。

此时，电路部 51b 与电路部 51a 不同，晶体管 NT2 的栅连接在 XPOL 上，晶体管 NT3 的栅连接在 POL 上。由此，在电路部 51b 的锁存电路 52 以及锁存电路 53 中，存储与存储在电路部 51a 的锁存电路 52 以及锁存电路 53 中的信号相反极性的信号。进而，电路部 51a 和电路部 51b 交替地配置。并且，通过后一级的电路部 51b 的 Gate<sub>N+1</sub> 变为 H 电平，而从前一级

的电路部 51a 向保持电容线 9 ( $SC_N$ ) 施加与  $SC_{N-1}$  极性不同的电压 ( $V_{COMH}$  或者  $V_{COML}$ )。由此, 按每一行使施加在保持电容线 9 上的电压的极性不同。此外, 通过接收后一级的电路部 51b 的  $Gate_{N+1}$  信号, 而从前一级的电路部 51a 向保持电容线 9 ( $SC_N$ ) 施加电压 ( $V_{COMH}$  或者  $V_{COML}$ ), 如图 5 所示, 在  $SC_N$  ( $SC_1$ ) 上施加信号后, 在经过一定的时间后, 在  $SC_{N+1}$  ( $SC_2$ ) 上施加信号。

并且, 在经过 1 垂直期间后,  $POL$  以及  $XPOL$  的信号反转, 并且  $VSP$  再次变为 H 电平。由此, 与在前面的垂直期间中施加的电压相反极性的电压被施加在保持电容线 9 上。

在第 1 实施方式中, 如上所述, 通过将 2 个保持电容线驱动电路 5a 以及 5b 设置在保持电容线 9 的一端和另一端, 与保持电容线 9 被 1 个保持电容线驱动电路驱动的情况不同, 能够减小保持电容线 9 的电阻值、寄生电容等。此外, 由于通过根据输入到 2 个保持电容线驱动电路 5a 以及 5b 的复位信号将保持电容线 9 的电位固定在  $V_{COMH}$ , 能够抑制从 2 个保持电容线驱动电路 5a 以及 5b 向保持电容线 9 施加不同的电压的现象, 所以能够抑制从保持电容线驱动电路 5a (5b) 向保持电容线驱动电路 5b (5a) 经由保持电容线 9 流过泄漏电流的现象。

此外, 在第 1 实施方式中, 如上所述, 由于通过将保持电容线 9 被固定的电位设定为  $V_{COMH}$ , 能够将用于对保持电容线 9 进行反转驱动的高电压侧的电位、即  $V_{COMH}$  用作为用于使保持电容线 9 复位的电位, 所以不需要另外生成用于使保持电容线 9 复位的电位。由此, 能够简化液晶显示装置 100 的结构。

此外, 在第 1 实施方式中, 如上所述, 由于通过使复位信号在从电源  $V_{DD}$  变为导通状态后开始直到扫描线 7 被驱动为止的期间, 仅成为有效 1 次, 能够用最小限度的工作进行复位, 所以能够实现低消耗电能。而且, 在从电源  $V_{DD}$  变为导通状态后开始直到扫描线 7 被驱动为止的期间, 也可以将复位信号设置为有效多次。如果这样构成, 则能够更可靠地进行复位工作。

此外,在第1实施方式中,如上所述,通过根据复位信号同时固定多条保持电容线9的电位,与依次固定多条保持电容线9的电位的情况不同,能够快速地进行复位工作。

此外,在第1实施方式中,如上所述,通过向晶体管NT5输入复位信号,晶体管NT5变为导通状态,由此固定保持电容线9的电位,能够容易地固定保持电容线9的电位。

此外,在第1实施方式中,如上所述,通过以夹着显示部2相对的方式配置2个保持电容线驱动电路5a以及5b,能够容易地在保持电容线9的一端和另一端设置保持电容线驱动电路5a以及5b。

### (第2实施方式)

图6是本发明的第2实施方式的液晶显示装置的俯视图。以下,参照图6说明在该第2实施方式中,与上述第1实施方式不同,利用输入到扫描线驱动电路3的复位信号使保持电容线驱动电路5复位的液晶显示装置110。

第2实施方式的液晶显示装置110,如图6所示,以保持电容线驱动电路5a、保持电容线驱动电路5b、扫描线驱动电路3被输入V\_RST的方式构成,并且利用输入到扫描线驱动电路3的复位信号(V\_RST)使保持电容线驱动电路5复位。

而且,第2实施方式的结构以及工作与上述第1实施方式相同。

在第2实施方式中,如上所述,因为通过使输入到保持电容线驱动电路5的复位信号与输入到扫描线驱动电路3的复位信号共用,不需要另外设定用于复位的信号,所以能够简化液晶显示装置110的结构。

而且,第2实施方式的效果与上述第1实施方式相同。

### (第3实施方式)

图7是本发明的第3实施方式的保持电容线驱动电路的电路图。接着,参照图7说明在该第3实施方式中,与上述第1实施方式不同,设置有用使在保持电容线9上施加电压的定时延迟的电容66的液晶显示装置120。

第3实施方式的液晶显示装置120的整体结构与图6所示的上述第2实施方式相同。

如图7所示,保持电容线驱动电路60由多级的电路部61构成,电路部61由以下部件构成:n沟道晶体管NT21~NT26;p沟道晶体管PT21;锁存电路62;传输栅63;反相器64;反相器65;电容66。而且,晶体管NT25是本发明的“第1晶体管”的一例。此外,传输栅63是本发明的“第2晶体管”的一例。

而且,晶体管NT21~晶体管NT25以及锁存电路62的结构与上述第1实施方式的晶体管NT1~晶体管NT5以及锁存电路52(参照图3)的结构相同。

在锁存电路62的端子/Q上,连接着传输栅63。此外,在传输栅63的p沟道晶体管的栅上连接着反相器64的输出端子,并且在传输栅63的n沟道晶体管的栅上连接着反相器64的输入端子。此外,在反相器64的输入端子上,连接着CSL。此外,在传输栅63的与连接着锁存电路62的端子/Q的一侧相反的一侧的端子上,连接着反相器65的输入端子和电容66。此外,在反相器65的输出端子上,连接着晶体管PT21的栅以及晶体管NT26的栅。

此外,晶体管PT21的源/漏中的一方与VCOMH连接,并且在源/漏中的另一方上连接着晶体管NT26的源/漏中的一方和保持电容线9(SC<sub>N</sub>)。此外,在晶体管NT26的源/漏中的另一方上连接着VCOML。

图8是用于说明本发明的第3实施方式的保持电容线驱动电路的驱动的信号波形图。以下,使用图7以及图8说明本发明的第3实施方式的保持电容线驱动电路60的复位工作。

首先,如图4所示,电源(V<sub>DD</sub>)上升,并且VCOMH上升。接着,V<sub>RST</sub>信号(复位信号)变为有效(高有效)一次。由此,图7所示的晶体管NT25变为导通状态。其结果,锁存电路62的端子Q侧的电位变为L电平,并且端子/Q侧的电位变为H电平。

并且,如图8所示,在CSL上施加用于复位工作的H电平信号。由

此,反相器 64 的输入端子侧变为 H 电平,输出端子侧变为 L 电平。并且,传输栅 63 的 n 沟道晶体管的栅侧变为 H 电平。其结果,传输栅 63 变为导通状态,反相器 65 的输入端子侧变为与锁存电路 62 的端子/Q 相同的 H 电平。此时,在电容 66 的一个电极上也施加 H 电平的电压,从而在电容 66 中蓄积电荷。此外,由于反相器 65 的输入端子侧变为 H 电平,所以反相器 65 的输出端子侧变为 L 电平。由此,晶体管 PT21 变为导通状态,从而 VCOMH 被施加在保持电容线 9 (SC<sub>N</sub>) 上。而且,对保持电容线 9 (SC<sub>N+1</sub>) 也施加 VCOMH。

这样,在第 3 实施方式中,也与上述第 1 实施方式同样,通过输入复位信号,多条保持电容线 9 的电位被同时固定(复位)在 VCOMH。

以下,使用图 4、图 7 以及图 8 说明本发明的第 3 实施方式的保持电容线驱动电路 60 的工作。

首先,如图 4 所示,在 V<sub>RST</sub> 从 H 电平下降为 L 电平后, POL 上升为 H 电平,并且 XPOL 下降为 L 电平。由此,图 7 所示的晶体管 NT23 的栅成为导通状态,并且晶体管 NT22 的栅变为关断状态。

接着,如图 8 所示,将 Gate<sub>N</sub> 设置为导通状态。由此,晶体管 NT21 以及晶体管 NT24 变为导通状态。其结果,锁存电路 62 的端子/Q 侧的电位变为 L 电平,并且端子 Q 侧的电位变为 H 电平。

并且,如图 8 所示,使 CSL 上升为 H 电平。由此,如上所述传输栅 63 变为导通状态,反相器 65 的输入端子侧变为与锁存电路 62 的端子/Q 相同的 L 电平。此时,在电容 66 的一个电极上也施加 L 电平的电压。此外,由于反相器 65 的输入端子侧变为 L 电平,所以反相器 65 的输出端子侧变为 H 电平。由此,晶体管 NT26 变为导通状态,从而 VCOML 被施加在保持电容线 9 (SC<sub>N</sub>) 上。

此时,与前一级的电路部 61a 不同,通过将后一级的电路部 61b 的晶体管 NT22 的栅连接在 POL 上,将晶体管 NT23 的栅连接在 XPOL 上,在后一级的电路部 61b 的锁存电路 62 中,存储与存储在前一级的电路部 61a 的锁存电路 62 中的信号相反极性的信号。由此,在后一级的电路部 61b

中, 在保持电容线 9 ( $SC_{N+1}$ ) 上施加与  $SC_N$  极性不同的  $V_{COMH}$ 。由此, 按每一行使施加在保持电容线 9 上的电压的极性不同。

而且, 第 3 实施方式的效果与上述第 1 以及第 2 实施方式相同。

(第 4 实施方式)

图 9 是本发明的第 4 实施方式的保持电容线驱动电路的电路图。以下, 参照图 9 说明在该第 4 实施方式中, 与上述第 1 实施方式不同, 在保持电容线驱动电路 70 的电路部 71 中仅包含 1 个锁存电路 72 的液晶显示装置 130。

第 4 实施方式的液晶显示装置 130 的整体结构与图 6 所示的上述第 2 实施方式相同。

如图 9 所示, 保持电容线驱动电路 70 由多级的电路部 71 构成, 电路部 71 由以下部件构成: n 沟道晶体管 NT31~NT38; p 沟道晶体管 PT31; 锁存电路 72; 反相器 73。而且, 晶体管 NT31 是本发明的“第 1 晶体管”的一例。

晶体管 NT31 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接, 并且源/漏中的另一方与晶体管 NT32 的源/漏中的一方连接。此外, 晶体管 NT31 的栅与  $V_{RST}$  连接。此外, 晶体管 NT32 的源/漏中的另一方与锁存电路 72 的端子 Q 连接, 并且栅与 XPOL 或者 POL 连接。

晶体管 NT33 的源/漏中的一方与锁存电路 72 的端子/Q 连接, 并且源/漏中的另一方与晶体管 NT37 的源/漏中的另一方连接。此外, 晶体管 NT33 的栅与 POL 或者 XPOL 连接。

晶体管 NT34 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接, 并且源/漏中的另一方与晶体管 NT35 的源/漏中的一方连接。此外, 晶体管 NT34 的栅与 XCSV 连接。而且, XCSV 与后面说明的 CSV 是切换保持电容线驱动电路 70 的扫描方向的信号。此外, 晶体管 NT35 的源/漏中的另一方与晶体管 NT37 的源/漏中的另一方连接, 并且栅与被输入前一级的电路部 71 的驱动信号的  $Gate_{N-1}$  连接。

晶体管 NT36 的源/漏中的一方与低电压侧的电位  $V_{EE}$  连接, 并且源/

漏中的另一方与晶体管 NT37 的源/漏中的一方连接。此外，晶体管 NT36 的栅与 CSV 连接。此外，晶体管 NT37 的源/漏中的另一方与晶体管 NT35 的源/漏中的另一方连接，并且栅与被输入后一级的电路部 71b 的驱动信号的  $\text{Gate}_{N+1}$  连接。

在锁存电路 72 的端子/Q 上，连接着反相器 73 的输入端子。在反相器 73 的输出端子上，连接着晶体管 PT31 的栅以及晶体管 NT38 的栅。

此外，晶体管 PT31 的源/漏中的一方与 VCOMH 连接，并且在源/漏中的另一方上连接着晶体管 NT38 的源/漏中的一方和保持电容线 9 ( $\text{SC}_N$ )。此外，在晶体管 NT38 的源/漏中的另一方上，连接着 VCOML。

图 10 是用于说明本发明的第 4 实施方式的保持电容线驱动电路的驱动的信号波形图。以下，使用图 9 以及图 10 说明本发明的第 4 实施方式的保持电容线驱动电路 70 的复位工作。

首先，如图 10 所示，电源 ( $V_{DD}$ ) 上升，并且 VCOMH 上升。接着， $V\_RST$  信号（复位信号）变为有效（高有效）一次。由此，图 9 所示的晶体管 NT31 变为导通状态。此时，因为 XPOL 是 H 电平，所以晶体管 NT32 是导通状态。其结果，锁存电路 72 的端子 Q 侧的电位变为 L 电平，并且端子/Q 侧的电位变为 H 电平。

并且，由于反相器 73 的输入端子侧变为与锁存电路 72 的端子/Q 相同的 H 电平，所以反相器 73 的输出端子侧变为 L 电平。由此，晶体管 PT31 变为导通状态，从而 VCOMH 被施加在保持电容线 9 ( $\text{SC}_N$ ) 上。而且，对保持电容线 9 ( $\text{SC}_{N+1}$ ) 也施加 VCOMH。

这样，在第 4 实施方式中，也与上述第 1 实施方式同样，通过输入复位信号，多条保持电容线 9 的电位被同时固定（复位）在 VCOMH。

以下，使用图 8、图 9 以及图 10 说明本发明的第 4 实施方式的保持电容线驱动电路 70 的工作。

首先，如图 10 所示，在  $V\_RST$  从 H 电平下降为 L 电平后，POL 上升为 H 电平，并且 XPOL 下降为 L 电平。由此，图 9 所示的晶体管 NT33 的栅成为导通状态，并且晶体管 NT32 的栅变为关断状态。此时，CSV 以

及 XCSV 分别是 H 电平以及 L 电平。由此，晶体管 NT36 变为导通状态，并且晶体管 NT34 变为关断状态。

并且，如图 8 所示，将 Gate<sub>N</sub> 设置为导通状态。由此，晶体管 NT37 变为导通状态。其结果，锁存电路 72 的端子/Q 侧的电位变为 L 电平，并且端子 Q 侧的电位变为 H 电平。

并且，由于反相器 73 的输入端子侧变为与锁存电路 72 的端子/Q 相同的 L 电平，所以反相器 73 的输出端子侧变为 H 电平。由此，晶体管 NT38 变为导通状态，从而 VCOML 被施加在保持电容线 9 (SC<sub>N</sub>) 上。

此时，与前一级的电路部 71a 不同，通过将后一级的电路部 71b 的晶体管 NT32 的栅连接在 POL 上，将晶体管 NT33 的栅连接在 XPOL 上，在后一级的电路部 71b 的锁存电路 72 中，存储与存储在前一级的电路部 71a 的锁存电路 72 中的信号相反极性的信号。由此，在后一级的电路部 71b 中，在保持电容线 9 (SC<sub>N+1</sub>) 上施加与 SC<sub>N</sub> 极性不同的 VCOMH。由此，按每一行使施加在保持电容线 9 上的电压的极性不同。这样，接收后一级的电路部 71b 的 Gate<sub>N+1</sub> 信号，而从前一级的电路部 71a 向保持电容线 9 (SC<sub>N</sub>) 施加 VCOML 后，在经过一定的时间后，在 SC<sub>N+1</sub> 上施加信号。

在第 4 实施方式中，如上所述，在电路部 71 中设置的锁存电路 72 是 1 个，与设置 2 个锁存电路 52 以及 53 (参照图 3) 的上述第 1 实施方式不同，能够简化电路的结构。此外，也能够使第 4 实施方式的 n 沟道晶体管的数量 (NT31~NT38 八个) 比上述第 1 实施方式 (NT1~NT11 十一个) 减少。

而且，第 4 实施方式的其他的效果与上述第 1 以及第 2 实施方式相同。

而且，本次公开的实施方式，应该认为在全部的方面是示例而并非是非限制性的。本发明的范围并不是上述的实施方式的说明，而是由权利要求的范围所表示，进而包含在与权利要求的范围等同的含义以及范围内的全部的变体。

例如，在上述第 1~第 4 实施方式中，示出了保持电容线在电源接通后被固定 (复位) 在 VCOMH 电位的例子，但本发明并不限于此，也可以固

定在 VCOMH 电位。

此外，在上述第 1~第 4 实施方式中，示出了栅被输入复位信号 S\_RST (V\_RST) 的晶体管 NT5、NT25 以及 NT31 的源/漏中的一方与低电压侧的电位、即  $V_{EE}$  连接的例子，但本发明并不限于此，也可以代替栅被输入复位信号 S\_RST (V\_RST) 的晶体管 NT5、NT25 以及 NT31，使用 p 沟道晶体管，将 p 沟道晶体管的源/漏中的一方连接到高电压侧的电位。在此情况下，复位信号 S\_RST (V\_RST) 变为低 (Low) 有效的信号。

此外，在上述第 3 实施方式中，示出了作为与锁存电路 62 的端子/Q 侧连接并且被输入 CSL 的晶体管，使用传输栅 63 的例子，但本发明并不限于此，只要能够利用 CSL 控制导通/关断，也可以使用传输栅以外的元件。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10

|                |                                                                                           |         |            |
|----------------|-------------------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)        | 液晶显示装置                                                                                    |         |            |
| 公开(公告)号        | <a href="#">CN101533171A</a>                                                              | 公开(公告)日 | 2009-09-16 |
| 申请号            | CN200910128152.9                                                                          | 申请日     | 2009-03-12 |
| [标]申请(专利权)人(译) | 爱普生映像元器件有限公司                                                                              |         |            |
| 申请(专利权)人(译)    | 爱普生映像元器件有限公司                                                                              |         |            |
| 当前申请(专利权)人(译)  | 爱普生映像元器件有限公司                                                                              |         |            |
| [标]发明人         | 户谷隆史<br>小桥裕                                                                               |         |            |
| 发明人            | 户谷隆史<br>小桥裕                                                                               |         |            |
| IPC分类号         | G02F1/133 G02F1/1362 G09G3/36 G09G3/20                                                    |         |            |
| CPC分类号         | G09G2310/061 G02F1/136213 G09G2320/0219 G09G3/3677 G09G2320/0223 G09G3/3648 G09G2300/0876 |         |            |
| 代理人(译)         | 陈海红<br>周春燕                                                                                |         |            |
| 优先权            | 2008065350 2008-03-14 JP                                                                  |         |            |
| 其他公开文献         | CN101533171B                                                                              |         |            |
| 外部链接           | <a href="#">Espacenet</a> <a href="#">SIPO</a>                                            |         |            |

#### 摘要(译)

本发明提供一种能够抑制在多个保持电容线驱动电路之间经由保持电容线流过泄漏电流的现象的液晶显示装置。该液晶显示装置(100)具备：以相互交叉的方式配置的扫描线(7)以及信号线(8)；像素(21)，其与扫描线(7)和信号线(8)的交叉点对应地配置，并包含液晶(214)、对液晶(214)施加电压的像素电极(212)以及共用电极(213)、保持电容(215)；用于形成保持电容(215)的保持电容线(9)；用于驱动保持电容线(9)的多个保持电容线驱动电路(5)；其中，多个保持电容线驱动电路(5)设置在保持电容线(9)的一端和另一端；根据输入到多个保持电容线驱动电路(5)中的复位信号，保持电容线(9)的电位被固定在规定电位。

