



(12) 发明专利

(10) 授权公告号 CN 1877405 B

(45) 授权公告日 2011.05.11

(21) 申请号 200610091742.5

审查员 张苗

(22) 申请日 2006.06.12

(30) 优先权数据

2005-170534 2005.06.10 JP

(73) 专利权人 瑞萨电子株式会社

地址 日本神奈川

(72) 发明人 横田纯也 桥本义春

(74) 专利代理机构 中原信达知识产权代理有限

责任公司 11219

代理人 关兆辉 陆锦华

(51) Int. Cl.

G02F 1/133(2006.01)

G09G 3/36(2006.01)

G09G 3/20(2006.01)

(56) 对比文件

US 5748165 A, 1998.05.05, 全文.

US 2004/0183768 A1, 2004.09.23, 全文.


权利要求书 3 页 说明书 10 页 附图 16 页

(54) 发明名称

使用数据线驱动电路的液晶显示装置

(57) 摘要

本发明涉及一种液晶显示装置,包括多条数据线;多条扫描线,其与所述多条数据线相交;像素,设置在所述多条数据线和所述多条扫描线的相交处;和数据线驱动电路,其配置为驱动所述多条数据线,并且包括第一数据线驱动部分和第二数据线驱动部分。将 $4 \times n$  ( $n$ :为任意的自然数)个帧设置为一个周期,并且在在一个周期期间由所述第一数据线驱动部分和所述第二数据线驱动部分中的一个对所述多条数据线中的每一条进行循环地驱动。



1. 一种液晶显示装置,包括:  
多条数据线;  
多条扫描线,其与所述多条数据线相交;  
各像素,设置在所述多条数据线和所述多条扫描线的相交处;和  
数据线驱动电路,其配置为驱动所述多条数据线,并且包括第一数据线驱动部分和第二数据线驱动部分,

其中将  $4 \times n$  个帧设置为一个周期,  $n$  为任意的自然数,并且

在  $4 \times n$  个帧的一个周期期间不同帧内由所述第一数据线驱动部分和所述第二数据线驱动部分中的相应一个对所述多条数据线中的每一条进行驱动,在整个周期期间所述第一数据线驱动部分和所述第二数据线驱动部分均对所述多条数据线进行循环地驱动,以及所述驱动按周期循环进行。

2. 如权利要求 1 所述的液晶显示装置,其中所述第一数据线驱动部分产生相对于公用电压为正的第一正电压信号和相对于所述公用电压为负的第一负电压信号,

所述第二数据线驱动部分产生相对于所述公用电压为正的所述第二正电压信号和相对于所述公用电压为负的第二负电压信号,并且

在所述一个周期期间施加到每个像素的所述电压信号的电压总和在所述各像素上彼此相等。

3. 如权利要求 1 所述的液晶显示装置,其中所述第一数据线驱动部分产生相对于公用电压为正的第一正电压信号和相对于所述公用电压为负的第一负电压信号,

所述第二数据线驱动部分产生相对于所述公用电压为正的所述第二正电压信号和相对于所述公用电压为负的第二负电压信号,

所述第一数据线驱动部分在所述一个周期内的第一帧中以所述第一正电压信号驱动所述多条数据线中的一条,

所述第二数据线驱动部分在所述一个周期内的与所述第一帧相邻的第二帧中以所述第二负电压信号驱动所述数据线,

所述第二数据线驱动部分在所述一个周期内的与所述第二帧相邻的第三帧中以所述第二正电压信号驱动所述数据线,

所述第一数据线驱动部分在所述一个周期内的与所述第三帧相邻的第四帧中以所述第一负电压信号驱动所述数据线。

4. 如权利要求 1 所述的液晶显示装置,其中所述第一数据线驱动部分产生相对于公用电压为正的第一正电压信号和相对于所述公用电压为负的第一负电压信号,

所述第二数据线驱动部分产生相对于所述公用电压为正的所述第二正电压信号和相对于所述公用电压为负的第二负电压信号,

所述第一数据线驱动部分在所述一个周期内的第一帧中以所述第一正电压信号驱动所述多条数据线中的一条,

所述第一数据线驱动部分在所述一个周期内的与所述第一帧相邻的第二帧中以所述第一负电压信号驱动所述数据线,

所述第二数据线驱动部分在所述一个周期内的所述第二帧之后的第三帧中以所述第二正电压信号驱动所述数据线,

所述第二数据线驱动部分在所述一个周期内的与所述第三帧相邻的第四帧中以所述第二负电压信号驱动所述数据线。

5. 如权利要求 1 到 4 中任一项所述的液晶显示装置,还包括:

公用线,

所述数据线驱动电路包括:

多个开关,其配置为控制所述多条数据线和所述公用线之间的连接,以及

在提供给所述数据线的所述电压信号的极性改变之前,所述多个开关将所述多条数据线和所述公用线相连接。

6. 如权利要求 5 所述的液晶显示装置,其中所述多个开关包括为所述第一数据线驱动部分配置的第一开关组和为所述第二数据线驱动部分配置的第二开关组,

所述公用线包括:

第一公用线,其通过所述第一开关组与所述多条数据线相连;

第二公用线,其通过所述第二开关组与所述多条数据线相连,并且

在施加到所述数据线的所述电压信号的极性改变之前,所述第一和第二开关组将所述多条数据线和所述第一和第二公用线相连。

7. 如权利要求 5 所述的液晶显示装置,其中施加到所述公共线的电压是液晶公用电压。

8. 如权利要求 1 到 4 任一项所述的液晶显示装置,其中所述第一数据线驱动部分形成在与面板基底不同的第一基底上,其中在所述面板基底上形成了具有所述多个像素的显示板,

所述第二数据线驱动部分形成在与所述面板基底和所述第一基底不同的第二基底上,

所述显示板具有正交于所述多条数据线的第一侧和与所述第一侧相对的第二侧,

为所述第一侧配置了所述第一数据线驱动部分,

为所述第二侧配置了所述第二数据线驱动部分。

9. 如权利要求 8 所述的液晶显示装置,其中每个所述第一和第二基底都是半导体基底。

10. 一种数据线驱动电路,其将模拟图像信号提供给  $4 \times M$  条数据线,  $M$  是任意的自然数,包括:

$M$  个正驱动电路,其配置为输出相对于参考电压为正的模拟图像信号;

$M$  个负驱动电路,其配置为输出相对于所述参考电压为负的模拟图像信号;

$4 \times M$  个模拟图像信号输出端;和

开关电路,其通过所述  $4 \times M$  个模拟图像信号输出端与所述  $4 \times M$  条数据线相连接,

其中所述开关电路在第一状态、第二状态和作为高阻抗状态的第三状态之间进行切换,其中在第一状态中将所述正模拟图像信号提供给所述各数据线,在第二状态中将所述负模拟图像信号提供给所述各数据线,在第三状态中没有信号提供给所述各数据线。

11. 如权利要求 10 所述的数据线驱动电路,其中所述开关电路包括:

第一缓存器电路,其与所述正驱动电路连接;

第二缓存器电路,其与所述负驱动电路连接;

第一开关组,配置在所述第一缓存器电路和所述各模拟图像信号输出端之间,以控制

第一缓存器电路和所述各模拟图像信号输出端之间的连接 ;和

第二开关组,配置在所述第二缓存器电路和所述各模拟图像信号输出端之间,以控制第二缓存器电路和所述各模拟图像信号输出端之间的连接,并且

所述开关电路通过以预定顺序闭合所述第一开关组和所述第二开关组,从而将所述正模拟图像信号和所述负模拟图像信号提供给所述  $4 \times M$  条数据线。

12. 如权利要求 11 所述的数据线驱动电路,其中所述开关电路包括 :

第一缓存器电路,其与所述正驱动电路连接 ;

第二缓存器电路,其与所述负驱动电路连接 ;

第一开关组,其配置为选择性地对所述第一缓存器电路和所述正驱动电路之间的连接进行控制 ;和

第二开关组,其配置为选择性地对所述第一缓存器电路和所述正驱动电路之间的连接进行控制,并且

所述开关电路通过以预定顺序闭合所述第一开关组和所述第二开关组,从而将所述正模拟图像信号和所述负模拟图像信号提供给所述  $4 \times M$  条数据线。

13. 如权利要求 11 所述的数据线驱动电路,其中所述开关电路还包括 :

第三开关组,其配置为在提供给所述数据线的所述电压信号的极性改变之前,对所述模拟图像信号输出端和所述液晶显示装置的公用线的连接进行控制。

## 使用数据线驱动电路的液晶显示装置

### 技术领域

[0001] 本发明涉及一种用于驱动液晶显示板的数据线的驱动电路和一种使用该驱动电路的液晶显示装置。

### 背景技术

[0002] 平板显示装置作为一种人机界面广为流行。尤其是,液晶显示装置在制造技术、产量以及成本方面优于诸如等离子显示装置的其它平板显示器。因此,液晶显示装置可应用于各种领域。

[0003] 液晶显示装置包括具有以矩阵设置的多个像素的显示板。该显示板具有两个玻璃板以及在所述玻璃板之间的间隙内所密封的液晶材料。该液晶材料具有根据施加电压而改变分子定向的特性。液晶显示装置使用它的特性以在显示板上显示图像。简而言之,液晶显示装置控制施加到每个像素的电压,并由此改变通过这两个玻璃板所传播的光的量从而在显示板上显示图像。

[0004] 作为在显示板上显示图像的驱动方法,存在简单矩阵驱动方法和有源矩阵驱动方法。目前,通常使用采用了有源矩阵驱动方法的液晶显示装置。在有源矩阵液晶显示装置中为显示板的每个像素配备了例如 TFT(薄膜晶体管)的有源元件。而且,显示板包括多条扫描线和多条正交于所述多条扫描线的数据线(信号线)。而且,每个有源元件包括栅极、漏极和源极。每个有源元件的栅极连接到以行方向延伸的相对应的其中一条扫描线。同样,每个有源元件的漏极连接到以列方向延伸的相对应的其中一条数据线。有源矩阵液晶显示装置通过使用通常称为顺序驱动方法的驱动方法显示图像。在这种顺序驱动方法中,在显示板上从上部到下部或者从下部到上部顺序地对扫描线进行扫描,从而在显示板上显示图像。该图像称为一帧(或者一场)。

[0005] 当驱动显示板时,将 DC 电压连续施加到像素上会引起液晶材料退化。为了防止液晶材料退化,液晶显示装置通常采用一种称为反相驱动方法的驱动方法。在这种方法中,在使用有源矩阵驱动方法的同时,以 AC 方式驱动液晶显示板中的像素。在反相驱动方法中,将所施加的像素电压的极性定义为相对于公用电极的电压(公用电压)的正或负电压,并且在每个预定的周期内将极性反相。简而言之,在反相驱动方法中,将比公用电压高或者低的电压定义为正或负电压。然后,在每个预定的周期内通过 TFT 从数据线向像素交替地施加正电压和负电压。因此,对于每个预定周期驱动数据线的电压也被反相了。

[0006] 对于用在液晶显示装置中的反相驱动方法而言,已知存在一种[线反相驱动]方法,其中沿行方向为每个数据线改变像素电压的极性、以及一种[点反相驱动]方法,其中为每个像素改变像素电压的极性。在目前的大屏幕高清晰度的液晶显示装置中采用[点反相驱动]方法。对于点反相驱动方法而言,已知存在一种 1 线点反相驱动方法,其中每当扫描一条扫描线时将像素电压的极性反相;以及 2 线点反相驱动方法,其中每当扫描两条扫描线时将像素电压的极性反相。使用 1 线点反相驱动方法和 2 线点反相驱动方法,可以降低闪烁等,从而提高图像质量。

[0007] 伴随大屏幕高清晰度的液晶显示装置,存在一种数据线和扫描线的寄生电容和寄生电阻增加的情况。数据线的寄生电容和寄生电阻的增加会导致从数据线驱动电路向数据线施加的驱动电压信号的波形钝化。因此,在靠近数据线驱动电路的像素和远离其的像素之间的亮度有时会不同。为了解决这个问题,日本特开专利公开(JP-A-Heisei6-149183)提出一种技术。在这个现有技术中,在面板的上侧和下侧配置了数据线驱动电路,并且通过设置两个帧作为一个周期来进行切换。因此信号电压被平均化,因而降低了亮度偏差。

[0008] 在点反相驱动方法中,以相对于作为参考电压的公用电压的正和负电压来驱动显示板。因此,通过设置两个帧作为一个周期来驱动显示板。

[0009] 图 1 示出了一种采用传统的点反相驱动方法的传统液晶显示装置 101 的结构框图。参考图 1,传统液晶显示装置 101 具有数据线驱动电路(正)102a,用于提供正信号、数据线驱动电路(负)102b,用于提供负信号、扫描线驱动电路 103,用于提供扫描信号;控制电路,用于输出施加到数据线驱动电路(正)102a 和数据线驱动电路(负)102b 的时钟信号和图像信号;显示板 105、开关电路 162 和开关电路 163。而且,显示板 105 具有数据线 107、扫描线 108 和多个像素 109。如上所述,通过在一周期中使用第一帧和第二帧来驱动传统的显示板。

[0010] 图 1 示出了第一帧周期的液晶显示装置 101。如图 1 所示,在第一帧中使用从数据线驱动电路(正)102a 中所提供的正信号来驱动液晶显示装置 101 中的数据线的奇数线。在第二帧周期中使用从数据线驱动电路(负)102b 中所提供的负信号来驱动数据线的奇数线。这里,假设将靠近数据线驱动电路(正)102a 的像素称为像素 109a,并且远离其的像素称为像素 109b。此时,在公用电压和施加到像素 109a 的像素电压之间的差与在公用电压和施加到像素 109b 的像素电压之间的差有所不同。

[0011] 图 2A 到 2D 示出了施加到像素 109a 和 109b 的电压的时序图。参考图 2A 到 2D,在第一和第二帧中的数据线上的电压信号的波形由实线表示,像素电压由虚线表示。如上所述,像素 109a 和 109b 连接到液晶显示装置 101 中的奇数数据线 107。

[0012] 在第一帧中,像素 109a 和 109b 由正像素电压驱动。在第一帧中数据线驱动电路(正)102a 使用正电压驱动像素 109a 和 109b。由于像素 109a 的位置接近数据线驱动电路 102a,在数据线 107 上像素 109a 的电压波形达到不会发生钝化的目标电压。从数据线 107 提供的电压通过像素的 TFT 施加到液晶上。由于 TFT 的 ON 电阻高达几 M $\Omega$ ,因此像素电压的波形变钝,并且像素电压具有相对于公用电压的正电压值  $V_a$ 。此后,与像素 109a 相关的扫描线驱动结束,并且像素 109a 保持电压  $V_a$ 。正如图 2A 和 2B 的时序图所示的,在第二帧中数据线驱动电路 102b 使用负电压驱动像素 109a。像素 109a 的位置远离数据线驱动电路 102b。因此,数据线 107 的电压波形变钝。在达到目标电压之前,与像素 109a 相关的扫描线 108 的驱动结束。为了响应扫描线驱动结束,关闭 TFT。此时,像素电压具有相对于公用电压的负电压值  $V_b$ ,并且该像素保持电压  $V_b$ 。

[0013] 另一方面,在第二帧中数据线驱动电路 102b 使用负电压驱动像素 109b。像素 109b 的位置接近数据线驱动电路 102b。因此,数据线 107 的电压波形达到不会发生任何钝化的目标电压。因此,像素电压具有相对于公用电压的负电压值  $V_c$ 。此时,由于 TFT 的 ON 电阻,使得通过像素的 TFT 施加到液晶的像素电压的波形变钝。此后,结束对扫描线的驱动,并且像素 109b 保持电压  $V_c$ 。

[0014] 在第三帧中,使用正电压驱动像素 109b。正如图 2A 到 2D 的时序图所示,在第三帧中数据线驱动电路 102a 使用正电压驱动像素 109b。像素 109b 的位置远离数据线驱动电路 102a。因此,数据线 107 的电压波形变钝,并且在达到目标电压之前结束了对扫描线的驱动。为了响应扫描线驱动的开始,关闭像素 109b 的 TFT。像素 109b 保持相对于公用电压的正电压  $V_d$ 。

[0015] 这里,尽管满足以下电压关系  $V_a+V_b \approx V_c+V_d$ ,但是由正电压  $V_a$ 、负电压  $V_b$ 、正电压  $V_d$  和负电压  $V_c$  所产生的亮度彼此会稍微有不同。这是由于正灰度系数(伽马)特性和负灰度系数(伽马)特性彼此会稍微有所不同造成的。

## 发明内容

[0016] 本发明的一个目的是提供一种使用数据线驱动电路的液晶显示装置,其中能够防止液晶材料的退化。

[0017] 本发明的另一个目的是提供一种使用数据线驱动电路的液晶显示装置,其中在像素中所累积的电荷被平均化,从而消除了依赖于像素位置的亮度偏差。

[0018] 在本发明的一个方面中,一种液晶显示装置包括:多条数据线;多条扫描线,其与所述多条数据线相交;像素,设置在所述多条数据线和所述多条扫描线的相交处;和数据线驱动电路,其配置为驱动所述多条数据线,并且包括第一数据线驱动部分和第二数据线驱动部分。将  $4 \times n$  ( $n$ :为任意的自然数)个帧设置为一个周期,并且在在一个周期期间由所述第一数据线驱动部分和所述第二数据线驱动部分中的一个对所述多条数据线中的每一条进行循环地驱动。

[0019] 这里,所述第一数据线驱动部分产生相对于公用电压为正的所述第一正电压信号和相对于所述公用电压为负的第一负电压信号,并且所述第二数据线驱动部分产生相对于所述公用电压为正的所述第二正电压信号和相对于所述公用电压为负的第二负电压信号。在这种情况下,在所述一个周期期间施加到每个像素的所述电压信号的电压总和在所述各像素上几乎彼此相等。

[0020] 而且,所述第一数据线驱动部分产生相对于公用电压为正的所述第一正电压信号和相对于所述公用电压为负的第一负电压信号,而且所述第二数据线驱动部分产生相对于所述公用电压为正的所述第二正电压信号和相对于所述公用电压为负的第二负电压信号。所述第一数据线驱动部分在所述一个周期内的第一帧中以所述第一正电压信号来驱动所述多条数据线中的一条,以及所述第二数据线驱动部分在所述一个周期内的与所述第一帧相邻的第二帧中以所述第二负电压信号来驱动所述数据线。此外,所述第二数据线驱动部分在所述一个周期内的与所述第二帧相邻的第三帧中以所述第二正电压信号来驱动所述数据线,以及所述第一数据线驱动部分在所述一个周期内的与所述第三帧相邻的第四帧中以所述第一负电压信号来驱动所述数据线。

[0021] 而且,所述第一数据线驱动部分产生相对于公用电压为正的所述第一正电压信号和相对于所述公用电压为负的第一负电压信号,以及所述第二数据线驱动部分产生相对于所述公用电压为正的所述第二正电压信号和相对于所述公用电压为负的第二负电压信号。所述第一数据线驱动部分在所述一个周期内的第一帧中以所述第一正电压信号来驱动所述多条数据线中的一条,以及所述第一数据线驱动部分在所述一个周期内的与所述第一帧相邻的第

二帧中以所述第一负电压信号来驱动所述数据线。此外,所述第二数据线驱动部分在所述一个周期内的所述第二帧之后的第三帧中以所述第二正电压信号来驱动所述数据线,以及所述第二数据线驱动部分在所述一个周期内的与所述第三帧相邻的第四帧中以所述第二负电压信号来驱动所述数据线。

[0022] 而且,液晶显示装置还包括公用线。所述数据线驱动电路包括:多个开关,其配置为控制所述多条数据线和所述公用线之间的连接,并且在提供给所述数据线的所述电压信号的极性被改变之前,所述多个开关将所述多条数据线和所述公用线相连接。

[0023] 而且,所述多个开关包括为所述第一数据线驱动部分配置的第一开关组和为所述第二数据线驱动部分配置的第二开关组。所述公用线包括第一公用线和第二公用线,所述第一公用线通过所述第一开关组与所述多条数据线相连;所述第二公用线通过所述第二开关组与所述多条数据线相连。在提供给所述数据线的所述电压信号的极性被改变之前,所述第一和第二开关组将所述多条数据线和所述第一以及第二公用线相连接。

[0024] 而且,施加到所述公用线的电压可以是液晶的公用电压。

[0025] 而且,所述第一数据线驱动部分形成在与面板基底不同的第一基底上,在该面板基底上形成了具有所述多个像素的显示板。所述第二数据线驱动部分形成在与面板基底和所述第一基底不同的第二基底上。所述显示板具有正交于所述多条数据线的第一侧和与所述第一侧相对的第二侧。可以在所述第一侧配置所述第一数据线驱动部分,以及可以在所述第二侧配置所述第二数据线驱动部分。

[0026] 而且,每个所述第一和第二基底可以是半导体基底。

[0027] 在本发明的另一方面,一种数据线驱动电路,其将模拟图像信号提供给 $4 \times M$ ( $M$ 是任意的自然数)条数据线,所述数据线驱动电路包括: $M$ 个正驱动电路,其配置为输出相对于参考电压为正的模拟图像信号; $M$ 个负驱动电路,其配置为输出相对于所述参考电压为负的模拟图像信号; $4 \times M$ 个模拟图像信号输出端;和开关电路,这些开关电路通过所述 $4 \times M$ 个模拟图像信号输出端连接到所述 $4 \times M$ 条数据线上。所述开关电路在第一状态、第二状态和作为高阻抗状态的第三状态之间进行切换,其中在第一状态下将所述正模拟图像信号提供给所述各数据线,在第二状态下将所述负模拟图像信号提供给所述各数据线,在第三状态下没有信号提供给所述各数据线。

[0028] 这里,所述开关电路包括第一缓存器电路,其与所述正驱动电路连接;第二缓存器电路,其与所述负驱动电路连接;第一开关组,位于所述第一缓存器电路和所述模拟图像信号输出端之间,用以控制第一缓存器电路和所述模拟图像信号输出端之间的连接;和第二开关组,位于所述第二缓存器电路和所述模拟图像信号输出端之间,用以控制第二缓存器电路和所述模拟图像信号输出端之间的连接。所述开关电路通过以预定顺序闭合所述第一开关组和所述第二开关组,从而可以将所述正模拟图像信号和所述负模拟图像信号提供给所述 $4 \times M$ 条数据线。

[0029] 而且,所述开关电路可以包括:第一缓存器电路,其与所述正驱动电路连接;第二缓存器电路,其与所述负驱动电路连接;第一开关组,其配置为选择性地对第一缓存器电路和所述正驱动电路之间的连接进行控制;和第二开关组,其配置为选择性地对第一缓存器电路和所述正驱动电路之间的连接进行控制。所述开关电路通过以预定顺序闭合所述第一开关组和所述第二开关组,从而可以将所述正模拟图像信号和所述负模拟图像信号提供给

所述  $4 \times M$  条数据线。

[0030] 而且,所述开关电路还可以包括第三开关组,其配置为在提供给所述数据线的所述电压信号的极性被改变之前,控制所述模拟图像信号输出端和所述液晶显示装置的公用线的连接。

#### 附图说明

- [0031] 图 1 示出了一种传统液晶显示装置的方框图;
- [0032] 图 2A 到 2D 示出了传统液晶显示装置的电压波形的时序图;
- [0033] 图 3 示出了本发明的液晶显示装置的结构框图;
- [0034] 图 4 示出了根据本发明第一实施例的液晶显示装置中的数据线的驱动电路的结构框图;
- [0035] 图 5 示出了本发明中应用的 DA 转换电路的电路结构图;
- [0036] 图 6 示出了本发明中应用的 DA 转换电路的另一个电路结构图;
- [0037] 图 7 示出了第一实施例的缓存器和开关电路的电路结构图;
- [0038] 图 8 示出了当第一实施例中的开关电路中的各公用线连接开关同时打开时的连接状态的电路图;
- [0039] 图 9 示出了第一实施例的开关电路的电路结构图;
- [0040] 图 10A 到 10F 示出了第一实施例中的数据线的电压波形;
- [0041] 图 11A 到 11B 示出了第一实施例中驱动像素时的操作图;
- [0042] 图 12A 到 12D 示出了第一实施例中在四个帧周期中驱动像素时的操作波形;
- [0043] 图 13A 到 13D 示出了在第一实施例每个帧中的像素驱动方法图;
- [0044] 图 14A 到 14D 示出了在第一实施例每个帧中的像素驱动方法图;
- [0045] 图 15A 到 15H 示出了本发明的第二实施例的状态图,在该状态中为每两条扫描线对信号的极性进行反相;
- [0046] 图 16A 到 16H 示出了本发明的第二实施例的其它状态图,在该状态中为每两个扫描线对信号的极性进行反相;
- [0047] 图 17 示出了第三实施例中的开关电路的电路结构图;和
- [0048] 图 18 示出了第三实施例中的开关电路的电路结构图。

#### 具体实施方式

[0049] 以下,将参考附图详细描述本发明的具有数据线驱动电路的液晶显示装置。在以下描述中,例如在“第一数据线驱动电路 2a 和第二数据线驱动电路 2b”中,使用附图标记 a 或 b 描述各组件以区别两个具有相同结构且安装在不同位置的电路。因此,当不必考虑安装位置时,可以省略标记 a 和 b。而且,本发明不限于以下各实施例,并且在本发明的保护范围内本领域技术人员能够容易改变、增加和变化以下各实施例中的各组件。

[0050] [第一实施例]

[0051] 图 3 示出了根据本发明第一实施例的液晶显示装置 1 结构框图。如图 3 所示,在本实施例中的液晶显示装置 1 具有液晶显示板 5、第一数据线驱动电路 2a、第二数据线驱动电路 2b、扫描线驱动电路 3 和显示控制电路 10。液晶显示板 5 具有多条以列方向延伸的数

据线 7 和多条以正交于列方向的行方向延伸的扫描线 8。而且,液晶显示板 5 包括在数据线 7 和扫描线 8 的交叉点中设置的多个像素 9。该像素以矩阵设置,并且为每个像素设置诸如 TFT(薄膜晶体管)的有源元件(未示出)。有源元件具有栅极、源极和漏极。有源元件的栅极连接到以行方向延伸的扫描线 8,其源极连接到以列方向延伸的数据线 7。

[0052] 第一数据线驱动电路 2a 和第二数据线驱动电路 2b 输出正信号和负信号作为在多个数据线 7 上的模拟图像信号。如图 3 所示,第一数据线驱动电路 2a 配置在靠近液晶显示板 5 的上端处,而第二数据线驱动电路 2b 配置在与所述上端相对的靠近液晶显示板 5 的下端处。每个第一数据线驱动电路 2a 和第二数据线驱动电路 2b 连接到多条数据线 7 上。如图 3 所示,扫描线驱动电路 3 设置在其上配置了第一数据线驱动电路 2a 和第二数据线驱动电路 2b 的两侧之间的一侧上,并且连接到多条扫描线 8 上。扫描线驱动电路 3 输出扫描信号。显示控制电路 10 将图像信号和控制信号(例如时钟信号)提供给数据线驱动电路 2 和扫描线驱动电路 3。显示控制电路 10 连接到第一数据线驱动电路 2a、第二数据线驱动电路 2b 和扫描线驱动电路 3 上。向显示控制电路 10 提供图像信号 Dx、点时钟信号 dCLK、水平同步信号 Hsync、垂直同步信号 Vsync 等,并且对要施加到第一数据线驱动电路 2a 和第二数据线驱动电路 2b 中的图像信号 Dx 进行控制。第一数据线驱动电路 2a 具有第一开关电路 18a,且第二数据线驱动电路 2b 具有第二开关电路 18b。以下将描述第一数据线驱动电路 2a(或第二数据线驱动电路 2b)的详细结构。如上所述,液晶显示板 5 包括多个像素 9。在以下描述中,假设像素 9a 设置在接近第一数据线驱动电路 2a 的位置,且假设像素 9b 设置在接近第二数据线驱动电路 2b 的位置。

[0053] 由于第一数据线驱动电路 2a 和第二数据线驱动电路 2b 具有相同的电路结构,因此对数据线驱动电路 2 进行描述。图 4 示出了第一实施例中的数据线驱动电路 2 的结构框图。如图 4 所示,数据线驱动电路 2 具有移位寄存器电路 11、数据寄存器电路 12、数据锁存电路 13、数据切换电路 14、电平转换电路 15、用于产生正信号的正 DA 转换电路 16、用于产生负信号的负 DA 转换电路 17、缓存器 & 开关电路 18、用于控制各种部分的控制电路 20、用于产生多个正分级电压的正分级电压生成电路 21、以及用于产生多个负分级电压的负分级电压生成电路 22。这里,开关电路 18 由多个开关和多个缓存器组成,用以选择正信号和负信号从而提供给数据线。以下将描述其详细的结构。

[0054] 移位寄存器电路 11 用于为与时钟信号 CLK 同步的图像信号产生采样信号。数据寄存器电路 12 响应于由移位寄存器电路 11 所产生的采样信号来保持该图像信号。数据锁存电路 13 对在预定时间段内由数据寄存器电路 12 所保存的图像信号进行锁存。数据切换电路 14 选择提供给预定像素的图像信号。电平转换电路 15 将图像信号的电压电平从用于数据切换电路 14 的电压电平转换为 DA 转换电路 16 和 17 的电压电平。尽管在本实施例中数据线驱动电路 2 具有数据切换电路 14 和电平转换电路 15,但是通过使用执行图像数据切换的显示控制电路 10,则有可能从数据线驱动电路 2 中省略数据切换电路 14。而且,通过采用具有增益大于 1(输出电压/输入电压)的缓存器,有可能将电平转换电路 15 从数据线驱动电路 2 中略去。

[0055] DA 转换电路 16 和 17 根据图像信号分别选择由分级电压生成电路 21 和 22 所产生的多个分级电压中的若干个。在以下描述中,假设与每个像素相对应的图像信号的一部分具有表示四个级别的两个比特位。图 5 示出了使用逻辑电路的 DA 转换电路 16 和 17 电路

结构图。图 5 所示的转换电路具有四个开关和连接到这些开关的逻辑电路。根据图像数据位 D1 和 D2、响应于从各逻辑电路输出的各信号,该四个开关用于从四个分级电压 V1、V1、V3 和 V4 中选择要送往开关电路 18 的分级电压。图 6 示出了使用增强型晶体管和耗尽型晶体管的 DA 转换电路 16 和 17 结构的电路图。图 6 所示的转换电路具有 16 个开关和连接到该 16 个开关的逻辑电路。由于增强型晶体管和耗尽型晶体管的 ON/OFF 状态根据图像数据位 D1 和 D2 而变化,因此使用 16 个开关从四个分级电压 V1、V1、V3 和 V4 中选择要送往开关电路 18 的分级电压。控制电路 20 控制锁存时间并且根据显示控制电路 10 所提供的控制信号 POL、STB 和 SWCOT 执行对开关电路 18 的控制。每个分级电压生成电路 21 和 22 产生多个分级电压。分级电压生成电路 21 和 22 包括电阻分压电路(未示出),在该分压电路中多个电阻串联连接,并且电阻分压电路通过电阻分压从参考电压中产生多个分级电压。在这个例子中,正分级电压生成电路 21 产生正分级电压,且负分级电压生成电路 22 产生负分级电压。

[0056] 以下将描述配置在数据线驱动电路 2 中的缓存器 & 开关电路 18。图 7 示出了缓存器 & 开关电路 18 的电路结构图。在以下描述中,为了容易理解本发明,假设数据线 7 的数目是 4。参考图 7,开关电路 18 具有第一缓存器 31、第二缓存器 32、多个开关 41 到 48、以及多个连接到公用线的公用线连接开关 39。而且,开关电路 18 具有多个数据线连接端 S1 到 S4,每个端都连接到相应的数据线上。如图 7 所示,开关电路 18 安装在数据线 7 和正 DA 转换电路 16 之间或者在数据线 7 和负 DA 转换电路 17 之间。正 DA 转换电路 16 的输出连接到第一缓存器 31 的输入,负 DA 转换电路 17 的输出连接到第二缓存器 32 的输入。正侧开关 41、43、45 和 47 配置在第一缓存器 31 的输出和相应的数据线连接端 S1 到 S4 之间,且负侧开关 42、44、46 和 48 位于第二缓存器 32 的输出和相应的数据线连接端 S1 到 S4 之间。缓存器 31 和 32 由电压跟随器、电流源等组成,以便根据 DA 转换电路 16 和 17 所选择的分级电压产生期望的模拟图像信号(分级电压或者分级电流)。响应于来自控制电路 10 或者其它部分的控制信号,可以控制各开关。

[0057] 在要提供给数据线 7 的信号极性从正侧变到负侧或者从负侧变到正侧之前,即下一条扫描线被驱动之前,将公用线连接开关 39 设置为 ON 状态。因此,数据线 7 和公用线 40 被短路。在点反相驱动中,正变化的数据线的数目等于负变化的数据线的数目。因此,在向每个数据线 7 提供正模拟图像信号或负模拟图像信号之前,将数据线 7 和公用线 40 连接起来以便抵消数据线 7 的电压。从而,降低了所消耗的功率。

[0058] 图 8 示出了开关电路 18 中的各公用线连接开关 39 被同时接通时的连接状态的电路图。如图 8 所示,当开关 39 接通时,其它开关 41 到 48 关断。由于在液晶显示板 5 的上下两侧的公用线连接开关 39 被同时接通,所以能够分散在公用线连接时数据线驱动电路 2 所产生的热。应当注意,公用电极的电压可以提供或不提供给公用线 40。公用线电压可以是接地电压或者其它电压。

[0059] 图 9 示出了当数据线驱动电路 2 分别连接到液晶显示板 5 互相相对的上下两侧时,开关电路 18 的电路结构的电路图。如上所示,在以下实施例中,在液晶显示板 5 的上侧配置的数据线驱动电路称为第一数据线驱动电路 2a,以及在下侧配置的数据线驱动电路称为第二数据线驱动电路 2b。而且,当第一数据线驱动电路 2a 和第二数据线驱动电路 2b 相互不同时,在上侧配置的电路的数字后面加上符号 a,在下侧配置的电路的数字后面加上符

号 b。

[0060] 这里,将描述从数据线驱动电路 2 输出的信号波形。图 10A 到 10F 是数据线驱动电路 2 的波形。图 10C 是施加到靠近数据线驱动电路 2 的像素的信号电压的波形,而图 10D 是施加到远离数据线驱动电路 2 的像素的信号电压的波形。参考图 10A 到 10F,施加到靠近数据线驱动电路 2 的像素的电压达到了目标电压,而施加到远离数据线驱动电路 2 的像素的电压并没有达到目标电压。由于将液晶显示板 5 设计成尺寸较大且清晰度较高,因此由于数据线 7 的负载电容和负载电阻而导致了施加到距离远的像素的信号电压波形发生钝化。基于时间常数  $\tau = CR$  来近似地确定施加到像素的信号电压,其中 R 是电阻而 C 是电容。简而言之,当像素的位置远离数据线驱动电路 2 时,CR 的乘积较大,波形就会愈加钝化。

[0061] 图 11A 和 11B 示出了本发明中在驱动像素 9a 和 9b 时的操作表。在图 11A 所示的表给出了用于驱动像素 9 的数据线驱动电路和从数据线驱动电路提供给像素 9 的信号。这里,在图 11A 中示出了符号“up”、“down”、“+”和“-”。符号“up”表示第一数据线驱动电路 2a,而“down”表示第二数据线驱动电路 2b。而且,“+”表示正模拟图像信号,而“-”表示负模拟图像信号。参考图 11A,在第一帧中基于来自第一数据线驱动电路 2a 的正模拟图像信号来驱动像素 9,并在第二帧中基于来自第二数据线驱动电路 2b 的负模拟图像信号来驱动像素 9,并在第三帧中基于来自第二数据线驱动电路 2b 的正模拟图像信号来驱动像素 9,然后在第四帧中基于来自第一数据线驱动电路 2a 的负模拟图像信号来驱动像素 9。循环地执行在这四个帧中的操作。

[0062] 而且,图 11B 示出了本发明中在驱动像素 9 时的另一种操作表。在图 11B 中示出了符号“up”、“down”、“+”和“-”并且具有与图 11A 相同的含义。参考图 11B,在第一帧中基于来自第一数据线驱动电路 2a 的正模拟图像信号来驱动像素 9,并在第二帧中基于来自第一数据线驱动电路 2a 的负模拟图像信号来驱动像素 9,并在第三帧中基于来自第二数据线驱动电路 2b 的正模拟图像信号来驱动像素 9,然后在第四帧中基于来自第二数据线驱动电路 2b 的负模拟图像信号来驱动像素 9。循环地执行在这四个帧中的操作。

[0063] 以下描述在执行上述操作时的工作波形。应当注意,在以下描述中,假设像素 9a 靠近设置在液晶显示板 5 上侧的第一数据线驱动电路 2a,而假设像素 9b 靠近设置在液晶显示板 5 下侧的第二数据线驱动电路 2b。而且,假设扫描线驱动电路 3 从上侧到下侧顺序地对扫描线 8 进行扫描。

[0064] 图 12A 到 12D 示出了在图 11A 所示的四个帧期间驱动像素 9a 时的工作波形。如图 12A 到 12D 所示,由于 TFT 变为 OFF,因此像素 9a 在第一帧中接收来自第一数据线驱动电路 2a 的正模拟图像信号,并且对近似地接近目标电压的正电压  $V_a$  进行保持;并且在第二帧中接收来自第二数据线驱动电路 2b 的负模拟图像信号,并且对没有达到目标电压的负电压  $V_b$  进行保持。而且,像素 9a 在第三帧中接收来自第二数据线驱动电路 2b 的正模拟图像信号,并且对没有达到目标电压的正电压  $V_c$  进行保持;然后在第四帧中接收来自第一数据线驱动电路 2a 的负模拟图像信号,并且对近似地接近目标电压的负电压  $V_d$  进行保持。像素 9b 在第一帧中接收来自第一数据线驱动电路 2a 的负模拟图像信号,并且对没有达到目标电压的负电压  $V_e$  进行保持;并且在第二帧中接收来自第一数据线驱动电路 2a 的正模拟图像信号,并且对没有达到目标电压的正电压  $V_f$  进行保持。而且,像素 9b 在第三帧中接收来

自第二数据线驱动电路 2b 的负模拟图像信号,并且对近似地接近目标电压的负电压  $V_g$  进行保持;并且然后在第四帧中接收来自第二数据线驱动电路 2b 的正模拟图像信号,并且对近似地接近目标电压的正电压  $V_h$  进行保持。施加到像素 9a 的电压  $V_a$ 、 $V_b$ 、 $V_c$  和  $V_d$  和施加到像素 9b 的电压  $V_e$ 、 $V_f$ 、 $V_g$  和  $V_h$  之间的关系是  $V_a+V_b+V_c+V_d \approx V_e+V_f+V_g+V_h$ 。即,从 [ 正信号和负信号 ] 与 [ 大的和小的波形钝化 ] 的结合中,通过设置四个帧作为一个周期来使得像素中累积的电荷得以平均化,从而消除了依赖于像素位置的亮度偏差。从而,从第一帧到第四帧施加到像素 9a 的电压总和与从第一帧到第四帧施加到像素 9b 的电压总和变得基本相等。因此,在像素 9a 和像素 9b 之间从不产生亮度差异 (透射因数)。

[0065] 接下来,以下将描述的是:在 (1H1V) 驱动下为了将每个扫描线的信号极性反相对开关电路 18 所进行的控制,以使得对于每个数据线来说信号极性都不同。应当注意,在以下的描述中,为了便于理解,举例说明  $4 \times 4$  的像素。而且在表的左侧所写的符号“1”到“4”是图 13A 到 13D 的第一和第四扫描操作。

[0066] 参考图 13A 到 13D,在第一帧的第一扫描操作中,第一数据线驱动电路 2a 接通第一开关电路 18a 中的正侧开关 41a 和负侧开关 48a。而且,第二数据线驱动电路 2b 接通第二开关电路 18b 中的正侧开关 43b 和负侧开关 46b。此时,第一数据线驱动电路 2a 关断了其它开关 42a 到 47a,并且第二数据线驱动电路 2b 关断了其它开关 41b、42b、44b、45b、47b 和 48b。通过这些开关的控制,第一数据线驱动电路 2a 和第二数据线驱动电路 2b 将相应的数据线驱动为 (up+、down-、down+、以及 up-)。

[0067] 如上所述,“up+”表示第一数据线驱动电路 2a 将数据线 7 驱动为正电压,“up-”表示第一数据线驱动电路 2a 将数据线 7 驱动为负电压,“down+”表示第二数据线驱动电路 2b 将数据线 7 驱动为正电压,并且“down-”表示第二数据线驱动电路 2b 将数据线 7 驱动为负电压。

[0068] 以下描述第二到第四扫描操作。应当注意,在以下描述中,省略对处于关闭状态下的开关的描述。在第一帧中的第二扫描操作中,开关 46a 和 47a 以及开关 45b 和 48b 被接通,并且数据线被驱动为 (down-、down+、up-、以及 up+)。在第一帧中的第三扫描操作中,开关 44a 和 45a 以及开关 42b 和 47b 被接通,并且数据线被驱动为 (down+、up-、up+、以及 down-)。在一个帧中的第四扫描操作中,开关 42a 和 43a 以及开关 41b 和 44b 被接通,并且数据线被驱动为 (up-、up+、down-、以及 down+)。而且在第二帧后,控制开关 41a 到 48a、以及 41b 到 48b,并且按照图 13A 到 13D 所示来驱动各数据线。在 1H1V 驱动下,四个帧的驱动周期是循环的。因此,能够使得施加到像素的电压被平均化,从而改善面板 (显示板) 上部和下部之间的亮度差异。

[0069] 而且,以下将描述这样的情形,在 (1H2V) 驱动下为了将每个扫描线信号极性反相对开关电路 18 所进行的控制,其中对于每两个数据线来说信号极性不同。图 14A 到 14D 示出了在 1H2V 驱动情况下开关电路 18 的控制操作表的状态图。正如图 14A 到 14D 所示,即使在 1H2V 驱动情况下,四个帧的驱动周期也是循环的。因此,能够使得施加到像素的电压平均化,因而改善面板上部和下部之间的亮度差异。

[0070] [ 第二实施例 ]

[0071] 以下描述根据本发明第二实施例的液晶显示装置。在上述的第一实施例中,对于每条扫描线进行了数据线驱动信号的反相,并且将四个帧用作一个周期。在下述的第二实

施例中,对于每两条扫描线进行了数据线驱动信号的反相(2H反相驱动),并且将八个帧用作一个周期(循环)。

[0072] 图15A到15H示出了一个以(1H2V)驱动方式下的各像素的例子,在该驱动方式下使得对每两条扫描线的信号极性进行反相,而使得每条数据线的信号极性不同。在2H反相驱动中,以相同极性驱动一条扫描线和两条扫描线。因此,尽管第一扫描线的驱动波形变得钝化,但是第二扫描线的驱动波形没有变钝。因此,由于第一扫描线的像素的像素电压和第二扫描线的像素的像素电压是不同的,所以产生了横向条纹。在第二实施例中,在第一到第四帧中,从上部到下部以G1-G2-G3-G4的顺序依次驱动扫描线,并且在第五到第八帧中,通过转换对每两条扫描线的顺序,以G2-G1-G4-G3的顺序来驱动扫描线。因此,能够使得在第一扫描线和第二扫描线中的数据线的驱动波形平均化了,因而提高了图像质量。

[0073] 而且,图16A到16H示出了一个以(2H2V)方式驱动下的各像素的例子,在该驱动方式下使得每两条扫描线的信号极性反相,而使得每两个数据线的信号极性不同。这样,在nH反相驱动中,当将 $4 \times n$ 个帧设置为一周期时,数据线被循环,能够平均化像素电压,因此消除了亮度差异并且提高了图像质量。

[0074] [第三实施例]

[0075] 在上述的第一实施例中,将安装在开关电路18中的第一缓存器31和第二缓存器32连接到DA转换电路16和17的输出上。可以在DA转换电路16和17、第一缓存器31和第二缓存器32之间配置开关。

[0076] 图17示出了第三实施例中的开关电路18的电路结构图。参考图17,在第三实施例中的开关电路18具有切换开关33、切换开关34和多个连接开关35到38。如图17所示,切换开关33配置在正DA转换电路16和缓存器31之间以及在负DA转换电路17和缓存器32之间。而且,切换开关34位于正DA转换电路16和缓存器32之间以及在负DA转换电路17和缓存器31之间。而且,连接开关35配置在第一缓存器31和第一数据线连接端S1之间,连接开关36配置在第一缓存器31和第二数据线连接端S2之间。而且,连接开关37配置在第二缓存器32和第三数据线连接端S3之间,连接开关38位于第二缓存器32和第四数据线连接端S4之间。而且,公用线连接开关39配置在相应的数据线连接端S1、S2、S3和S4与公用线40之间。通过使用 $4 \times n$ 个帧作为一个周期来控制开关电路18。

[0077] 图18示出了在第三实施例中的第一开关电路18a和第二开关电路18b的结构图。如图18所示,具有第一开关电路18a的第一数据线驱动电路2a和具有第二开关电路18b的第二数据线驱动电路2b安装在液晶显示板5的上侧和下侧以互相对置。图18示出了在第一开关电路18a中接通切换开关33a、接通连接开关35a和连接开关38a、接通切换开关33b以及接通连接开关37b和连接开关36b时的连接状态。

[0078] 在上述各实施例中,由于在DA转换电路和缓存器电路中的电压精确度在半导体基底上比在玻璃基底上要高,因此优选第一数据线驱动电路2a和第二数据线驱动电路2b在不同的基底上制造。而且,当在它们的结构和操作中不会引起任何冲突时可以对上述各实施例进行组合。

[0079] 根据本发明,由于能够使安装在大液晶显示装置中的显示板的对比度均匀,因此提高了显示质量。而且,数据线驱动电路所产生的热能够被消散,因而提高了驱动电路的质量。





图 1 现有技术






图 3






图 4



16, 17

图 5



16, 17



图 6




图7




图8





图9



第一帧	第二帧	第三帧	第四帧
UP +	DOWN -	DOWN +	UP -

图 11A

第一帧	第二帧	第三帧	第四帧
UP +	UP -	DOWN +	DOWN -

图 11B








图12A

图12B

图12C

图12D








图16A



图16B




图16C



图16D

图16E

图16F

图16G

图16H




图 17




图 18

专利名称(译)	使用数据线驱动电路的液晶显示装置		
公开(公告)号	<a href="#">CN1877405B</a>	公开(公告)日	2011-05-11
申请号	CN200610091742.5	申请日	2006-06-12
[标]申请(专利权)人(译)	NEC电子股份有限公司		
申请(专利权)人(译)	恩益禧电子股份有限公司		
当前申请(专利权)人(译)	瑞萨电子株式会社		
[标]发明人	横田纯也 桥本义春		
发明人	横田纯也 桥本义春		
IPC分类号	G02F1/133 G09G3/36 G09G3/20		
CPC分类号	G09G3/3688 G09G3/3614 G09G2310/027		
代理人(译)	陆锦华		
审查员(译)	张苗		
优先权	2005170534 2005-06-10 JP		
其他公开文献	CN1877405A		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

本发明涉及一种液晶显示装置，包括多条数据线；多条扫描线，其与所述多条数据线相交；像素，设置在所述多条数据线和所述多条扫描线的相交处；和数据线驱动电路，其配置为驱动所述多条数据线，并且包括第一数据线驱动部分和第二数据线驱动部分。将 $4 \times n$  ( $n$ ：为任意的自然数)个帧设置为一个周期，并且在一个周期期间由所述第一数据线驱动部分和所述第二数据线驱动部分中的一个对所述多条数据线中的每一条进行循环地驱动。

