

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.
G02F 1/1368 (2006.01)
H01L 21/027 (2006.01)



[12] 发明专利申请公开说明书

[21] 申请号 200510093772.5

[43] 公开日 2006年6月28日

[11] 公开号 CN 1794078A

[22] 申请日 2005.8.30
[21] 申请号 200510093772.5
[30] 优先权
 [32] 2004.12.24 [33] KR [31] 10-2004-0112584
[71] 申请人 LG. 飞利浦 LCD 株式会社
 地址 韩国首尔
[72] 发明人 安炳喆 林周洙 朴丙镐

[74] 专利代理机构 北京律诚同业知识产权代理有限公司
 代理人 徐金国 祁建国


权利要求书 4 页 说明书 10 页 附图 21 页

[54] 发明名称

液晶显示器件及其制造方法

[57] 摘要

本发明公开了一种用于简化工艺的水平电场施加型薄膜晶体管基板及其制造方法。在根据本发明的液晶显示器件中包括，基板上的栅线；与栅线交叉以限定像素区的数据线，所述栅线和数据线之间具有栅绝缘膜；薄膜晶体管，包括栅极、源极、漏极和半导体层，以在源极和漏极之间限定沟道；基板上的公共线；像素区中的公共电极；以及像素电极，在像素区中与公共电极形成水平电场；其中，栅线、源极和漏极具有不透明导电图案和透明导电图案，像素电极通过延伸出漏极的透明导电图案形成，并且保护膜与透明导电图案相接并位于透明导电图案的剩余区域中。



- 1、一种液晶显示器件，包括：
基板上的栅线；
5 与栅线交叉以限定像素区的数据线，所述栅线和数据线之间具有栅绝缘膜；
薄膜晶体管，包括栅极、源极、漏极和半导体层，以在源极和漏极之间限定沟道；
基板上的公共线；
10 像素区中的公共电极；以及
像素电极，在像素区中与公共电极形成水平电场；
其中，栅线、源极和漏极具有不透明导电图案和透明导电图案，像素电极通过延伸出漏极的透明导电图案形成，并且保护膜与透明导电图案相接并位于透明导电图案的剩余区域中。
- 15 2、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括：
存储电容，设置为像素电极与部分公共电极重叠，其间具有栅绝缘膜。
- 3、根据权利要求1所述的液晶显示器件，其特征在于，所述栅线、栅极、公共线和公共电极包括以下结构中的一种：由钼、钛、铜、铝钨、铝、铬、钼合金、铜合金和铝合金中的一种构成的单层结构，以及具有至少其中两层
20 的多层结构。
- 4、根据权利要求1所述的液晶显示器件，其特征在于，进一步包括：
连接到栅线、公共线和数据线的焊盘，
其中，所述焊盘包括：
下焊盘电极，在具有栅线和公共线的基板上；
25 接触孔，贯穿栅绝缘膜以暴露下焊盘电极；以及
上焊盘电极，通过所述接触孔连接到下焊盘电极，并由透明导电图案形成。
- 5、根据权利要求4所述的液晶显示器件，其特征在于，进一步包括：
数据链环，从数据焊盘的下焊盘电极延伸出；
30 第二接触孔，贯穿栅绝缘膜以暴露数据链环；以及

接触电极，从数据线的透明导电图案延伸出，以通过第二接触孔连接到数据链环。

6、根据权利要求5所述的液晶显示器件，其特征在于，所述接触电极与上焊盘电极构成一体。

5 7、根据权利要求5所述的液晶显示器件，其特征在于，所述透明导电图案包围所述不透明导电图案。

8、根据权利要求1所述的液晶显示器件，其特征在于，所述不透明导电图案包括以下结构中的一种：由钼、钛、铜、铝钨、铝、铬、钼合金、铜合金和铝合金中的一种构成的单层结构，以及具有至少其中两层的多层结构。

10 9、根据权利要求5所述的液晶显示器件，其特征在于，所述上焊盘电极和接触电极与保护膜相接。

10、根据权利要求1所述的液晶显示器件，其特征在于，所述公共线与栅线平行。

11、根据权利要求1所述的液晶显示器件，其特征在于，所述像素电极
15 从漏极延伸出。

12、一种制造液晶显示器件的方法，包括：

第一掩模工序，形成第一掩模图案组，包括基板上的栅线、栅极、公共线和公共电极；

20 第二掩模工序，在第一掩模图案组上形成栅绝缘膜，并在栅绝缘膜上形成半导体图案和不透明导电图案；以及

第三掩模工序，在不透明导电图案上形成透明导电图案，并形成与透明导电图案相接的保护膜；

25 其中，与栅线相交的数据线、源极和漏极是由具有不透明导电图案和透明导电图案的双层结构形成，像素电极从漏极的透明导电图案延伸出，以与公共电极形成水平电场。

13、根据权利要求12所述的方法，其特征在于：

所述第一掩模工序进一步包括形成下焊盘电极，以连接到栅线、数据线和公共线中的至少一条；

30 所述第二掩模工序进一步包括形成贯穿栅绝缘膜的接触孔，以暴露下焊盘电极；以及

所述第三掩模工序进一步包括形成上焊盘电极，以使由透明导电图案形成的上焊盘电极通过接触孔连接到下焊盘电极。

14、根据权利要求 12 所述的方法，其特征在于：

5 所述第一掩模工序包括形成从下焊盘电极延伸出的数据链环，以连接到数据线；

所述第二掩模工序包括形成第二接触孔，以暴露数据链环；以及

所述第三掩模工序包括形成从数据线的透明导电图案延伸出的接触电极，以通过第二接触孔连接到数据链环。

10 15 15、根据权利要求 14 所述的方法，其特征在于，所述接触电极与上焊盘电极构成一体。

16、根据权利要求 14 所述的方法，其特征在于，所述上焊盘电极和接触电极与保护膜相接。

17、根据权利要求 14 所述的方法，其特征在于，所述栅线、栅极、公共线、公共电极、下焊盘电极和数据链环包括以下结构中的一种：由钼、钛、
15 铜、铝钨、铝、铬、钼合金、铜合金和铝合金中的一种构成的单层结构，以及具有至少其中两层的多层结构。

18、根据权利要求 12 所述的方法，其特征在于，所述透明导电图案包围不透明导电图案。

19、根据权利要求 14 所述的方法，其特征在于，所述第二掩模工序包括：
20 基本上顺序形成遮盖第一掩模图案组的栅绝缘膜、非晶硅层、掺杂有杂质的非晶硅层以及不透明导电层；

通过采用半色调掩模和衍射曝光掩模中的至少一种的光刻法，形成具有不同厚度的光刻胶图案，以及

通过采用光刻胶图案的蚀刻工序，形成贯穿不透明导电层和栅绝缘膜的第一和第二接触孔、不透明导电图案、以及具有有源层和欧姆接触层的半导体图案。
25

20、根据权利要求 12 所述的方法，其特征在于，所述第三掩模工序包括：在栅绝缘膜上形成透明导电层；

通过光刻法形成光刻胶图案；

30 通过采用光刻胶图案作为掩模的蚀刻工艺形成透明导电图案；

除去通过透明导电图案暴露的不透明导电图案和欧姆接触层；基本上完全形成覆盖光刻胶图案的保护膜；以及除去具有保护膜的光刻胶图案。

21、根据权利要求 20 所述的方法，其特征在于，用溅射法形成所述保护
5 膜。

22、根据权利要求 20 所述的方法，其特征在于，与所述光刻胶图案相比，所述透明导电图案被过蚀刻。

23、根据权利要求 12 所述的方法，其特征在于，进一步包括：形成存储电容，所述像素电极与部分公共电极重叠，其间具有栅绝缘膜。

液晶显示器件及其制造方法

5 本申请要求于 2004 年 12 月 24 日在韩国提交的韩国专利申请 No.P2004-112584 的权益，在此引入该申请的全部内容作为参考。

技术领域

10 本发明涉及一种采用水平电场的液晶显示器件，尤其涉及一种可以简化工艺的薄膜晶体管基板及其制造方法。

背景技术

15 液晶显示器件 (LCD) 通常采用电场控制具有介电各向异性的液晶的透光率来显示图像。为此，LCD 包括通过液晶单元矩阵显示图像的液晶显示面板，以及用于驱动液晶显示面板的驱动电路。

 参照图 1，现有技术的液晶显示面板由彼此粘结的滤色片基板 10 和薄膜晶体管基板 20 组成，并且在二者之间设置有液晶层 24。

20 滤色片基板 10 包括依次设置在玻璃基板 2 上的黑矩阵 4、滤色片 6 和公共电极 8。黑矩阵 4 以矩阵形式设置在上玻璃基板 2 上。黑矩阵 4 将上玻璃基板 2 的区域分为设置有滤色片 6 的多个单元区域，并防止相邻单元之间的光干扰和外部光反射。滤色片 6 设置在由黑矩阵 4 划分的单元区域上，并分成红色 (R)、绿色 (G) 和蓝色 (B) 滤色片，由此透射红、绿和蓝光。公共电极 8 由完全涂覆在滤色片 6 上的透明导电层形成，并提供公共电压 V_{com} 用作驱动液晶 24 的基准电压。此外，用于使滤色片 6 平整的涂覆层 (未示出)
25 可以设置在滤色片 6 和公共电极 8 之间。

 薄膜晶体管基板 20 包括薄膜晶体管 18 和像素电极 22，其中像素电极设置于由下玻璃基板 12 上的栅线 14 和数据线 16 相交而限定的各单元区域。薄膜晶体管 18 响应来自栅线 14 的栅信号，而将来自数据线 16 的数据信号施加到像素电极 22。由透明导电层形成的像素电极 22 提供来自薄膜晶体管 18 的
30 数据信号，以驱动液晶 24。

具有介电各向异性的液晶 24 依照由来自像素电极 22 的数据信号和来自公共电极 8 的公共电压 V_{com} 形成的电场旋转，以控制光透射率，从而实现灰度级值。

此外，液晶显示面板包括衬垫料（未示出），以保持滤色片基板 10 和薄膜晶体管基板 20 之间的盒间隙不变。

在该液晶显示面板中，滤色片基板 10 和薄膜晶体管基板 20 由多轮掩模工序形成。其中，一轮掩模工序包括诸如薄膜沉积（涂敷）工序、清洁工序、光刻工序、蚀刻工序、光刻胶剥离工序和检验工序等许多工序。

尤其是，因为薄膜晶体管基板包括半导体工序，并需要多轮掩模工序，所以其具有复杂的制造工艺，成为液晶显示面板制造成本增加的主要因素。因此，薄膜晶体管基板已朝向减少掩模工序数目的方向发展。

同时，依照驱动液晶的电场方向，液晶显示器件主要分成垂直电场施加型和水平电场施加型。

垂直电场施加型液晶显示器件应用垂直电场驱动扭曲向列模式（TN）的液晶，该垂直电场形成于彼此相对设置在上基板和下基板上的像素电极和公共电极之间。垂直电场施加型液晶显示器件的优点是孔径比大，同时其缺点是只有约 90° 的窄视角。

水平电场施加型液晶显示器件采用水平电场驱动共平面开关模式的液晶，该水平电场形成于彼此平行设置在下基板上的像素电极和公共电极之间。水平电场施加型液晶显示器件的优点是具有约 160° 的宽视角。

在水平电场施加型液晶显示器件中，薄膜晶体管基板也需要多轮掩模工序，从而使制造工艺复杂。因此，为了降低制造成本，必须减少掩模工序的数目。

25 发明内容

因此，本发明的优点在于提供一种水平电场施加型薄膜晶体管基板及其制造方法，其可以简化工序。

为了实现本发明的这些和其它优点，根据本发明的一方面，一种液晶显示器件包括：基板上的栅线；与栅线交叉以限定像素区的数据线，所述栅线和数据线之间具有栅绝缘膜；薄膜晶体管，包括栅极、源极、漏极和半导体

层，以在源极和漏极之间限定沟道；基板上的公共线；像素区中的公共电极；以及像素电极，在像素区中与公共电极形成水平电场；其中，栅线、源极和漏极具有不透明导电图案和透明导电图案，像素电极通过延伸出漏极的透明导电图案形成，并且保护膜与透明导电图案相接并位于透明导电图案的剩余区域中。

根据本发明的另一方面，一种液晶显示器件的制造方法包括：第一掩模工序，形成第一掩模图案组，包括基板上的栅线、栅极、公共线和公共电极；第二掩模工序，在第一掩模图案组上形成栅绝缘膜，并在栅绝缘膜上形成半导体图案和不透明导电图案；以及第三掩模工序，在不透明导电图案上形成透明导电图案，并形成与透明导电图案相接的保护膜；其中，数据线与栅线相交叉、源极和漏极由具有不透明导电图案和透明导电图案的双层结构形成，像素电极从漏极的透明导电图案延伸出，以与公共电极形成水平电场。

应当理解，前面的概述和下面的详细描述是示例性的和解释性的，是为了进一步解释所要求保护的本发明。

15

附图说明

所述附图是为了进一步理解本发明，作为说明书的一部分，示出了本发明的实施方式，并结合说明书，用于解释本发明的原理。

在附图中：

20 图 1 为示出现有技术液晶显示面板结构的示意性透视图；

图 2 为示出根据本发明一实施方式的水平电场施加型薄膜晶体管基板结构的平面图；

图 3 为沿图 2 的 III-III'、IV-IV'、V-V' 线提取的薄膜晶体管基板截面图；

25 图 4 为示出根据本发明另一实施方式的水平电场施加型薄膜晶体管基板结构的平面图；

图 5A 和图 5B 分别为示出在制造根据本发明实施方式的水平电场施加型薄膜晶体管基板的方法中第一掩模工序的平面图和截面图；

图 6A 和图 6B 分别为示出在制造根据本发明实施方式的水平电场施加型薄膜晶体管基板的方法中第二掩模工序的平面图和截面图；

30 图 7A 到图 7F 为用于具体解释第二掩模工序的截面图；

图8A和图8B分别为示出在制造根据本发明实施方式的水平电场施加型薄膜晶体管基板的方法中第三掩模工序的平面图和截面图；以及

图9A到图9E为用于具体解释第三掩模工序的截面图。

5 具体实施方式

以下将详细说明本发明的实施方式，其实施例如附图所示。

以下，将参照图2到图9E详细描述本发明的实施方式。

图2为示出根据本发明一实施方式的水平电场施加型薄膜晶体管基板结构的平面图，图3为沿图2的III-III'、IV-IV'、V-V'线提取的薄膜晶体管基板截面图。

参照图2和图3，薄膜晶体管基板包括：设置在下基板150上彼此交叉而限定像素区的栅线102和数据线104，栅线102和数据线104之间具有栅绝缘膜152；连接到栅线102和数据线104的薄膜晶体管TFT；设置为在所述像素区形成水平电场的像素电极118和公共电极122；连接到公共电极122的公共线120；以及设置在像素电极118和漏极112之间的重叠部分的存储电容C_{st}。此外，薄膜晶体管基板包括连接到栅线102、数据线104和公共线120的焊盘124。

当数据线104提供来自数据驱动器（未示出）的视频信号时，栅线102提供来自栅驱动器（未示出）的扫描信号。栅线102和数据线104彼此交叉以限定像素区，栅线102和数据线104之间具有栅绝缘膜152。

栅线102形成在基板150上，并为至少具有双栅金属层构成的多层结构。例如，如图3所示，栅线102具有双层结构，其中包括第一栅金属层101和第二栅金属层103。数据线104形成在栅绝缘膜152上，并为至少具有包括透明导电层的双层的多层结构。例如，如图3所示，数据线104具有双层结构，其中包括源/漏金属图案111和透明导电图案113。在此，透明导电图案113设置为遮盖源/漏金属图案111，从而防止由于源/漏金属图案111暴露而引起的照度（illumination）问题。

薄膜晶体管TFT响应来自栅线102的扫描信号而可以使数据线104上的像素信号充入像素电极118并存储在其中。为此，薄膜晶体管TFT包括：包括在栅线102中的栅极；连接到数据线104的源极110；漏极112，与源极

110 相对设置并连接到像素电极 118 的漏极 112; 以及半导体图案 115, 与栅线 102 重叠以限定源极 110 和漏极 112 之间的沟道, 并且半导体图案 115 与栅线 102 之间具有栅绝缘膜 152。在此, 源极 110 和漏极 112 具有双层结构, 其中包括源/漏金属图案 111 和透明导电图案 113。半导体图案 115 包括在源极 110 和漏极 112 之间形成沟道的有源层 114 和形成在除了沟道部分以外的有源层 114 上与源极 110 和漏极 112 欧姆接触的欧姆接触层 116。

公共线 120 和公共电极 122 提供用于驱动液晶的基准电压, 即, 施加于各像素的公共电压。公共线 120 和公共电极 122 具有双层结构, 其中包括第一栅金属层 101 和第二栅金属层 103。

10 公共线 120 包括与栅线 102 平行设置在显示区的内公共线 120A, 和通常在非显示区与内公共线 120A 相连的外公共线 120B。

公共电极 122 设置在像素区内, 并连接到内公共线 120A。具体地说, 公共电极 122 包括水平部分 122A 和指状部分 122B, 所述水平部分 122A 与邻近栅线 102 的漏极 112 重叠, 所述指状部分 122B 从水平部分 122A 延伸入像素区, 并与内公共线 120A 相连。

像素电极 118 设置为从漏极 112 延伸出的透明导电图案 113 以与公共电极 122 一起形成水平电场。具体地说, 像素电极 118 包括水平部分 118B 和指状部分 118A, 所述水平部分 118B 与公共电极 122 的水平部分 122A 重叠, 其间具有栅绝缘膜 152; 所述指状部分 118A 从水平部分 118B 延伸出, 以具有与公共电极 122 的指状部分 122B 平行的指形。在此, 像素电极 118 的指状部分 118A 与部分内公共线 120A 重叠。像素电极 118 由透明导电图案 113 形成, 所以其可以改善孔径比。如果通过薄膜晶体管 TFT 将视频信号施加到像素电极 118, 则在像素电极 118 和提供有公共电压的公共电极 122 的指状部分 122B 之间形成水平电场。沿水平方向设置在薄膜晶体管阵列基板和滤色片阵列基板之间的液晶分子由于介电各向异性而通过该水平电场旋转。透射到像素区的光的透射比根据液晶分子的旋转程度而不同, 从而实现灰度级值。

此外, 公共电极 122 的指状部分 122B 和像素电极 118 可以形成如图 4 所示的 Z 字形。在该情况下, 公共电极 122 的指状部分 122B 上与数据线 104 相邻的边缘可以形成为与数据线 104 平行, 或者可以形成为 Z 字形。或者,

数据线 104 可以沿着相邻公共电极 122 的指状部分 122B 形成为 Z 字形。

存储电容 Cst 设置为公共电极 122 的水平部分 122A 与像素电极 118 的水平部分 118B 重叠，其间具有栅绝缘膜 152。在此，像素电极 118 的水平部分 118B 设置为从漏极 112 的透明导电图案 113 延伸出并尽可能宽的与公共电极 122 的水平部分 122A 重叠。因此，通过公共电极 122 和像素电极 118 之间较宽的重叠面积提高了存储电容 Cst 的电容值，使得存储电容 Cst 可以稳定地保持充入像素电极 118 中的视频信号，直至充入下一信号。

栅线 102、数据线 104 和公共线 120 通过连接到各自的焊盘 124 从驱动电路接收相应的驱动信号。焊盘 124 具有相同的结构。具体地说，焊盘 124 包括下焊盘电极 126 和经由贯穿栅绝缘膜 152 的第一接触孔 128 连接到下焊盘电极 126 的上焊盘电极 130。在此，下焊盘电极 126 具有双层结构，其中包括与栅线 102 和公共线 120 相似的第一和第二栅金属层 101 和 103，而上焊盘电极 130 具有透明导电图案 113。

因此，各栅线 102 和公共线 120 通过按照相同结构设置在基板 150 上的下焊盘电极 126 连接到相应的焊盘 124。另一方面，设置在栅绝缘膜 152 上的数据线 104 通过接触电极 160 连接到从相应的下焊盘电极 126 延伸出的数据链环 (data link) 135。这里，接触电极 160 延伸，使得数据线 104 的透明导电图案 113 与数据链环 135 重叠。接触电极 160 通过贯穿栅绝缘膜 152 的第二接触孔 148 连接到数据链环 135。接触电极 160 沿着数据链环 135 延伸，以与相应的上焊盘电极 130 构成一体。

保护膜 154 包括像素电极 118、上焊盘电极 130 和接触电极 160。保护膜 154 与包括在数据线 104、源极 110 和漏极 122 中的透明导电图案 113 相接。这是因为保护膜 154 以下述状态形成：保留在形成透明导电图案 113 时使用的光刻胶图案，然后通过掀离 (lift-off) 光刻胶图案而进行构图。

因此，通过下述三轮掩模工序形成根据本发明实施方式具有上述结构的水平电场施加型薄膜晶体管基板。

图 5A 和图 5B 分别为示出在制造根据本发明实施方式的水平电场施加型薄膜晶体管基板的方法中第一掩模工序的平面图和截面图。

第一掩模图案组通过第一掩模工序形成在下基板 150 上，所述第一掩模图案组包括栅线 102、下焊盘电极 126、数据链环 135、公共线 120 和公共电

极 122。该第一掩模图案组具有至少包括双层导电层的多层结构。但是，为了便于解释，这里将只描述具有第一和第二栅金属层 101 和 103 的双层结构。

具体地说，第一和第二栅金属层 101 和 103 通过诸如溅射等的沉积技术形成在下基板 150 上。各第一和第二栅金属层 101 和 103 由诸如钼、钛、铜、铝、铬、钼合金、铜合金或铝合金等金属材料形成。例如，第一和第二栅金属层 101 和 103 的层结构使用铝/铬、铝/钼、铝（钨）/铝、铝（钨）/铬、铜/钼、钼/铝、铜合金/钼、铜合金/铝、铜合金/钼合金、铜合金/铝合金、铝/钼合金、钼合金/铝、铝合金/钼合金、钼合金/铝合金或钼/铝合金等。或者，可以使用三层结构形成，例如钛/铝（钨）/钛或钼/钛/铝（钨）等。

10 然后，通过采用第一掩模的光刻和蚀刻工艺对第一和第二栅金属层 101 和 103 构图，从而提供第一掩模图案组，其包括均具有双层结构的栅线 102、下焊盘电极 126、数据链环 135、公共线 120 和公共电极 122。

图 6A 和图 6B 分别为示出在制造根据本发明实施方式的水平电场施加型薄膜晶体管基板的方法中第二掩模工序的平面图和截面图，图 7A 到图 7F 为用于具体解释第二掩模工序的截面图。

通过第二掩模工序在设置有第一掩模图案组的下基板 150 上形成具有第一和第二接触孔 124 和 128 的栅绝缘膜 152、半导体图案 115 和源/漏图案 111。这些是通过采用衍射曝光掩模或半色调掩模的单轮掩模工序形成的。以下将描述将半色调掩模用作第二掩模的情形。

20 参照图 7A，通过诸如 PECVD 等的沉积技术，在设置有第一掩模图案组的下基板 150 上顺序形成栅绝缘膜 152、非晶硅层 105、掺杂有 n^+ 或者 p^+ 杂质的非晶硅层 107 和源/漏金属层 109。在此，栅绝缘膜 152 由诸如氮化硅（ SiN_x ）或氧化硅（ SiO_x ）的无机绝缘材料形成。源/漏金属层 109 采用由诸如钼、钛、铜、铝钨、铝、铬、钼合金、铜合金或铝合金等形成的单层，或采用至少双层的层结构，例如铝/铬、铝/钼、铝（钨）/铝、铝（钨）/铬、钼/铝（钨）/钼、铜/钼、钛/铝（钨）/钛、钼/铝、钼/钛/铝（钨）、铜合金/钼、铜合金/铝、铜合金/钼合金、铜合金/铝合金、铝/钼合金、钼合金/铝、铝合金/钼合金、钼合金/铝合金、钼/铝合金、铜/钼合金或铜/钼（钛）等。

30 参照图 7B，具有阶梯覆层（step coverage）的第一光刻胶图案 168 通过采用半色调掩模的光刻法形成。半色调掩模由遮蔽部分、半色调透射部分和

全透射部分组成，所述遮蔽部分用于遮蔽紫外线，所述半色调透射部分用于采用移相材料部分透射紫外线，所述全透射部分用于全部透射紫外线。具有不同厚度的光刻胶图案 168A 和 168B 的第一光刻胶图案 168 通过采用半色调掩模的光刻法提供；并提供有孔部分。相对厚的光刻胶图案 168A 设置在与半色调掩模的遮蔽部分重叠的第一光刻胶的遮蔽区 P1 上；比光刻胶图案 168A 薄的光刻胶图案 168B 设置在与半色调透射部分重叠的半色调曝光部分 P2 上；孔部分设置在与全透射部分重叠的全曝光区 P3 上。

参照图 7C，通过采用第二光刻胶图案 168 作为掩模的蚀刻工艺，形成贯穿源/漏金属层 109 到栅绝缘膜 152 的第一和第二接触孔 128 和 148。第一接触孔 128 暴露下焊盘电极 126，而第二接触孔 148 暴露数据链环 135。

参照图 7D，通过采用氧 (O₂) 等离子体的灰化工序，使光刻胶图案 168A 的厚度变薄并除去光刻胶图案 168B。

参照图 7E，通过采用灰化的光刻胶图案 168A 作为掩模的蚀刻工序，对源/漏金属层 109、掺杂有杂质的非晶硅层 107 和非晶硅层 105 构图，从而提供具有有源层 114 和欧姆接触层 116 的半导体图案 115 以及重叠其上的源/漏金属图案 111。

参照图 7F，通过剥离工艺除去留在图 7E 中的源/漏金属图案 111 上的光刻胶图案 168A。

另外，采用第一光刻胶图案 168 作为掩模形成第一和第二接触孔 128 和 148 以及包括有源层 114 和欧姆接触层 116 的半导体图案 115 的工序可以用单一工序代替。

图 8A 和图 8B 分别为示出在制造根据本发明实施方式的水平电场施加型薄膜晶体管基板的方法中第三掩模工序的平面图和截面图，图 9A 到图 9E 为用于具体解释第三掩模工序的截面图。

通过第三掩模工序形成覆盖源/漏金属图案 111 的透明导电图案 113 以及与透明导电图案 113 相接的保护膜 154。从而，提供具有双层结构的数据线 104、源极 110 和漏极 112，在所述双层结构中包括有源/漏金属图案 111 和透明导电图案 113，同时，提供具有透明导电图案 113 单层结构的像素电极 118、上焊盘电极 130 和接触电极 160。

具体地说，如图 9A 所示，透明导电层 117 形成在设置有源/漏金属图案

111 的栅绝缘膜 152 上。透明导电层 117 由 ITO、TO、IZO 或 ITZO 等形成。

参照图 9B, 光刻胶图案 182 通过采用第三掩模的光刻法形成在透明导电层 117 上。

参照图 9C, 通过采用光刻胶图案 182 作为掩模的蚀刻工序, 即湿刻工艺
5 对透明导电层 117 构图, 从而提供覆盖源/漏金属图案 111 的透明导电图案 113。此时, 透明导电图案 113 在要提供薄膜晶体管沟道的部分打开。从而, 通过采用透明导电图案 113 作为掩模的蚀刻工艺, 即干刻工艺除去暴露的源/漏金属图案 111 和其下的欧姆接触层 116, 从而使有源层 114 具有暴露的结构。结果, 提供了具有双层结构的数据线 104、源极 110 和漏极 112。此外,
10 提供有从漏极 112 的透明导电图案 113 延伸出的像素电极 118 和从数据线 104 的透明导电图案 133 延伸出的接触电极 160, 同时, 提供有连接到下焊盘电极 126 的上焊盘电极 130。与光刻胶图案 182 相比, 透明导电图案 113 被过蚀刻。

参照图 9D, 覆盖光刻胶图案 182 的保护膜 154 完全形成。在这种情况下,
15 设置在不存在光刻胶图案 182 的基板上的保护膜 154 具有以光刻胶图案 182 边缘和透明导电图案 113 边缘的间隔距离相对于设置在光刻胶图案 182 上的保护膜 154 打开的结构。从而, 在接下来的剥离工序中, 有利于剥离剂渗入光刻胶图案 182 和透明导电图案 113 之间的部分, 由此提高剥离效率。保护膜 154 是由诸如栅绝缘膜 144 的无机绝缘材料形成。该保护膜 154 通过诸如
20 PECVD 或溅射等沉积技术形成。但是, 为了防止光刻胶图案 182 在高温下硬化, 优选通过溅射形成保护膜 154。或者, 保护膜 154 可以由诸如丙烯酸有机化合物、BCB 或 PFCB 等有机绝缘材料形成。

参照图 9E, 通过剥离工艺除去图 9D 中所示的光刻胶图案 182 和设置其上的保护膜 154, 从而对保护膜 154 构图。构图的保护膜 154 与透明导电图
25 案 113 相接。换句话说, 与透明导电图案 113 相接的保护膜 154 保留在除了提供有透明导电图案 113 以外的剩余区域中。

因此, 薄膜晶体管 TFT 的沟道长度 L 由透明导电图案 113 决定。此外, 根据透明导电图案 113 的厚度, 获得平滑是可能的, 所以可以避免形成定向膜后进行诸如摩擦等定向处理工序时的摩擦不利。

30 如上所述, 根据本发明, 在第二掩模工序中, 通过采用半色调 (或衍射

曝光)掩模,形成半导体图案和源/漏金属图案以及接触孔。

同时,根据本发明,在第三掩模工序中,通过掀离在形成透明导电图案时使用的刻蚀胶,形成透明导电图案并对保护膜构图。该透明导电图案和保护膜保护其下部的金属层,从而避免了照度问题。

5 结果,根据本发明,通过三轮掩模工序可以简化工艺,因此可以降低材料成本和设备投资成本等,并提高生产率。

此外,根据本发明,由透明导电图案形成像素电极,因此可以提高孔径比。

10 尽管通过如上附图所示的实施方式已解释本发明,然而本领域技术人员应当理解,本发明并不限于这些实施方式,在不偏离本发明的精神或范围内可作各种修改和变型。因此,仅通过所附的权利要求及其等同物确定本发明的范围。




图 1




图 2




图 3




图 4




图 5A




图 5B




图 6A




图 6B




图 7A




图 7B




图 7C




图 7D




图 7E




图 7F




图 8A




图 9A




图 9C




图 9E

专利名称(译)	液晶显示器件及其制造方法		
公开(公告)号	CN1794078A	公开(公告)日	2006-06-28
申请号	CN200510093772.5	申请日	2005-08-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG.飞利浦LCD株式会社		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	安炳喆 林周洙 朴丙镐		
发明人	安炳喆 林周洙 朴丙镐		
IPC分类号	G02F1/1368 H01L21/027		
CPC分类号	G02F1/1362 G02F1/134363 G02F2001/136295		
代理人(译)	徐金国		
优先权	1020040112584 2004-12-24 KR		
其他公开文献	CN100444013C		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种用于简化工艺的水平电场施加型薄膜晶体管基板及其制造方法。在根据本发明的液晶显示器件中包括，基板上的栅线；与栅线交叉以限定像素区的数据线，所述栅线和数据线之间具有栅绝缘膜；薄膜晶体管，包括栅极、源极、漏极和半导体层，以在源极和漏极之间限定沟道；基板上的公共线；像素区中的公共电极；以及像素电极，在像素区中与公共电极形成水平电场；其中，栅线、源极和漏极具有不透明导电图案和透明导电图案，像素电极通过延伸出漏极的透明导电图案形成，并且保护膜与透明导电图案相接并位于透明导电图案的剩余区域中。

