



(45) 授权公告日 2014. 12. 17

代理人 权鲜枝

权利要求书9页 说明书18页 附图17页

1. 一种 TFT 阵列基板,其特征在于,
在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,
在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,
在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,
上述像素电极由第 3 金属材料形成,
在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,
上述显示区域的周边的区域是周边区域,
在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,
在上述周边区域设有连接到上述驱动电路的支配线和连接至上述支配线的干配线,
在上述周边区域设有连接部分,上述干配线和上述支配线在上述连接部分电连接,
在上述连接部分,上述干配线和上述支配线由连接导体连接,
上述连接导体由上述第 3 金属材料形成,
在上述连接部分,设有经由上述连接导体露出上述支配线的支配线通路,
上述干配线由上述第 1 金属材料形成,
上述支配线由上述第 2 金属材料形成,
在上述连接部分的至少一个部位,上述支配线通路的全部在俯视时与上述干配线重合,
在上述周边区域设有多条上述支配线,
在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,
上述支配线延伸部与多条上述支配线电连接。
2. 一种 TFT 阵列基板,其特征在于,
在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,
在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,
在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,
上述像素电极由第 3 金属材料形成,
在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,
上述显示区域的周边的区域是周边区域,
在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件,
在上述周边区域设有连接到上述周边 TFT 元件的支配线和连接到上述支配线的干配线,
在上述周边区域设有连接部分,上述干配线和上述支配线在上述连接部分电连接,
在上述连接部分,上述干配线和上述支配线由连接导体连接,
上述连接导体由上述第 3 金属材料形成,
在上述连接部分,设有经由上述连接导体露出上述支配线的支配线通路,
上述干配线由上述第 1 金属材料形成,
上述支配线由上述第 2 金属材料形成,
在上述连接部分的至少一个部位,上述支配线通路的全部在俯视时与上述干配线重

合，

在上述周边区域设有多个上述支配线，

在上述支配线中，在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部，

上述支配线延伸部与多条上述支配线电连接。

3. 根据权利要求 1 或 2 所述的 TFT 阵列基板，其特征在于，

在上述周边区域设有多个上述干配线，

上述干配线中除了最靠近上述绝缘基板的基板端边的干配线以外的干配线的配线宽度是相同的。

4. 根据权利要求 3 所述的 TFT 阵列基板，其特征在于，上述干配线中最靠近上述绝缘基板的基板端边的干配线的配线宽度比除了最靠近上述绝缘基板的基板端边的干配线以外的干配线的配线宽度大。

5. 根据权利要求 3 所述的 TFT 阵列基板，其特征在于，上述干配线中最靠近上述绝缘基板的基板端边的干配线是低电位侧电源配线。

6. 根据权利要求 3 所述的 TFT 阵列基板，其特征在于，在上述干配线中最靠近上述绝缘基板的基板端边的干配线中设有欠缺部。

7. 根据权利要求 1 或 2 所述的 TFT 阵列基板，其特征在于，在上述周边区域设有多个上述干配线，

上述干配线的配线宽度是相同的。

8. 根据权利要求 1、2、4～6 中的任一项所述的 TFT 阵列基板，其特征在于，上述连接导体在上述连接部分在俯视时仅设于干配线的上层区域。

9. 根据权利要求 3 所述的 TFT 阵列基板，其特征在于，上述连接导体在上述连接部分在俯视时仅设于干配线的上层区域。

10. 根据权利要求 7 所述的 TFT 阵列基板，其特征在于，上述连接导体在上述连接部分在俯视时仅设于干配线的上层区域。

11. 根据权利要求 1、2、4～6、9、10 中的任一项所述的 TFT 阵列基板，其特征在于，

在上述连接部分，设有经由上述连接导体露出上述干配线的干配线通路，

在上述支配线通路中，上述支配线和上述连接导体电连接，

在上述干配线通路中，上述干配线和上述连接导体电连接。

12. 根据权利要求 3 所述的 TFT 阵列基板，其特征在于，

在上述连接部分，设有经由上述连接导体露出上述干配线的干配线通路，

在上述支配线通路中，上述支配线和上述连接导体电连接，

在上述干配线通路中，上述干配线和上述连接导体电连接。

13. 根据权利要求 7 所述的 TFT 阵列基板，其特征在于，

在上述连接部分，设有经由上述连接导体露出上述干配线的干配线通路，

在上述支配线通路中，上述支配线和上述连接导体电连接，

在上述干配线通路中，上述干配线和上述连接导体电连接。

14. 根据权利要求 8 所述的 TFT 阵列基板，其特征在于，

在上述连接部分，设有经由上述连接导体露出上述干配线的干配线通路，

在上述支配线通路中,上述支配线和上述连接导体电连接,

在上述干配线通路中,上述干配线和上述连接导体电连接。

15. 根据权利要求 1、2、4 ~ 6、9、10、12 ~ 14 中的任一项所述的 TFT 阵列基板,其特征在于,

在上述支配线通路中,干配线与上述支配线一起经由上述连接导体露出,

在上述支配线通路中,上述干配线和上述支配线通过上述连接导体电连接。

16. 根据权利要求 3 所述的 TFT 阵列基板,其特征在于,

在上述支配线通路中,干配线与上述支配线一起经由上述连接导体露出,

在上述支配线通路中,上述干配线和上述支配线通过上述连接导体电连接。

17. 根据权利要求 7 所述的 TFT 阵列基板,其特征在于,

在上述支配线通路中,干配线与上述支配线一起经由上述连接导体露出,

在上述支配线通路中,上述干配线和上述支配线通过上述连接导体电连接。

18. 根据权利要求 8 所述的 TFT 阵列基板,其特征在于,

在上述支配线通路中,干配线与上述支配线一起经由上述连接导体露出,

在上述支配线通路中,上述干配线和上述支配线通过上述连接导体电连接。

19. 根据权利要求 11 所述的 TFT 阵列基板,其特征在于,

在上述支配线通路中,干配线与上述支配线一起经由上述连接导体露出,

在上述支配线通路中,上述干配线和上述支配线通过上述连接导体电连接。

20. 根据权利要求 1、2、4 ~ 6、9、10、12 ~ 14、16 ~ 19 中的任一项所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述干配线和上述支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

21. 根据权利要求 3 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述干配线和上述支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

22. 根据权利要求 7 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述干配线和上述支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

23. 根据权利要求 8 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述干配线和上述支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

24. 根据权利要求 11 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述干配线和上述支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

25. 根据权利要求 15 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述干配线和上述支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

26. 根据权利要求 1、2、4 ~ 6、9、10、12 ~ 14、16 ~ 19、21 ~ 25 中的任一项所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有上述干配线和上述支配线不电连接地交叉的交叉部分,

在上述交叉部分,在上述干配线和上述支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

27. 根据权利要求 3 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有上述干配线和上述支配线不电连接地交叉的交叉部分,

在上述交叉部分,在上述干配线和上述支配线中的至少一方配线中设有配线的宽度

缩窄的窄幅部。

28. 根据权利要求 7 所述的 TFT 阵列基板,其特征在于,
在上述周边区域设有上述干配线和上述分支配线不电连接地交叉的交叉部分,
在上述交叉部分,在上述干配线和上述分支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

29. 根据权利要求 8 所述的 TFT 阵列基板,其特征在于,
在上述周边区域设有上述干配线和上述分支配线不电连接地交叉的交叉部分,
在上述交叉部分,在上述干配线和上述分支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

30. 根据权利要求 11 所述的 TFT 阵列基板,其特征在于,
在上述周边区域设有上述干配线和上述分支配线不电连接地交叉的交叉部分,
在上述交叉部分,在上述干配线和上述分支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

31. 根据权利要求 15 所述的 TFT 阵列基板,其特征在于,
在上述周边区域设有上述干配线和上述分支配线不电连接地交叉的交叉部分,
在上述交叉部分,在上述干配线和上述分支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

32. 根据权利要求 20 所述的 TFT 阵列基板,其特征在于,
在上述周边区域设有上述干配线和上述分支配线不电连接地交叉的交叉部分,
在上述交叉部分,在上述干配线和上述分支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

33. 一种 TFT 阵列基板,其特征在于,
在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,
在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,
在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,
上述像素电极由第 3 金属材料形成,
在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,
上述显示区域的周边的区域是周边区域,
在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,
在上述周边区域设有连接到上述驱动电路的分支配线和连接到上述分支配线的干配线,

上述分支配线由上述第 1 金属材料 and 上述第 2 金属材料中的任一方形成,
上述干配线由上述第 1 金属材料 and 上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成,

在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,
在上述连接部分,上述干配线和上述分支配线由连接导体连接,
上述连接导体由上述第 3 金属材料形成,

在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,
在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干

配线重合，

在上述周边区域设有多条上述分支配线，

在上述分支配线中，在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部，

上述分支配线延伸部与多条上述分支配线电连接，由此，在上层区域设有上述分支配线延伸部的该干配线中设置的上述连接部分的个数比设有多条的上述分支配线的条数少。

34. 一种 TFT 阵列基板，其特征在于，

在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状，

在上述绝缘基板上，连接到上述 TFT 元件的栅极总线由第 1 金属材料形成，

在上述绝缘基板上，连接到上述 TFT 元件的源极总线由第 2 金属材料形成，

上述像素电极由第 3 金属材料形成，

在上述绝缘基板中，矩阵状地配置有上述像素电极的区域是显示区域，

上述显示区域的周边的区域是周边区域，

在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件，

在上述周边区域设有连接到上述周边 TFT 元件的分支配线和连接到上述分支配线的干配线，

上述分支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成，

上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成，

在上述周边区域设有连接部分，上述干配线和上述分支配线在上述连接部分电连接，

在上述连接部分，上述干配线和上述分支配线由连接导体连接，

上述连接导体由上述第 3 金属材料形成，

在上述连接部分，设有经由上述连接导体露出上述分支配线的分支配线通路，

在至少一个部位的上述连接部分，上述分支配线通路的至少一部分在俯视时与上述干配线重合，

在上述周边区域设有多条上述分支配线，

在上述分支配线中，在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部，

上述分支配线延伸部与多条上述分支配线电连接，由此，在上层区域设有上述分支配线延伸部的该干配线中设置的上述连接部分的个数比设有多条的上述分支配线的条数少。

35. 根据权利要求 1、2、4～6、9、10、12～14、16～19、21～25、27～32 中的任一项所述的 TFT 阵列基板，其特征在于，

在上述周边区域设有多条上述分支配线，

在上述分支配线中，在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部，

上述分支配线延伸部与多条上述分支配线电连接，由此，在上层区域设有上述分支配线延伸部的该干配线中设置的上述连接部分的个数比设有多条的上述分支配线的条数少。

36. 根据权利要求 3 所述的 TFT 阵列基板，其特征在于，

在上述周边区域设有多条上述分支配线，

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述支配线的条数少。

37. 根据权利要求 7 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述支配线的条数少。

38. 根据权利要求 8 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述支配线的条数少。

39. 根据权利要求 11 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述支配线的条数少。

40. 根据权利要求 15 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述支配线的条数少。

41. 根据权利要求 20 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述支配线的条数少。

42. 根据权利要求 26 所述的 TFT 阵列基板,其特征在于,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,由此,在上层区域设有上述支配

线延伸部的该干配线中设置的上述连接部分的个数比设有多条的上述支配线的条数少。

43. 一种 TFT 阵列基板,其特征在于,

在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,

在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,

在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,

上述像素电极由第 3 金属材料形成,

在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,

上述显示区域的周边的区域是周边区域,

在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,

在上述周边区域设有连接到上述驱动电路的支配线和连接到上述支配线的干配线,

上述支配线由上述第 1 金属材料 and 上述第 2 金属材料中的任一方形成,

上述干配线由上述第 1 金属材料 and 上述第 2 金属材料中的与上述支配线不同的一方金属材料形成,

在上述周边区域设有连接部分,上述干配线和上述支配线在上述连接部分电连接,

在上述连接部分,上述干配线和上述支配线由连接导体连接,

上述连接导体由上述第 3 金属材料形成,

在上述连接部分,设有经由上述连接导体露出上述支配线的支配线通路,

在至少一个部位的上述连接部分,上述支配线通路的至少一部分在俯视时与上述干配线重合,

在上述周边区域设有多个上述支配线,

在上述支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的支配线延伸部,

上述支配线延伸部与多条上述支配线电连接,

在上述连接导体中,在上层区域设有上述支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

44. 一种 TFT 阵列基板,其特征在于,

在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,

在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,

在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,

上述像素电极由第 3 金属材料形成,

在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,

上述显示区域的周边的区域是周边区域,

在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件,

在上述周边区域设有连接到上述周边 TFT 元件的支配线和连接到上述支配线的干配线,

上述支配线由上述第 1 金属材料 and 上述第 2 金属材料中的任一方形成,

上述干配线由上述第 1 金属材料 and 上述第 2 金属材料中的与上述支配线不同的一方金属材料形成,

在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,
在上述连接部分,上述干配线和上述分支配线由连接导体连接,
上述连接导体由上述第 3 金属材料形成,
在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,
在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合,

在上述周边区域设有多条上述分支配线,
在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,

上述分支配线延伸部与多条上述分支配线电连接,
在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

45. 根据权利要求 33 或 34 所述的 TFT 阵列基板,其特征在于,
在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

46. 根据权利要求 1 所述的 TFT 阵列基板,其特征在于,
在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

47. 根据权利要求 35 所述的 TFT 阵列基板,其特征在于,
在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

48. 根据权利要求 36 ~ 42 中的任一项所述的 TFT 阵列基板,其特征在于,
在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

49. 根据权利要求 1 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述驱动电路的至少一部分。

50. 根据权利要求 49 所述的 TFT 阵列基板,其特征在于,
在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述驱动电路的一部分,

在上述驱动电路的一部分与上述驱动电路的其它部分之间配置有干配线,并且该干配线是时钟配线。

51. 根据权利要求 2 所述的 TFT 阵列基板,其特征在于,在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述周边 TFT 元件的至少一部分。

52. 根据权利要求 51 所述的 TFT 阵列基板,其特征在于,
在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述周边 TFT 元件的一部分,

在上述周边 TFT 元件的一部分与上述周边 TFT 元件的其它部分之间配置有干配线,并且该干配线是时钟配线。

53. 一种液晶显示面板,其特征在于,

上述液晶显示面板是使权利要求 1 ~ 52 中的任一项所述的 TFT 阵列基板和相对基板隔着密封件贴合而成的，

上述密封件设于上述周边区域。

54. 根据权利要求 53 所述的液晶显示面板，其特征在于，上述连接部分设于上述密封件的下层区域。

55. 根据权利要求 53 或 54 所述的液晶显示面板，其特征在于，上述密封件利用 UV 光固化。

TFT 阵列基板和液晶显示面板

技术领域

[0001] 本发明涉及在绝缘基板上设有 TFT 元件的 TFT 阵列基板、和使用了该 TFT 阵列基板的液晶显示面板。

背景技术

[0002] 以往,在液晶显示面板等显示装置、传感装置等中广泛使用 TFT 阵列基板,该 TFT 阵列基板在绝缘基板上形成有 TFT(Thin Film Transistor:薄膜晶体管)元件。并且,TFT 元件在其各个电极上连接着配线。

[0003] 具体地,在 TFT 元件的栅极电极上连接着作为配线的栅极总线,在源极电极上连接着作为配线的源极总线。

[0004] 另外,在 TFT 阵列基板被使用于液晶显示面板的情况下,在漏极电极上连接着像素电极。

[0005] 在 TFT 元件配置成矩阵状的情况下,栅极总线和源极总线沿彼此正交的方向设置在绝缘基板上。在该情况下,栅极总线和源极总线以在它们正交的部分彼此不电连接的方式隔着绝缘层设于绝缘基板上的不同层。

[0006] (TFT 阵列基板的概略构成)

[0007] 接着,对 TFT 阵列基板的概略构成进行说明。

[0008] 图 12 是示出 TFT 阵列基板 20 的概略构成的平面图。

[0009] 如图 12 所示,在 TFT 阵列基板 20 的俯视时的中央部分设有显示区域 22。在显示区域,TFT 元件和连接到 TFT 元件的像素电极配置成矩阵状。

[0010] 该显示区域 22 的周围的区域,并且是 TFT 阵列基板 20 的基板端边 26 附近区域,为周边区域 24。在周边区域 24 设有驱动电路 60 等。

[0011] 作为驱动电路 60 的具体例,有栅极驱动电路。图 12 例示了该驱动电路 60 设于位于显示区域 22 的左右方向(图 12 所示的箭头 X 方向)的周边区域 24 的构成。

[0012] 在该构成中,驱动电路 60 通过栅极总线 42 等与显示区域 22 的 TFT 元件(未图示)等连接。

[0013] 另外,在图 12 所示的 TFT 阵列基板 20 中,在位于显示区域 22 的上下方向(图 12 所示的 Y 方向)的周边区域 24 的一方设有驱动器 62。该驱动器 62 和驱动电路 60 由时钟配线等栅极驱动电路用信号配线 46 连接。另外,驱动器 62 通过源极总线 44 等与显示区域 22 的 TFT 元件(未图示)等连接。

[0014] 另外,该 TFT 阵列基板 20 和相对基板(未图示)隔着密封件 90 贴合,由此构成液晶显示面板 10。该密封件 90 沿着 TFT 阵列基板 20 的基板端边 26 在其内侧设置成边框形状。

[0015] (周边区域)

[0016] 接着,基于图 13 具体地说明周边区域 24。

[0017] 图 13 是示出周边区域 24 的概略构成的平面图。

[0018] 如图 13 所示,在周边区域 24,除了驱动电路 60 以外还设有与驱动器 62 连接的各种配线。该配线设于驱动电路 60 与绝缘基板 16 的基板端边 26 之间。图 13 中例示了设有作为配线的低电位侧电源配线 70、时钟配线 72 以及分支配线 74 的 TFT 阵列基板 20。在配线中,低电位侧电源配线 70 和时钟配线 72 沿纵向(Y 方向)延伸,分支配线 74 沿横向(X 方向)延伸。并且,低电位侧电源配线 70 及时钟配线 72 与驱动电路 60 由分支配线 74 电连接。

[0019] (金属材料等)

[0020] 接着,对形成配线的金属材料等进行说明。

[0021] 作为沿 Y 方向延伸的配线的低电位侧电源配线 70 及时钟配线 72、与作为沿 X 方向延伸的配线的分支配线 74 设于绝缘基板上的不同的层。并且,各配线由不同的金属材料形成。

[0022] 图 14 是示出 TFT 阵列基板 20 的概略构成的截面图。

[0023] 如图 14 所示,在绝缘基板 16 上一般依次地层叠着形成上述栅极总线 42 的第 1 金属材料 M1、形成栅极绝缘膜 50 的第 1 绝缘材料 I1、形成上述源极总线 44 的第 2 金属材料 M2、形成层间绝缘膜 52 的第 2 绝缘材料 I2、形成像素电极 48 的第 3 金属材料 M3。

[0024] 并且,低电位侧电源配线 70 和时钟配线 72 由第 1 金属材料 M1 形成,分支配线 74 由第 2 金属材料 M2 形成。

[0025] 由此,如图 13 的交叉部分 82 所示,沿 X 方向延伸的配线和沿 Y 方向延伸的配线容易不电连接地交叉。

[0026] 另一方面,如图 13 的连接部分 80 所示,为了电连接沿 X 方向延伸的配线和沿 Y 方向延伸的配线,需要设置接触孔。

[0027] (专利文献 1)

[0028] 以往,作为该接触孔的构成,有例如专利文献 1 记载的构成。

[0029] 图 15 是示出专利文献 1 记载的非晶硅薄膜晶体管液晶显示面板的图。

[0030] 如图 15 所示,主配线 150 和栅极电极 160 通过设于连接部分 80 的接触孔 100 电连接。

[0031] 现有技术文献

[0032] 专利文献

[0033] 专利文献 1:日本公表专利公报“特表 2005-527856 号公报(公表日:2005 年 9 月 15 日)”

[0034] 专利文献 2:美国专利第 7379148B2 号说明书(2008 年 5 月 27 日)

[0035] 专利文献 3:日本公开专利公报“特开 2006-259691 号公报(公开日:2006 年 9 月 28 日)”

[0036] 专利文献 4:日本公开专利公报“特开平 9-179116 号公报(公开日:1997 年 7 月 11 日)”

[0037] 专利文献 5:日本公开专利公报“特开 2006-39524 号公报(公开日:2006 年 2 月 9 日)”

发明内容

[0038] 发明要解决的问题

[0039] 但是,在上述现有的接触孔 100 的构成中,具有液晶显示面板 10 的显示质量降低的问题。下面进行说明。

[0040] 图 16 是示出现有的连接部分 80 的概略构成的图。另外,图 17 是图 16 的 C-C 线截面图。

[0041] 如图 16 所示,现有的接触孔 100 在俯视时从时钟配线 72 突出。即,在现有的接触孔 100 中具有突出部 104。

[0042] 如图 17 所示,该接触孔 100 连接时钟配线 72 和分支配线 74。

[0043] 该时钟配线 72 由栅极总线 42 层的第 1 金属材料 M1 形成。另外,分支配线 74 由源极总线 44 层的第 2 金属材料 M2 形成。因此,时钟配线 72 和分支配线 74 设于绝缘基板 16 上的不同层。

[0044] 因此,设于接触孔 100 中的连接导体 102 连接时钟配线 72 和分支配线 74。在此,时钟配线 72 和分支配线 74 在俯视时不重合。因此,连接导体 102 设置成在俯视时能在时钟配线 72 与分支配线 74 之间连接。

[0045] (通路)

[0046] 具体地,在连接导体 102 和时钟配线 72 在俯视时重合的部分,连接导体 102 和时钟配线 72 通过干配线通路 110 电连接。另外,连接导体 102 和分支配线 74 在连接导体 102 和分支配线 74 在俯视时重合的部分通过分支配线通路 112 电连接。

[0047] 即,在该接触孔 100 中,时钟配线 72 和分支配线 74 通过 2 个通路连接。

[0048] 在此,连接导体 102 由第 3 金属材料 M3 形成。该第 3 金属材料 M3 是形成像素电极的材料。

[0049] 因此,在干配线通路 110 的附近,在时钟配线 72 与连接导体 102 之间夹着栅极绝缘膜 50 和层间绝缘膜 52。因此,干配线通路 110 通过贯穿栅极绝缘膜 50 和层间绝缘膜 52 而连接时钟配线 72 和连接导体 102。

[0050] 同样,在分支配线通路 112 的附近,在分支配线 74 与连接导体 102 之间夹着层间绝缘膜 52。因此,分支配线通路 112 通过贯穿层间绝缘膜 52 而连接分支配线 74 和连接导体 102。

[0051] (突出部)

[0052] 并且,干配线通路 110 和分支配线通路 112 由连接导体 102 连接。

[0053] 在现有的 TFT 阵列基板 20 中,时钟配线 72 和分支配线 74 在俯视时不重合。即,分支配线 74 的延伸在时钟配线 72 跟前停止。因此,在连接导体 102 上设有突出部 104。该突出部 104 是在连接导体 102 中在俯视时从时钟配线 72 突出的部分。

[0054] 并且,通过设置该突出部 104,干配线通路 110 和分支配线通路 112 被连接。

[0055] (密封件)

[0056] 接着,对用于使 TFT 阵列基板 20 和相对基板贴合的密封件 90 进行说明。

[0057] 如图 12 所示,该密封件 90 沿着基板端边 26 设置于 TFT 阵列基板 20 的周边区域 24。并且,如图 16 所示,密封件 90 覆盖低电位侧电源配线 70、时钟配线 72、以及驱动电路 60 的一部分。即,密封件 90 设置成在俯视时与沿 X 方向延伸的配线、沿 Y 方向延伸的配线重合。

[0058] 这是为了使密封件 90 充分发挥贴合 TFT 阵列基板 20 和相对基板 18 的功能,并且减小边框的面积。

[0059] 并且,因为密封件 90 如上所述被配置,所以接触孔 100 位于密封件 90 之下。

[0060] (单元厚度)

[0061] 在此,在现有的液晶显示面板 10 中,在设有密封件 90 的附近,单元厚度容易变得不均匀。

[0062] 该单元厚度的不均匀是由接触孔 100 中的高度差、以及设于密封件 90 之下的配线的宽度和密度等的不均匀等所引起的。

[0063] 特别是在连接导体 102 上设有突出部的现有的液晶显示面板 10 中,容易产生单元厚度的不均匀。

[0064] (密封件厚度)

[0065] 该单元厚度的不均匀是由于在沿 Y 方向延伸的方向观看的情况下具有设置接触孔 100 的区域和未设置接触孔 100 的区域所引起的。即,起因于密封件 90 的厚度在这 2 个区域变得不均匀。这除了要设置干配线通路 110 和分支配线通路 112 中的 2 个凹部以外,在接触孔 100 周边的 Y 方向容易形成凹部。并且,该接触孔 100 周边的 Y 方向的凹部容易导致单元厚度的不均匀。

[0066] 如上所述,在现有的液晶显示面板 10 中,由于接触孔 100 周边 区域的图案的配置状况、配线密度的不均匀,容易产生单元厚度的不均匀。

[0067] (显示质量)

[0068] 并且,单元厚度的不均匀容易产生显示质量的下降。

[0069] 另外,在设有突出部的现有的液晶显示面板 10 中,在周边区域设有光固化性树脂等的情况下,该突出部成为妨碍,对上述树脂均匀地照射光变得困难。该情况使树脂不能充分固化,引起密封材料向液晶层渗出,容易导致显示质量的下降。

[0070] (驱动电路的输出特性)

[0071] 而且,在近年来的显示面板的外形尺寸缩小化的流行之中,在缩小 TFT 阵列基板 20 的周边区域 24 的面积的情况下,考虑到减小低电位侧电源配线 70、时钟配线 72 等配线间的距离。此时,设有这样的突出部的结构成为障碍。即,当缩小相邻配线间的距离时,若缩小突出部在相邻配线上的配置、距离,则配线负载增加,驱动电路的输出特性变得下降。

[0072] 本发明是为了解决上述问题而完成的,其目的在于提供能抑制由单元厚度的不均匀引起的显示质量下降的 TFT 阵列基板和液晶显示面板。

[0073] 用于解决问题的方案

[0074] 为了解决上述问题,本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,在上述周边区域设有连接到上述驱动电路的支配线和连接到上述支配线的干配线,上述支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支

配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合。

[0075] 另外,为了解决上述问题,本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件,在上述周边区域设有连接到上述周边 TFT 元件的分支配线和连接到上述分支配线的干配线,上述分支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合。

[0076] 根据上述的构成,在连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合。因此,在连接导体中难以形成上述突出部,干配线的延伸方向上的配线层厚度的不均匀被抑制。

[0077] 因此,在上述周边区域设有密封件的情况等下,单元厚度变得不均匀容易被抑制。因此,在上述构成的 TFT 阵列基板中,显示质量下降的抑制变得容易。

[0078] 另外,本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,在上述周边区域设有连接到上述驱动电路的分支配线和连接到上述分支配线的干配线,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,上述干配线由上述第 1 金属材料形成,上述分支配线由上述第 2 金属材料形成,在上述连接部分的至少一个部位,上述分支配线通路的全部在俯视时与上述干配线重合,在上述周边区域设有多个上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多条上述分支配线电连接。

[0079] 本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属

材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件,在上述周边区域设有连接到上述周边 TFT 元件的分支配线和连接到上述分支配线的干配线,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,上述干配线由上述第 1 金属材料形成,上述分支配线由上述第 2 金属材料形成,在上述连接部分的至少一个部位,上述分支配线通路的全部在俯视时与上述干配线重合,在上述周边区域设有多个上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多条上述分支配线电连接。

[0080] 本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,在上述周边区域设有连接到上述驱动电路的分支配线和连接到上述分支配线的干配线,上述分支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合,在上述周边区域设有多个上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多条上述分支配线电连接,由此,在上层区域设有上述分支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述分支配线的条数少。

[0081] 本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件,在上述周边区域设有连接到上述周边 TFT 元件的分支配线和连接到上述分支配线的干配线,上述分支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配

线的分支配线通路,在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合,在上述周边区域设有多条上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多条上述分支配线电连接,由此,在上层区域设有上述分支配线延伸部的该干配线中设置的上述连接部分的个数比设有多条的上述分支配线的条数少。

[0082] 本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的驱动电路,在上述周边区域设有连接到上述驱动电路的分支配线和连接到上述分支配线的干配线,上述分支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合,在上述周边区域设有多条上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多条上述分支配线电连接,在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

[0083] 本发明的 TFT 阵列基板的特征在于,在绝缘基板上 TFT 元件和连接到该 TFT 元件的像素电极设置成矩阵状,在上述绝缘基板上,连接到上述 TFT 元件的栅极总线由第 1 金属材料形成,在上述绝缘基板上,连接到上述 TFT 元件的源极总线由第 2 金属材料形成,上述像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的周边 TFT 元件,在上述周边区域设有连接到上述周边 TFT 元件的分支配线和连接到上述分支配线的干配线,上述分支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述分支配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述分支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述分支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述分支配线的分支配线通路,在至少一个部位的上述连接部分,上述分支配线通路的至少一部分在俯视时与上述干配线重合,在上述周边区域设有多条上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多条上述分支配线电连接,在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

[0084] 发明效果

[0085] 本发明的 TFT 阵列基板如上所述,在绝缘基板上连接到 TFT 元件的栅极总线由第 1

金属材料形成,在上述绝缘基板上连接到上述 TFT 元件的源极总线由第 2 金属材料形成,像素电极由第 3 金属材料形成,在上述绝缘基板中,矩阵状地配置有上述像素电极的区域是显示区域,上述显示区域的周边的区域是周边区域,在上述周边区域设有用于驱动上述 TFT 元件的驱动电路 / 周边 TFT 元件,在上述周边区域设有连接到上述驱动电路 / 周边 TFT 元件的支配线和连接到上述支配线的干配线,上述支配线由上述第 1 金属材料和上述第 2 金属材料中的任一方形成,上述干配线由上述第 1 金属材料和上述第 2 金属材料中的与上述支配线不同的一方金属材料形成,在上述周边区域设有连接部分,上述干配线和上述支配线在上述连接部分电连接,在上述连接部分,上述干配线和上述支配线由连接导体连接,上述连接导体由上述第 3 金属材料形成,在上述连接部分,设有经由上述连接导体露出上述支配线的支配线通路,在至少 1 个部位的上述连接部分,上述支配线通路的至少一部分在俯视时与上述干配线重合。

[0086] 因此,能抑制由单元厚度的不均匀引起的显示质量的降低。

附图说明

- [0087] 图 1 示出本发明的实施方式,是示出 TFT 阵列基板的概略构成的图。
[0088] 图 2 是相当于图 1 的 A-A 线截面的图。
[0089] 图 3 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0090] 图 4 是相当于图 3 的 B-B 线截面的图。
[0091] 图 5 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0092] 图 6 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0093] 图 7 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0094] 图 8 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0095] 图 9 示出本发明的其它实施方式,示出 TFT 阵列基板的概略构成的图。
[0096] 图 10 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0097] 图 11 示出本发明的其它实施方式,是示出 TFT 阵列基板的概略构成的图。
[0098] 图 12 是示出 TFT 阵列基板的概略构成的平面图。
[0099] 图 13 是示出 TFT 阵列基板的周边区域的概略构成的平面图。
[0100] 图 14 是示出 TFT 阵列基板的概略构成的截面图。
[0101] 图 15 是示出专利文献 1 记载的非晶硅薄膜晶体管液晶显示面板的图。
[0102] 图 16 示出现有技术,是示出连接部分的概略构成的图。
[0103] 图 17 是图 16 的 C-C 线截面图。

具体实施方式

- [0104] 下面,详细地对本发明的实施方式进行说明。
[0105] [实施方式 1]
[0106] 当基于图 1 和图 2 对本发明的一实施方式进行说明时则如下所述。
[0107] 图 1 是示出本实施方式的 TFT 阵列基板 20 的概略构成的图。
[0108] 本实施方式的 TFT 阵列基板 20 具有与之前基于图 16 说明的 TFT 阵列基板 20 大致同样的概略构成。

[0109] 即,在 TFT 阵列基板 20 的周边区域 24 设有各种配线(配线层)和驱动电路等。

[0110] 具体地,作为各种配线,沿着 TFT 阵列基板 20 的 Y 方向设有作为干配线的低电位侧电源配线 70(扫描线驱动电路用信号配线)和作为干配线的时钟配线 72(扫描线驱动电路用信号配线)。详细地,从基板端边 26 向显示区域 22 的方向设有 1 条低电位侧电源配线 70,接着设置 3 条时钟配线 72。

[0111] 另外,各种配线的再往显示区域 22 侧设有栅极驱动电路等驱动电路 60。

[0112] 在此,所谓显示区域 22 是 TFT 元件(未图示)和连接到该 TFT 元件的像素电极(未图示)配置成矩阵状的区域。

[0113] 并且,设有用于连接各种配线和驱动电路 60 的支配线 74。该支配线 74 沿着 X 方向设置。

[0114] 在该支配线 74 与低电位侧电源配线 70 以及时钟配线 72 的连接部分 80 设有接触孔 100。

[0115] 在本实施方式的 TFT 阵列基板 20 中,在连接导体 102 上未设置之前说明的突出部 104。下面,以时钟配线 72 和支配线 74 的连接部分 80 为例进行说明。

[0116] 在上述连接部分 80,时钟配线 72 和支配线 74 由接触孔 100 电连接。

[0117] 基于图 2 更具体地进行说明。图 2 是图 1 的 A-A 线截面图。

[0118] 如图 2 所示,在接触孔 100 中设有干配线通路 110 和支配线通路 112 这 2 个通路。在干配线通路 110 中,连接导体 102 和时钟配线 72 被连接。换言之,在上述干配线通路 110 中,经由上述连接导体 102,作为干配线的时钟配线 72 露出。

[0119] 另外,在支配线通路 112 中,连接导体 102 和支配线 74 被连接。换言之,在上述支配线通路 112 中,经由上述连接导体 102,支配线 74 露出。

[0120] 在此,时钟配线 72 由形成栅极总线 42 的第 1 金属材料 M1 形成。另外,支配线 74 由形成源极总线 44 的第 2 金属材料 M2 形成。另外,连接导体 102 由形成像素电极 48 的第 3 金属材料 M3 形成。

[0121] 并且,各金属材料在由玻璃形成的绝缘基板 16 上按照第 1 金属材料 M1、第 2 金属材料 M2、第 3 金属材料 M3 的顺序进行层叠。在第 1 金属材料 M1 与第 2 金属材料 M2 之间设有由第 1 绝缘材料 I1 形成的栅极绝缘膜 50。另外,在第 2 金属材料 M2 与第 3 金属材料 M3 之间设有由第 2 绝缘材料 I2 形成的层间绝缘膜 52。此外,上述第 1 金属材料 M1 和上述第 2 金属材料 M2 没有特别限定,能使用例如铝、钼、钽等。另外,上述第 3 金属材料 M3 能使用例如 ITO(Indium Tin Oxide:铟锡氧化物)等。

[0122] 通过以上的构成,在干配线通路 110 中,连接导体 102 贯穿栅极绝缘膜 50 和层间绝缘膜 52,与时钟配线 72 连接。

[0123] 另外,在支配线通路 112 中,连接导体 102 贯穿层间绝缘膜 52,与支配线 74 连接。

[0124] 并且,在本实施方式的 TFT 阵列基板 20 中,在连接部分 80,时钟配线 72 和支配线 74 在俯视时重合。

[0125] 因此,连接导体 102 在其下层没有时钟配线 72 和支配线 74 中的任一配线均未设置的部分。换言之,在连接导体 102 的下层设有时钟配线 72 和支配线 74 中的任一方。此外,所谓下层表示连接导体 102 与绝缘基板 16 之间的层。

[0126] 如上所述,连接导体 102 没有突出部,该突出部是连接导体 102 与由该连接导体 102 连接的任一配线在俯视时均不重合的部分。换言之,连接导体 102 在连接部分 80 仅设于由该连接导体 102 连接的配线的上层区域。

[0127] 具体地,在本实施方式中例示的 TFT 阵列基板 20 中,连接导体 102 在俯视时与时钟配线 72 重合。并且,连接导体 102 的端边与时钟配线 72 的端边一致。因此,连接导体 102 不具有在俯视时从时钟配线 72 突出的部分。

[0128] 如上所述,本实施方式的连接导体 102 相对于连接导体 102 连接的 2 条配线中设于更下层的配线、换言之相对于作为设于更靠近绝缘基板 16 的位置上的配线的时钟配线 72 在俯视时不突出地重合。

[0129] 另一方面,与时钟配线 72 连接的支配线 74,与图 16 所示的现有的 TFT 阵列基板 20 不同,延伸到在俯视时与时钟配线 72 重合的位置。

[0130] 通过以上的构成,如图 2 所示,干配线通路 110 和支配线通路 112 在俯视时均能设于时钟配线 72 上的位置。并且,能以在俯视时不会从时钟配线 72 突出的方式设置连接导体 102,该连接导体 102 覆盖干配线通路 110 和支配线通路 112 并且使干配线通路 110 和支配线通路 112 彼此连接。

[0131] (显示质量)

[0132] 如上所述,因为连接导体 102 在俯视时不会从时钟配线 72 突出地被设置,所以能抑制单元厚度的不均匀。

[0133] 具体地,因为连接导体 102 的下层整个面上设有相同的导体,所以连接导体 102 的凹凸形状容易稳定。

[0134] 另外,在本实施方式中,设于导体 102 的下层整个面上的导体是设于绝缘基板 16 上的时钟配线 72。因此,连接导体 102 的凹凸形状更加容易稳定。

[0135] 另外,在本实施方式中,因为在连接导体 102 上未设置突出部 104,所以在扫描线驱动电路用信号配线上配置接触孔时,容易使密封件 90 下的配线密度更加均匀。

[0136] 如上所述,在本实施方式的 TFT 阵列基板 20 中,单元厚度的不均匀容易被抑制。

[0137] 并且,因为单元厚度的不均匀被抑制,所以在本实施方式的 TFT 阵列基板 20 中,显示质量的降低被抑制。

[0138] 这种由密封件 90 下的配线的不均等引起的显示质量下降的抑制效果在不使用有机膜等平坦化膜作为层间绝缘膜 52 的构成的情况下特别有效。

[0139] (密封件固化)

[0140] 另外,在本实施方式的 TFT 阵列基板 20 中,容易可靠地使密封件 90 固化。

[0141] 正如之前基于图 12 等说明的那样,在 TFT 阵列基板 20 的周边区域 24 设有用于使 TFT 阵列基板 20 和相对基板(未图示)贴合的密封件 90。因此,接触孔 100 的附近由密封件 90 覆盖。

[0142] 在此,密封件 90 一般通过被 UV 照射而固化的情况较多。另外,向密封件 90 的 UV 照射大多从绝缘基板 16 的背面进行。在此,所谓绝缘基板 16 的背侧表示绝缘基板 16 中的未设置时钟配线 72 的表面侧。

[0143] 并且,时钟配线 72、支配线 74 等一般不透射 UV。这是因为配线等由导体、即金属形成。

[0144] 因此,优选在设置密封件 90 的周边区域 24 不太设置配线等。另外,在周边区域 24 设置配线等的情况下,优选其密度是均匀的。

[0145] 在这一点,在本实施方式的 TFT 阵列基板 20 中,在连接导体 102 上未设置突出部 104。具体地,在连接导体 102 上没有在俯视时从时钟配线 72 突出的部分。

[0146] 因此,能减少周边区域 24 中的设有金属的区域的面积。

[0147] 因此,容易使设有金属的区域的密度更均匀。这是因为未设置成为金属的局部的突出部分的突出部 104。

[0148] 如上所述,在本实施方式的 TFT 阵列基板 20 中,容易使光相对密封件 90 的照射量均匀。因此,容易可靠地进行密封件 90 的固化。

[0149] 该密封件 90 的可靠效果在液晶被滴下注入的构成的液晶显示面板中特别有效。

[0150] (窄边框)

[0151] 另外,在上述的构成中,在连接导体 102 上未设置突出部 104。因此,能缩小接触孔 100 所占的区域。因此,能使配线区域缩窄,液晶显示面板的窄边框化变得容易。

[0152] 此外,在图 1 中,例示了时钟配线 72 的配线宽度相同的构成,但配线宽度不限于于此。

[0153] 另外,优选配线密度在图 1 所示的 X 方向上的周边区域(栅极边)和 Y 方向上的周边区域(源极边)相等。在此,所谓配线密度表示配线宽度/间隔。

[0154] 另外,作为外部配线的低电位侧电源配线 70 与时钟配线 72 不限于由相同金属材料形成。例如,也能由第 2 金属材料形成低电位侧电源配线 70。在该构成中,不通过接触孔 100 就能电连接低电位侧电源配线 70 和分支配线 74。

[0155] 另外,例示了低电位侧电源配线 70 的条数是 1 条的构成,但低电位侧电源配线 70 的条数不限于 1 条,也能设为多条。

[0156] [实施方式 2]

[0157] 如果基于图 3 和图 4 对本发明的其它实施方式进行说明,则如下所述。图 3 是示出本实施方式的 TFT 阵列基板 20 的概略构成的图。另外,图 4 是图 3 的 B-B 线截面图。

[0158] 此外,为了说明便利,对与在实施方式 1 中说明的附图具有相同功能的部件附记相同附图标记,省略其说明。

[0159] 本实施方式的 TFT 阵列基板 2 与实施方式 1 的 TFT 阵列基板 20 相比,接触孔 100 的形态不同。

[0160] 具体地,本实施方式中的接触孔 100 与实施方式 1 的接触孔 100 相比,针对 1 个接触孔 100 设置的通路的数量不同。

[0161] 即,在实施方式 1 的接触孔 100 中设有干配线通路 110 和分支配线通路 112 这 2 个通路。

[0162] 与此相对,在本实施方式的接触孔 100 中,通路仅设置 1 个,分支配线通路 112 作为单一通路 114 被设置。下面,具体地进行说明。

[0163] 如图 4 所示,在本实施方式的接触孔 100 中,分支配线 74 也相对于时钟配线 72 以在俯视时重叠的方式设置。并且,连接导体 102 在俯视时与时钟配线 72 重合。另外,连接导体 102 不具有从时钟配线 72 突出的突出部 104。

[0164] 在本实施方式的接触孔 100 中,与实施方式 1 不同,在连接导体 102 和时钟配线 72

被连接的通路的附近设有分支配线 74。

[0165] 并且,对连接导体 102 和时钟配线 72 进行连接的通路的侧壁 116 和分支配线 74 被电连接。

[0166] 在该构成中,在本实施方式的接触孔 100 中,仅用 1 个通路、即单一通路 114 就使时钟配线 72 和分支配线 74 连接。

[0167] 另外,在本实施方式的 TFT 阵列基板 20 上设有半导体层 86。该半导体层 86 设于栅极绝缘膜 50 与分支配线 74 之间。详细地,半导体层 86 包括设于栅极绝缘膜 50 上的下层半导体层 86a 和设于下层半导体层 86a 上的上层半导体层 86b。

[0168] 该下层半导体层 86a 由通常的半导体层形成。另外,上层半导体层 86b 由欧姆接触层形成。

[0169] 在本实施方式的 TFT 阵列基板 20 中,因为设有半导体层 86,所以通过配置欧姆接触层的锥形部,能防止连接导体的由台阶造成的断开(段切れ)。

[0170] 另外,在本实施方式的 TFT 阵列基板 20 中,分支配线 74 由 2 层金属层形成。详细地,分支配线 74 从靠近于绝缘基板 16 的一侧开始包括下层分支配线 74a 和上层分支配线 74b。该下层分支配线 74a 由钛:Ti (M2a) 形成。另外,上层分支配线 74b 由铝:Al (M2b) 形成。

[0171] (变形例)

[0172] 接着,基于图 5 对本实施方式的 TFT 阵列基板 20 的变形例进行说明。图 5 是示出本实施方式的变形例的 TFT 阵列基板 20 的概略构成的图。

[0173] 在图 5 所示的变形例的 TFT 阵列基板 20 中,在 1 个连接部分 80 设有 2 个接触孔 100。

[0174] 具体地,沿着作为时钟配线 72 的延伸方向的 Y 方向连续地设有 2 个接触孔 100。并且,2 个接触孔 100 的连接导体 102 相连。

[0175] 此外,连接导体 102 在俯视时与时钟配线 72 重合并且不会从时钟配线 72 突出,这与之前说明的 TFT 阵列基板 20 是同样的。

[0176] 在此,设于 1 个连接部分 80 的接触孔 100 的数量并不限定于 2 个。也能使设于 1 个连接部分 80 的接触孔 100 的数量为 3 个以上。

[0177] 在该变形例的 TFT 阵列基板 20 中,在 1 个连接部分 80 设有多个接触孔 100。因此,能降低接触电阻。

[0178] [实施方式 3]

[0179] 如果基于图 6 和图 7 对本发明的其它实施方式进行说明,则如下所述。图 6 和图 7 是示出本实施方式的 TFT 阵列基板 20 的概略构成的图。

[0180] 此外,为了说明便利,对与在上述各实施方式中说明的附图具有相同功能的部件标记相同附图标记,省略其说明。

[0181] 本实施方式的 TFT 阵列基板 20 与述各实施方式的 TFT 阵列基板 20 相比配线的形状不同。具体地,在 Y 方向延伸的配线形成为梯子状。

[0182] 在图 6 和图 7 所示的例子中,作为靠近基板端边 26 的外部配线的低电位侧电源配线 70 形成为梯子状。

[0183] 具体地,在低电位侧电源配线 70 上设有长方形的欠缺部 76。在图 6 和图 7 所示的

例子中,沿着 Y 方向设有 2 列欠缺部 76。

[0184] 并且,在 Y 方向上相邻的欠缺部 76 之间的部分成为接合部 78。该接合部 78 相当于梯子的踏板。

[0185] 此外,在图 6 和图 7 所示的例子中,例示了沿 X 方向排列了 2 列梯子的构成。沿 X 方向排列的梯子的数量不被限定,既能设为 1 列,也能设为 3 列以上。

[0186] 如上所述,在本实施方式的 TFT 阵列基板 20 中,在配线上设有欠缺部 76。

[0187] 在该欠缺部 76 中,UV 透射。因此,UV 通过的面积变得宽广,所以如之前说明的那样,能更可靠地使密封件 90 固化。

[0188] [实施方式 4]

[0189] 如果基于图 8 对本发明的其它实施方式进行说明则如下所述。图 8 是示出本实施方式的 TFT 阵列基板 20 的概略构成的图。

[0190] 此外,为了说明便利,对与在上述各实施方式中说明的附图具有相同功能的部件附记相同附图标记,省略其说明。

[0191] 本实施方式的 TFT 阵列基板 20 与上述各实施方式的 TFT 阵列基板 20 相比,沿 Y 方向延伸的配线的形状不同。具体地,在交叉部分 82,在沿 Y 方向延伸的配线上设有窄幅部 84。所谓交叉部分 82 表示 沿 Y 方向延伸的配线和沿 X 方向延伸的配线不电连接地相交的点。

[0192] 如图 8 所示,在本实施方式的 TFT 阵列基板 20 中,在时钟配线 72 与分支配线 74 交叉的部分,时钟配线 72 的配线宽度缩窄。作为该沿 Y 方向延伸的配线的时钟配线 72 的配线宽度缩窄的部分是窄幅部 84。换言之,设于时钟配线 72 的收缩部分是窄幅部 84。

[0193] 在本实施方式的 TFT 阵列基板 20 中,通过在时钟配线 72 上设有窄幅部 84,能减少交叉部分 82 的、时钟配线 72 和分支配线 74 重合的面积。

[0194] 即,能减少沿 Y 方向延伸的配线和沿 X 方向延伸的配线重合的面积。

[0195] 在该构成中,在交叉部分 82,能减少在沿 Y 方向延伸的配线与沿 X 方向延伸的配线之间产生的电容。

[0196] 并且,通过电容变少,信号延迟的抑制等电路输出特性提高。

[0197] 此外,配线宽度的缩窄方法不限于图 8 所示的方法。即,不是从配线的宽度方向的两侧使配线宽度缩窄,也能从配线的宽度方向的一侧使配线宽度缩窄。另外,通过在配线的宽度方向的中央附近设置配线的挖穿部分,实质上也能使配线宽度缩窄。换言之,通过在配线上设置配线欠缺的部位,也能减少与沿 X 方向延伸的配线重合的面积。

[0198] (半导体层)

[0199] 另外,也能以与窄幅部 84 重合的方式设置半导体层 86。通过设置该半导体层 86,能抑制分支配线的断线以及与信号配线的漏电。

[0200] [实施方式 5]

[0201] 如果基于图 9 和图 10 对本发明的其它实施方式进行说明则如下所述。图 9 和图 10 是示出本实施方式的 TFT 阵列基板 20 的概略构成的图。

[0202] 此外,为了说明便利,对与在上述各实施方式中说明的附图具有相同功能的部件附记相同附图标记,省略其说明。

[0203] 本实施方式的 TFT 阵列基板 20 与上述各实施方式的 TFT 阵列基板 20 相比,驱动

电路 60 的配置和密封件 90 的配置不同。

[0204] (驱动电路)

[0205] 首先对驱动电路 60 进行说明。

[0206] 在上述各实施方式中,驱动电路 60 在 X 方向仅设置 1 个。并且,在周边区域 24 中,在沿 Y 方向延伸的配线之间未设置驱动电路 60。驱动电路 60 设于周边区域 24 与显示区域 22 的边界部分。

[0207] 与此相对,在本实施方式的 TFT 阵列基板 20 中,驱动电路 60 在 X 方向上被分为 2 个。因此,在 X 方向上,第 1 列驱动电路 60a 和第 2 列驱动电路 60b 并排地设置。具体地,在作为外部配线的低电位侧电源配线 70 与时钟配线 72 之间设有第 1 列驱动电路 60a。并且,第 2 列驱动电路 60b 设于显示区域 22 和周边区域 24 的边界部分。

[0208] 换言之,扫描线驱动电路用信号配线设于密封件 90 外的驱动电路 60 间、或者作为有源区的显示区域 22 侧。

[0209] (密封件)

[0210] 接着对密封件 90 进行说明。

[0211] 在上述各实施方式中,密封件 90 覆盖在周边区域 24 沿 Y 方向延伸的配线的全部。具体地,低电位侧电源配线 70 和时钟配线 72 的全部由密封件 90 覆盖。

[0212] 因此,设于连接部分 80 的接触孔 100 全部由密封件 90 覆盖。

[0213] 与此相对,在本实施方式的 TFT 阵列基板 20 中,密封件 90 仅覆盖低电位侧电源配线 70 和第 1 列驱动电路 60a 的一部分。并且,时钟配线 72 和第 2 列驱动电路 60b 不被密封件 90 覆盖。

[0214] 因此,设于时钟配线 72 上的接触孔 100 不被密封件 90 覆盖。

[0215] 通过以上的构成,在本实施方式的 TFT 阵列基板 20 中,能更加抑制单元厚度的不均匀。这是因为能减少由密封件 90 覆盖的接触孔 100 的个数。

[0216] 另外,在上述的构成中,能使设于第 1 列驱动电路 60a 与第 2 列驱动电路 60b 之间的扫描线驱动电路用信号配线的线宽变细。并且,通过使线宽变细,液晶显示面板的窄边框化变得容易。

[0217] 此外,对于该单元厚度的不均匀的抑制效果,通过在 X 方向上的第 1 列驱动电路 60a 与第 2 列驱动电路 60b 之间设置 1 条以上沿 Y 方向延伸的配线、例如时钟配线 72,能产生该效果。

[0218] [实施方式 6]

[0219] 如果基于图 11 对本发明的其它实施方式进行说明则如下所述。图 11 是示出本实施方式的 TFT 阵列基板 20 的概略构成的图。

[0220] 此外,为了说明便利,对与在上述各实施方式中说明的附图具有相同功能的部件附记相同附图标记,省略其说明。

[0221] 本实施方式的 TFT 阵列基板 20 与上述各实施方式的 TFT 阵列基板 20 不同,分支配线 74 以与低电位侧电源配线 70 重合的方式延伸。具体地,沿 X 方向延伸并与低电位侧电源配线 70 重合的分支配线 74 在低电位侧电源配线 70 上进一步沿 Y 方向延伸。在该低电位侧电源配线 70 上沿 Y 方向延伸的分支配线 74 是作为延伸部的分支配线延伸部 88。

[0222] 换言之,本实施方式的 TFT 阵列基板 20 通过在设有作为外部配线的低电位侧电源

配线 70 的区域层叠第 1 金属材料、第 2 金属材料、以及第 3 金属材料,形成了多层金属配线。

[0223] 这样,通过设置支配线延伸部 88,能使接触孔 100 的个数比驱动电路 60 的级数减少。换言之,能使设于作为外部配线的低电位侧电源配线 70 中的接触孔 100 的个数比从低电位侧电源配线 70 分岔的配线(支配线 74 等分岔配线)的条数更少。

[0224] 即,在未设置支配线延伸部 88 的情况下,对于各级的驱动电路 60(第 1 级驱动电路 601/第 2 级驱动电路 602/第 3 级驱动电路 603/第 4 级驱动电路 604),需要设置用于连接支配线 74 和低电位侧电源配线 70 的接触孔 100。

[0225] 与此相对,在设有支配线延伸部 88 的情况下,在低电位侧电源配线 70 上,与各级对应的支配线 74 由支配线延伸部 88 电连接。因此,与某一级对应的支配线 74 通过接触孔 100 与低电位侧电源配线 70 连接,由此,与其它级对应的支配线 74 也与低电位侧电源配线 70 连接。由此,能削减接触孔 100 的个数。

[0226] 在图 11 所示的例子中,与第 2 级驱动电路 602 对应的支配线 74 以及与第 4 级驱动电路 604 对应的支配线 74 通过接触孔 100 与低电位侧电源配线 70 电连接。另一方面,与第 1 级驱动电路 601 对应的支配线 74 以及与第 3 级驱动电路 603 对应的支配线 74 连接到支配线延伸部 88,但不会通过接触孔 100 与低电位侧电源配线 70 直接连接。

[0227] 在上述的构成中,能削减设于密封件 90 的下层的接触孔的个数。因此,能更加抑制由单元厚度的不均匀引起的显示质量的下降。

[0228] 此外,在本实施方式的 TFT 阵列基板 20 中,也能将作为靠近基板端边 26 的外部配线的低电位侧电源配线 70 如之前图 6 和图 7 所示那样形成为梯子状。

[0229] 另外,除了上述构成以外,在作为干配线的低电位侧电源配线 70 上(上层区域),与上述支配线延伸部 88 同样,也可以在连接导体 102 上设置沿着上述低电位侧电源配线 70 延伸的连接导体延伸部。

[0230] 另外,在上述构成中,通过用相同的金属材料形成支配线 74 和低电位侧电源配线 70 等干配线,不用设置接触孔 100 就能电连接支配线 74 和干配线。

[0231] 本发明并不限于上述的各实施方式,在权利要求所示的范围内能进行种种变更,将在不同实施方式中分别公开的技术方案适当组合而得到的实施方式也包含在本发明的技术范围内。

[0232] 此外,在上述的说明中,对设有扫描(栅极)驱动电路用信号配线的周边区域进行了说明,但在设有信号(源极)驱动电路用信号配线的周边区域也能是同样的构成。

[0233] 另外,在上述的说明中,对在低电位侧电源配线 70 上设有欠缺部 76 的构成进行了说明。在此,设有欠缺部 76 的位置不限于低电位侧电源配线 70,例如也能设于时钟配线 72 上。另外,也能不是设于沿上述 Y 方向延伸的配线而是设于沿 X 方向延伸的配线、例如支配线 74 上。

[0234] 另外,在上述的说明中,对在时钟配线 72 上设有窄幅部 84 的构成进行了说明。在此,设置窄幅部 84 的位置不限于时钟配线 72,例如也能不是设于沿上述 Y 方向延伸而是设于沿 X 方向延伸的配线、例如支配线 74 上。

[0235] 另外,在上述的说明中,对干配线由形成栅极总线 42 的第 1 金属材料 M1 形成、支配线由形成源极总线 44 的第 2 金属材料 M2 形成的构成进行了说明。在此,配线和金属材料的组合不限于上述的组合,例如也能使第 1 金属材料 M1 和第 2 金属材料 M2 调换。

[0236] 另外,在上述的说明中,作为在绝缘基板的周边区域通过分支配线与干配线连接的电路例示了驱动电路。在此,通过分支配线与干配线连接的电路、元件不限于上述驱动电路,例如也可以是为了驱动设于显示区域的 TFT 元件而设于周边区域的周边 TFT 元件等。

[0237] 另外,本发明的 TFT 阵列基板的特征在于,上述干配线由上述第 1 金属材料形成,上述分支配线由上述第 2 金属材料形成,在上述连接部分的至少一个部位,上述分支配线通路的全部在俯视时与上述干配线重合。

[0238] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域设有多条上述干配线,上述干配线中除了最靠近上述绝缘基板的基板端边的干配线之外的干配线的配线宽度是相同的。

[0239] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域设有多条上述干配线,上述干配线的配线宽度是相同的。

[0240] 根据上述的构成,干配线中除了最靠近上述绝缘基板的基板端边的干配线以外的干配线、或者全部干配线的配线宽度是相同的。

[0241] 因此,容易使上述周边区域的配线密度均匀。因此,在上述周边区域设有密封件的情况下等,单元厚度的不均匀更容易被抑制。因此,在上述构成的 TFT 阵列基板中,显示质量下降的抑制变得更容易。

[0242] 另外,本发明的 TFT 阵列基板的特征在于,上述干配线中最靠近上述绝缘基板的基板端边的干配线的配线宽度比除了最靠近上述绝缘基板的基板端边的干配线以外的干配线的配线宽度大。

[0243] 另外,本发明的 TFT 阵列基板的特征在于,在上述干配线中最靠近上述绝缘基板的基板端边的干配线是低电位侧电源配线。

[0244] 另外,本发明的 TFT 阵列基板的特征在于,在上述干配线中最靠近上述绝缘基板的基板端边的干配线中设有欠缺部。

[0245] 另外,本发明的 TFT 阵列基板的特征在于,上述连接导体在上述连接部分在俯视时仅设于干配线的上层区域。

[0246] 根据上述的构成,上述连接导体在上述连接部分在俯视时仅设于干配线的上层区域。即,在连接导体的下层区域存在干配线。

[0247] 如上所述,在上述构成的 TFT 阵列基板中,在连接导体的下层区域的整个区域存在特定的金属材料层。因此,能更加抑制单元厚度变得不均匀。

[0248] 另外,本发明的 TFT 阵列基板的特征在于,在上述连接部分,设有经由上述连接导体露出上述干配线的干配线通路,在上述干配线通路中,上述干配线和上述连接导体电连接,在上述分支配线通路中,上述分支配线和上述连接导体电连接。

[0249] 根据上述的构成,通过在连接部分设置 2 个通路,干配线和分支配线被连接。

[0250] 因此,可靠地连接干配线和分支配线变得容易。

[0251] 另外,本发明的 TFT 阵列基板的特征在于,在上述分支配线通路中,干配线与上述分支配线一起经由上述连接导体露出,在上述分支配线通路中,上述干配线和上述分支配线通过上述连接导体电连接。

[0252] 根据上述的构成,在连接部分仅设有 1 个通路。因此,能削减设于通路中的接触孔的个数。

[0253] 另外,抑制连接部分的单元厚度的不均匀变得容易。

[0254] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域,在上述干配线和上述分支配线中的至少一方配线中设有作为不存在金属材料的部分的欠缺部。

[0255] 根据上述的构成,通过改变配线的实效宽度,将配线的电阻等设定为期望值变得容易。

[0256] 另外,在周边区域设有光固化性树脂等的情况下,对上述树脂均匀地照射光变得容易。因此,使上述树脂可靠地固化变得容易。

[0257] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域设有上述干配线和上述分支配线不电连接地交叉的交叉部分,在上述交叉部分,在上述干配线和上述分支配线中的至少一方配线中设有配线的宽度缩窄的窄幅部。

[0258] 根据上述的构成,能减少干配线和分支配线重合的面积。

[0259] 因此,能减少在干配线与分支配线之间产生的电容。因此,上述配线中的信号延迟的抑制等变得容易,使电路输出特性提高变得容易。

[0260] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域设有多个上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多个上述分支配线电连接。

[0261] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域设有多个上述分支配线,在上述分支配线中,在上述干配线的上层区域设有沿着上述干配线延伸的分支配线延伸部,上述分支配线延伸部与多个上述分支配线电连接,由此,在上层区域设有上述分支配线延伸部的该干配线中设置的上述连接部分的个数比设有多个的上述分支配线的条数少。

[0262] 另外,本发明的 TFT 阵列基板的特征在于,在上述连接导体中,在上层区域设有上述分支配线延伸部的上述干配线的上层区域,设有沿着上述干配线延伸的连接导体延伸部。

[0263] 根据上述的构成,干配线和多个分支配线通过由分支配线沿着干配线延伸出的分支配线延伸部、或者由连接导体沿着干配线延伸出的连接导体延伸部连接。

[0264] 因此,能减少连接干配线和分支配线的连接部分的个数。因此,抑制周边区域的单元厚度的不均匀变得容易。

[0265] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述驱动电路的至少一部分。

[0266] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述周边 TFT 元件的至少一部分。

[0267] 根据上述的构成,在基板端边与上述连接部分之间设有上述驱动电路或者周边 TFT 元件的至少一部分。

[0268] 因此,在从基板端边开始以规定宽度设置密封件等树脂时,减少被上述树脂覆盖的连接部分的个数变得容易。

[0269] 因此,抑制周边区域的单元厚度的不均匀变得容易。

[0270] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述驱动电路的一部分,在上述驱动电路的一部分与上述驱动电路的其它部分之间配置有干配线,并且该干配线是时钟配线。

[0271] 另外,本发明的 TFT 阵列基板的特征在于,在上述周边区域,在上述连接部分与上述绝缘基板的基板端边之间设有上述周边 TFT 元件的一部分,在上述周边 TFT 元件的一部分与上述周边 TFT 元件的其它部分之间配置有干配线,并且该干配线是时钟配线。

[0272] 另外,本发明的液晶显示面板的特征在于,是使上述 TFT 阵列基板和相对基板隔着密封件贴合而成的,上述密封件设于上述周边区域。

[0273] 另外,本发明的液晶显示面板的特征在于,上述连接部分设于上述密封件的下层区域。

[0274] 根据上述的构成,使设于周边区域的密封件的厚度均匀变得容易。

[0275] 因此,能抑制由单元厚度的不均匀引起的显示质量下降。

[0276] 另外,本发明的液晶显示面板的特征在于,上述密封件利用 UV 光固化。

[0277] 产业上的可利用性

[0278] 本发明因为抑制了显示质量下降,所以能适当地利用于要求高质量显示的液晶显示装置等。

[0279] 附图标记说明

[0280] 10 液晶显示面板

[0281] 16 绝缘基板

[0282] 20 TFT 阵列基板

[0283] 22 显示区域

[0284] 24 周边区域

[0285] 26 基板端边

[0286] 42 栅极总线

[0287] 44 源极总线

[0288] 48 像素电极

[0289] 60 驱动电路

[0290] 70 低电位侧电源配线(干配线)

[0291] 72 时钟配线(干配线)

[0292] 74 分支配线(分支配线)

[0293] 76 欠缺部

[0294] 80 连接部分

[0295] 82 交叉部分

[0296] 84 窄幅部

[0297] 88 分支配线延伸部

[0298] 90 密封件

[0299] 102 连接导体

[0300] 110 干配线通路

[0301] 112 分支配线通路

[0302] 114 单一通路




图 1




图 2




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17

专利名称(译)	TFT阵列基板和液晶显示面板		
公开(公告)号	CN102308253B	公开(公告)日	2014-12-17
申请号	CN200980156284.0	申请日	2009-11-05
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普株式会社		
当前申请(专利权)人(译)	夏普株式会社		
[标]发明人	小笠原功 山田崇晴 吉田昌弘 堀内智 田中信也 菊池哲郎		
发明人	小笠原功 山田崇晴 吉田昌弘 堀内智 田中信也 菊池哲郎		
IPC分类号	G02F1/1368 G02F1/1345 G09F9/30		
CPC分类号	G02F1/136286 G02F1/1339 G02F1/1345 H01L27/124 G02F1/13454 G02F1/133345 G02F1/134336 G02F1/13452 H01L27/1222		
优先权	2009033132 2009-02-16 JP		
其他公开文献	CN102308253A		
外部链接	Espacenet SIPO		

摘要(译)

一种TFT阵列基板(20)，其是TFT元件和像素电极设置成矩阵状而成的，栅极总线由第1金属材料(M1)形成，源极总线由第2金属材料(M2)形成，像素电极由第3金属材料(M3)形成，在周边区域(24)，由第1金属材料(M1)形成的时钟配线(72)和由第2金属材料(M2)形成的分支配线(74)通过由第3金属材料(M3)形成的连接导体(102)在连接部分(80)连接，在连接部分(80)设有经由连接导体(102)露出分支配线(74)的分支配线通路(112)，分支配线通路(112)的至少一部分在俯视时与时钟配线(72)重合。

