



[12] 发明专利申请公开说明书

[21] 申请号 200310114787.6

[43] 公开日 2004 年 7 月 28 日

[11] 公开号 CN 1515948A

[22] 申请日 2003.12.13

[21] 申请号 200310114787.6

[30] 优先权

[32] 2002.12.13 [33] KR [31] 0079692/2002

[71] 申请人 三星电子株式会社

地址 韩国京畿道

[72] 发明人 洪性奎 梁英喆 金钟来 申暎周

金熙燮

[74] 专利代理机构 北京市柳沈律师事务所


代理人 李晓舒 魏晓刚

权利要求书 1 页 说明书 11 页 附图 7 页

[54] 发明名称 用于液晶显示器的薄膜晶体管面板

[57] 摘要

提供一种用于液晶显示器的薄膜晶体管阵列面板，其包括：一对第一和第二栅极线；与栅极线以绝缘方式相交叉的数据线；提供公共电压的存储电极线；像素电极，形成在由第一和第二栅极线与数据线相交叉限定的像素区中，且包括被切口划分的多个子区；方向控制电极，形成在像素区中且包括与至少一个切口相重叠的部分；第一薄膜晶体管，连接像素电极、第一信号线和第三信号线；第二薄膜晶体管，连接像素电极、第二信号线和第三信号线；第三薄膜晶体管，连接方向控制电极、第二信号线和第四信号线。



1. 一种薄膜晶体管阵列面板，包括：
绝缘基板；
- 5 形成在所述绝缘基板上的一对第一和第二信号线；
第三信号线，形成在所述绝缘基板上，且以绝缘方式与所述第一和第二信号线相交叉；
第四信号线，形成在所述绝缘基板上，且以绝缘方式与所述第二信号线相交叉；
- 10 像素电极，形成在由所述第一和第二信号线以及所述第三信号线相交叉限定的像素区中，并包括被切口划分的多个子区；
方向控制电极，形成在所述像素区中，且包括与至少一个所述切口相重叠的部分；
第一薄膜晶体管，连接到所述像素电极、所述第一信号线和所述第三信
- 15 号线；
第二薄膜晶体管，连接所述像素电极、所述第二信号线和所述第三信号线；和
第三薄膜晶体管，连接所述方向控制电极、所述第二信号线和所述第四信号线。
- 20 2. 如权利要求 1 所述的薄膜晶体管阵列面板，其中所述第四信号线包括重叠在不与方向控制电极不重叠的至少一个所述切口上的部分。
3. 如权利要求 2 所述的薄膜晶体管阵列面板，还包括放置在所述第一和第二信号线之间的第五信号线，其中所述第四信号线被定位在所述第一和第二信号线之间，且所述第四和第五信号线具有反演对称性。
- 25 4. 如权利要求 1 所述的薄膜晶体管阵列面板，其中将公共电压提供给所述第四信号线。
5. 如权利要求 1 所述的薄膜晶体管阵列面板，其中所述切口包括将所述像素电极等分成上和下两半的横向切口，和相对于所述横向切口具有反演对称性的多个倾斜切口。
- 30 6. 如权利要求 1 所述的薄膜晶体管阵列面板，其中所述方向控制电极包括基本上与所述第三信号线相同的层。

用于液晶显示器的薄膜晶体管面板

5 技术领域

本发明涉及一种薄膜晶体管阵列面板，且特别是涉及一种应用于液晶显示器的薄膜晶体管阵列面板。

背景技术

- 10 一种典型的液晶显示器（“LCD”）包括一个配置有公共电极和滤色片阵列的上部面板，提供有多个薄膜晶体管（“TFT”）和多个像素电极的下部面板，以及插入在上述两个面板之间的液晶层。给像素电极和公共电极加上电压，且它们之间的电压差产生电场。电场的变化改变了液晶层中的液晶分子的取向，因而通过液晶层产生光的透射。结果，通过调节像素电极和公共电极之间的电压差，LCD 显示出需要的图像。

LCD 有一个主要的缺点是它的视角窄，已经开发了几项改善视角的技术。在这些技术当中，在彼此相对的像素电极和公共电极上提供多个切口（cutout）或多个突出部分(projection)同时使液晶分子相对于上部和下部面板垂直排列是很有前景的。

- 20 提供在像素电极和公共电极处的切口（cutout）提供了宽的视角，通过产生边缘场(fringe field)来调节液晶分子的倾斜方向。

配置在像素电极和公共电极上的突出部分(projection)使电场失真，以调节液晶分子的倾斜方向。

- 25 通过在下部面板上的像素电极处提供切口和在上部面板上的公共电极处提供突出部分（projection），也可以获得用于调节液晶分子倾斜方向以形成多个域(domain)的边缘场。

- 在这些用于拓宽视角的技术中，提供切口有一个问题是，需要用于构图公共电极的额外掩模(mask)，在液晶材料上需要一涂层用来防止滤色片色素的影响，在图案化电极的边缘附近产生了严重的错位（disclination）。提供突出部分（projection）也有一个问题，就是制造方法复杂，因为它需要一个额
- 30

外的工艺步骤来形成突出部分 (projection) 或修改工艺步骤。此外, 由于突出部分和切口, 使得孔径比(aperture ratio)减小。

发明内容

5 本发明的一个目的是提供一种能通过简化工艺制造且形成稳定的多域 (multi-domain) 的液晶显示器。

本发明的另一个目的是优化切口 (cutout) 和用来获得稳定的多域的方向控制电极(direction control electrode) 的设置。

10 提供了一种薄膜晶体管阵列面板, 其包括: 绝缘基板; 形成在绝缘基板上的一对第一和第二信号线; 第三信号线, 形成在绝缘基板上, 且以绝缘的方式与第一和第二信号线相交叉; 第四信号线, 形成在绝缘基板上且以绝缘的方式与第二信号线相交叉; 像素电极, 形成在由第一和第二信号线与第三信号线相交叉限定的像素区中, 并包括被多个切口划分的多个子区; 方向控制电极, 形成在像素区中且包括与至少一个切口相重叠的部分; 第一薄膜晶体管, 连接像素电极、第一信号线和第三信号线; 第二薄膜晶体管, 连接像素电极、第二信号线和第三信号线; 和第三薄膜晶体管, 连接方向控制电极、第二信号线和第四信号线。

15 第四信号线可包括与至少一个切口相重叠的部分, 上述切口与方向控制电极不重叠。

20 薄膜晶体管阵列面板还可包括放置在第一和第二信号线之间的第五信号线, 其中第四信号线被定位在第一和第二信号线之间, 第四和第五信号线具有反演对称性 (inversion symmetry)。

优选地给第四信号线提供一个公共电压。

25 切口可包括一个将像素电极等分成上和下半的横向切口, 和相对于横向切口具有反演对称性的多个倾斜切口。

方向控制电极可包括基本上与第三信号线相同的层。

附图说明

30 通过详细地描述实施例并参考相应的附图, 本发明将变得更加清楚, 在附图中:

图 1 是根据本发明一实施例 LCD 的等效电路图;

- 图 2 是根据本发明第一实施例的 LCD 的布局图；
图 3 是沿图 2 的线 III-III' 截取的 LCD 的剖面图；
图 4 是沿图 2 的线 IV-IV' 截取的 LCD 的剖面图；
图 5 是沿图 2 的线 V-V' 和 V'-V'' 截取的 TFT 阵列面板的剖面图；和
5 图 6 和图 7 是根据本发明其它实施例的 LCD 的布局图。

具体实施方式

现在参考示出本发明各实施例的附图详细地介绍本发明。然而，本发明可以许多不同的形式实施，且本发明不限于这里陈述的各实施例。

- 10 在附图中，为了清楚起见放大了各层和各区域的厚度。同样的数字标记在各图中表示同样的元件。可以理解的是，当一个元件例如层、区域或基板称作在另一元件“上”时，它表示可能直接地在另一元件上或也可能存在中间元件。相反地，当元件称作“直接”在另一元件上时，表示没有插入元件。

接着，参考附图将详细地描述根据本发明的实施例的液晶显示器。

- 15 图 1 是根据本发明一个实施例 LCD 的等效电路图。

- 根据本发明实施例的 LCD 包括：传送栅极信号的多条栅极线，传送数据电压的多条数据线，和连接至栅极线和数据线的多个像素。如图 1 所示，每一个像素包括多个电容器 C1、C2 和 C3 以及多个 TFT T1、T2 和 T3。晶体管 T1 具有连接栅极线 G_i 的一个栅极，连接数据线 D_j 的一个源极，和连接电容器 C1 和 C2 的一个漏极，而晶体管 T3 具有连接前一栅极线 G_{i-1} 的一个栅极，连接数据线 D_j 的一个源极，和连接电容器 C1 和 C2 的一个漏极。
20 晶体管 T2 具有连接前一栅极线 G_{i-1} 的一个栅极，连接诸如公共电压 V_{com} 的预定电压的一个源极，和连接电容器 C2 和 C3 的一个漏极。电容器 C2 和 C3 并联连接诸如公共电压 V_{com} 的预定电压。

- 25 在结构图上，LCD 包括：TFT 阵列面板（未图示），面向 TFT 阵列面板且被隔开了一个预定间隙的滤色片阵列面板（未图示），和填充在预定间隙中的液晶层（未图示）。

- TFT 阵列面板包括多条栅极线和多条数据线以及多条存储电极线，多条栅极线和多条数据线相互交叉限定了多个像素区，多条存储电极线传送诸如公共电压 V_{com} 的预定电压。
30

每一个像素区提供了像素电极（pixel electrode, PE）（未图示）、方向控

制电极 (direction control electrode, DCE) (未图示)、用于 PE 的第一和第二 PE TFT (用图 1 中的参考数字 T1 和 T3 表示)、和用于 DCE 的 DCE TFT (用图 1 中的数字 T2 表示)。第一 PE TFT T1 包括: 连接栅极线 G_i 的栅极电极, 连接数据线 D_j 的源极电极, 和连接 PE 的漏极电极; 同时第二 PE TFT T3 包括: 连接前一栅极线 G_{i-1} 的栅极电极, 连接数据线 D_j 的源极电极, 和连接 PE 的漏极电极。DCE TFT T2 包括: 连接前一栅极线 G_{i-1} 的栅极电极, 连接存储电极线的源极电极, 和连接 DCE 的漏极电极。

滤色片阵列面板包括多个滤色片 (未图示) 和一个提供公共电压 V_{com} 的公共电极 (未图示)。

PE 和公共电极连同插入在它们之间的液晶层一起构成液晶 (liquid crystal, LC) 电容器, 该电容器表示为 C_{LC} 。PE 和存储电极线连同插入在它们之间的绝缘体一起构成存储电容器, 该存储电容器表示为 C_{ST} 。因为公共电极和存储电极线都提供公共电压 V_{com} , 所以 LC 电容器 C_{LC} 和存储电容器 C_{ST} 可用单一存储电容器 C1 表示, 如图 1 所示。

DCE 和 PE 容性耦合以形成一个电容器, 该电容器表示为 C2。

DCE 和公共电极也容性耦合以形成一个电容器, 该电容器表示为 C3。电容器 C3 可进一步表示在 DCE 和存储电极线之间产生的寄生电容器。

以上描述电容器的数字标记也用来表示本说明书中的电容器的电容量。

PE 可有一个与 DCE 相重叠的孔径, 以致于由 DCE 产生的电场穿过孔径出去。DCE 产生的电场使液晶层中的液晶分子预倾斜。当施加由 PE 产生的电场时, 预倾斜的液晶分子迅速倾斜同时没有位移 (dispersion)。

为了借助由 DCE 产生的电场获得液晶分子的预倾斜, 相对于公共电极电压的 DCE 电压 (下文简称 “DCE 电压”) 比相对于公共电极电压的 PE 电压 (下文简称 “像素电压”) 大预定值。

将用于存储电极线的电压施加到 DCE 和将用于前一像素列的前一数据电压施加到 PE, 然后在将主数据电压施加到 PE 之前电隔离 DCE, 根据本发明实施例的 LCD 很容易满足该要求。

现在假设用正电位刷新 (refresh) 处于点反演 (dot inversion) 的 LCD 中的给定 PE 的瞬间。被施加到前一条栅极线 G_{i-1} 的栅极导通电压开启了 DCE TFT T2, 以将公共电压 V_{com} 施加到 DCE, 它也开启了第二 PE TFT T3, 以将具有负极性 (参考公共电压 V_{com}) 的前一数据电压施加到 PE。因此,

DCE 电压 V_{DCE} 比像素电压 V_P 高。

当 DCE TFT T2 关断使 DCE 浮置时, 由 DCE 和 PE 形成的电容器 C2 保持了两者之间的压差, 以致于不论像素电压 V_P 如何变化, DCE 电压 V_{DCE} 总是比像素电压 V_P 高。例如, 当第一 PE TFT T1 开启时, 像素电压 V_P 增加到正值, 和 DCE 电压 V_{DCE} 随着 PE 电压的增加而增加, 以便保持 DCE 和 PE 间的压差。

具有电容值 C 的电容器两端的电压 V_C 由下式给出:

$$V_C = V_0 + \frac{1}{C} \int_0^t i(t) dt, \quad (1)$$

其中 V_0 是电容器两端的初始电压, $i(t)$ 是与时间 t 成函数关系的流过电容器的电流。

浮置电极与连接到具有一个无穷大电阻值的电阻器的电极等效。因此, $i=0$ 和 $V_C=V_0$, 也就是说, 保持了电容器两端的初始电压。换句话说, 浮置电极的电压增大或减小与其它电极的电压有关。

相反地, 当用负极性数据电压更新 PE 时, DCE 电压 V_{DCE} 总是比像素电压 V_P 低预定值, 因为前一数据电压为正极性。

DCE 电压 V_{DCE} 从图 1 中给出:

$$V_{DCE} \approx \frac{C_2}{C_2 + C_3} (V_{d1} + V_{d3}), \quad (2)$$

上式中, V_{d1} 是减去公共电压 V_{com} 后用于 PE 的数据电压, $(-V_{d3})$ 是减去公共电压 V_{com} 后用于前一 PE 的数据电压。

关系式 2 通过下面的过程推导出。

当栅极导通电压施加到前一条栅极线 G_{i-1} 时, 第二 PE TFT T3 和 DCE TFT T2 开启, 而第一 PE TFT T1 保持未激活状态。接着, 公共电压 V_{com} 施加到 DCE, 结果 DCE 电压 V_{DCE} 变为 0, 和前一数据电压施加到 PE, 结果 PE 的像素电压 V_P 等于 $(-V_{d3})$ 。相应地, 存储在电容器 C1、C2 和 C3 中的电荷 Q1、Q2 和 Q3 由下式给出:

$$Q_3 = C_3 \cdot V_{DCE} = 0; \quad (3)$$

$$Q_2 = C_2 \cdot (V_{DCE} + V_{d3}) = C_2 \cdot V_{d3}; \text{ 和} \quad (4)$$

$$Q_1 = C_1 \cdot V_{d3}. \quad (5)$$

当栅极导通电压施加到相关的栅极线 G_i 时，第一 PE TFT T1 开启，而 TFT T2 和 T3 关闭。因此，DCE 变成浮置状态，结果存储在 DCE 中的电荷保持不变。由电荷守恒定律得出：

$$5 \quad Q'_2 + Q'_3 = Q_2 + Q_3 = C_2 \cdot V_{d3}, \quad (6)$$

其中， Q'_2 和 Q'_3 是在 DCE 浮置之后电容器 C_2 和 C_3 中的充电电荷。此外，由电压分布定律得出：

$$-Q'_2/C_2 + Q'_3/C_3 = V_{d1}. \quad (7)$$

用公式 6 中得到的 $(C_2 \cdot V_{d3} - Q'_2)$ 代替公式 7 中的 Q'_3 ，结果得到：

$$10 \quad Q'_2/C_2 = \frac{-C_3 \cdot V_{d1} + C_2 \cdot V_{d3}}{C_2 + C_3} = V'_2 \quad (8)$$

其中， V'_2 是电容器 C_2 两端的电压。

从电压分布定律得到，

$$V'_2 = V_{DCE} - V_{d1}. \quad (9)$$

从关系式 8 和 9，得到关系式 2。

15 同时，因为 DCE TFT T2 与数据线 D_j 是没有连接的，所以 DCE 不可能增加数据线的负荷。

而且，因为给 DCE 提供公共电压 V_{com} ，通过 DCE 产生的初始场是稳定的，以保护显示白色以及红、绿和蓝色的结构。

现在，结合附图 2 到 5 详细地描述根据本发明一个实施例的 LCD。

20 图 2 是根据本发明一个实施例的 LCD 的布局图，图 3、4 和 5 是沿图 2 的线 III-III'、IV-IV' 和 V-V'-V'' 截取的 LCD 的剖面图。

根据本发明一个实施例的 LCD 包括：TFT 阵列面板 100，面向 TFT 阵列面板 100 的滤色片阵列面板 200，和一个插入在 TFT 阵列面板 100 和滤色片阵列面板 200 之间的垂直（或不匀质，homeotropically）排列的液晶层 3。

25 以下将详细地描述 TFT 阵列面板 100。

多条栅极线 121 形成在绝缘基板 110 上，在其上形成多条数据线 171。

栅极线 121 和数据线 171 互相绝缘, 且相互交叉限定了多个像素区。

每一个像素区提供一个 PE 190、一个 DCE 178、第一和第二 PE TFT、
5 和一个 DCE TFT。

第一 PE TFT 具有三个端点: 第一栅极电极 123ab、第一源极电极 173ab
5 和第一漏极电极 175a, 而第二 PE TFT 有三个端点: 第一栅极电极 123ab、
第一源极电极 173ab 和第二漏极电极 175b。DCE TFT 有三个端点: 第二栅
极电极 123c、第二源极电极 173c、和第三漏极电极 175c。

设置第一 PE TFT 用来转换传送到像素电极 190 的主数据电压, 而设置
10 第二 PE TFT 和 DCE TFT 用来提供像素电极 190 和 DCE 178 之间的初始电
压差。

第一 PE TFT 的栅极电极 123ab、源极电极 173ab 和漏极电极 175 分别
连接到相应的一条栅极线 121、相应的一条数据线 171 和像素电极 190。第
二 PE TFT 的栅极电极 123ab、源极电极 173ab 和漏极电极 175b 连接到前一
15 条栅极线 121、数据线 171 和像素电极 190。DCE TFT 的栅极电极 123c、源
极电极 173c 和漏极电极 175c 分别连接到前一条栅极线 121, 相应的一条存
储电极线 131 和 DCE 178。给 DCE 178 提供一个用于控制液晶分子的预倾斜
(pre-tilt)的方向控制电压, 以在 DCE 178 和公共电极 270 之间产生方向控制
电场。在形成数据线 171 的步骤中形成 DCE 178。

以下将详细地描述 TFT 阵列面板的层状结构。

20 多条栅极线 121 和多对第一和第二存储电极线 131a 和 131b 形成在绝缘
基板 110 上。

每一条栅极线 121 大体上沿横向延伸, 它包括: 形成第一和第二栅极电
极 123ab 和 123c 的多对支线, 以及用来接收外部器件信号的展宽端部 125。

25 每一条存储电极线 131a 或 131b 大体上沿横向延伸, 尽管它有一些弯曲
处。每一对存储电极线 131a 和 131b 包括形成第一至第四存储电极 133a、
133b、134a 和 134b 的多套分支。第一和第二存储电极 133a 和 133b 分别在
纵向上从第一和第二存储电极线 131a 和 131b 中分出。第三和第四存储电极
134a 和 134b 在纵向上从第一和第二存储电极线 131a 和 131b 中分支, 它们
发生弯曲以在斜方向上延伸。第一存储电极线 131a 和第二存储电极线 131b
30 具有反演对称性 (inversion symmetry)。

栅极线 121 和存储电极线 131a 和 131b 优选是由 Al、Cr 或它们的合金,

Mo 或 Mo 合金制成。如果有必要，栅极线 121 和存储电极线 131a 和 131b 包括第一层和第二层，第一层优选地由具有良好物理和化学特性的 Cr 合金或 Mo 合金制成，第二层优选地由具有低电阻率的 Al 合金或 Ag 合金制成。

栅极绝缘层 140 形成在栅极线 121 和存储电极线 131a 和 131b 上。

5 半导体层 151、154ab 和 154c 优选是由非晶硅构成，它们形成在栅极绝缘层 140 上。半导体层 151、154ab 和 154c 包括：形成薄膜晶体管沟道的多个第一和第二沟道半导体 154ab 和 154c，以及设置在数据线 171 下面的多个数据线半导体 151。

10 欧姆接触层 161、163ab、163c、165a、165b 和 165c 形成在半导体层 151、154ab 和 154c 上，上述欧姆接触层优选地由硅化物或重掺杂有 n 型杂质的 n^+ 氢化非晶硅制成。

15 多条数据线 171 形成在欧姆接触层 161、163ab、163c、165a、165b 和 165c 以及栅极绝缘层 140 上，它们包括：多个第一源极电极 173ab，多个第二源极电极 173c，多个第一、第二和第三漏极电极 175a、175b 和 175c，以及多个 DCE 178 和 178a-178e。

20 数据线 171 在纵向上延伸，且与栅极线 121 交叉以限定多个像素。第一源极电极 173ab 从数据线 171 处分支，且延伸到欧姆接触层的部分 163ab 上。第一和第二漏极电极 175a 和 175b 位于欧姆接触层的部分 165a 和 165b 上，关于第一源极电极 173ab 而彼此相对设置，并与第一源极电极 173ab 隔开。第二源极电极 173c 和第三漏极电极 175c 位于彼此相对的各部分 163c 和 165c 上。每一条数据线 171 包括一个展宽的端部 179，用来接收外部器件的数据电压。

25 DCE 178 和 178a-178e 定位在由栅极线 121 和数据线 171 相交叉定义的像素区中。每一个 DCE 178 和 178a-178e 包括一个茎部 (stem) 178、从茎部 178 倾斜地延伸出的一对倾斜分支 178d 和 178e、从茎部 178 在横向上延伸出的横向分支 178c、和从横向分支 178c 倾斜延伸出并在纵向上延伸的一对弯曲分支 178a 和 178b。

30 数据线 171、源极电极 173ab 和 173c、漏极电极 175a-175c，以及 DCE 178 和 178a-178c 优选地由 Al、Cr 或它们的合金、Mo 或 Mo 合金制成。如果有必要，数据线 171、源极电极 173ab 和 173c、漏极电极 175a-175c、和 DCE 178 和 178a-178e 包括第一层和第二层，第一层优选地由具有良好物理和化学特

性的 Cr 合金或 Mo 合金制成，第二层优选地由具有低电阻率的 Al 合金或 Ag 合金制成。

钝化层 180 形成在数据线 171、源极电极 173ab 和 173c、漏极电极 175a-175c 以及 DCE 178 和 178a-178e 上，而钝化层 180 优选由氮化硅或有机绝缘体制成。

钝化层 180 和栅极绝缘层 140 提供有露出第一和第二漏极电极 175a 和 175b 的多个接触孔 181 和 182、露出栅极线 121 的端部 125 的多个接触孔 183、露出数据线 171 的端部 179 的多个接触孔 184、露出存储电极线 131 的多个接触孔 185 以及露出第二源极电极 173c 的多个接触孔 185。

10 多个 PE 190、多个接触辅助部分 95 和 97、和多个连接件 (connection) 92 形成在钝化层 180 上。

每一个 PE 190 分别通过接触孔 181 和 182 连接第一和第二漏极电极 175a 和 175b。PE 190 有一个横向切口 (cutout) 191 和多个倾斜切口 192a、192b、193a、193b、194a 和 194b。横向切口 191 将 PE 190 等分成上半部和下半部，且倾斜切口 192a、192b、193a、193b、194a 和 194b 相对于横向切口 191 具有反演对称性。一些切口 191、192a、192b、194a 和 194b 与 DCE 178 和 178a-178e 重叠 (overlap)，而其它的切口 193a 和 193b 重叠在存储电极 133a 和 133b 上。

20 连接件 92 通过接触孔 185 连接到存储电极线 131 上，并通过接触孔 186 连接到第二源极电极 173c。

接触辅助部分 95 和 97 分别通过接触孔 183 和 184 连接到栅极线 121 的露出端部 125 和数据线 171 的露出端部 179。

PE 190、连接件 92、以及接触辅助部分 95 和 97 优选地由 IZO 或 ITO 形成。

25 总之，每一个 PE 190 有多个切口 191、192a、192b、193a、193b、194a 和 194b，并且一些切口 191、192a、192b、194a 和 194b 与 DCE 178 和 178a-178e 重叠。将 DCE 178 和 178a-178e 与切口 191、192a、192b、194a 和 194b 排列，结果从俯视图上看，通过切口 191、192a、192b、194a 和 194b 露出 DCE 178 和 178a-178e。

30 切口 191、192a、192b、193a、193b、194a 和 194b 把 PE 190 分成多个子区 (subarea)，且位于子区上的液晶区被称为域 (domain)。关于切口彼此

相对设置的域具有不同的倾斜方向，且基于倾斜方向将它们分成四组。

DCE 178 和 178a-178e 连接 DCE TFT，而 PE 190 连接第一和第二 PE TFT。

5 根据本发明的另一个实施例，DCE 178 和 178a-178e 包括基本上与栅极线 121 相同的层。位于 DCE 178 和 178a-178e 上的钝化层 180 部分可以去除以形成多个开口 (opening)。

上部面板 200 将不再详细描述。

10 用于防止光泄露的黑底 (black matrix) 220 以及多个红、绿和蓝滤色片 230 和公共电极 270 形成在上基板 210 上。公共电极 270 优选地由透明导体例如 ITO 或 IZO 制成，上基板 210 优选地由透明绝缘材料例如玻璃制成。

使包含在液晶层 3 中的多个液晶分子排列，以使在不存在电场的情况下它们的方向 (director) 与下和上基板 110 和 210 相垂直。液晶层 3 具有负的介质各向异性。

15 对准 TFT 阵列面板 110 和滤色片面板 200，以使 PE 190 与滤色片 230 相匹配且重叠。这样，像素区被切口 191、192a、192b、193a、193b、194a 和 194b 划分成多个域。通过 DCE 178 和 178a-178e 稳定每一域中的液晶层 3 的排列。

20 本实施例举例说明了具有负介质各向异性和相对于基板 110 和 210 的不匀质排列的液晶层 3。然而，液晶层 3 可有正介质各向异性和相对于基板 110 和 210 的匀质排列 (homogeneous alignment)。

依照本发明另一实施例的 TFT 阵列面板可用四个光蚀刻 (photo-etching) 步骤制造。在这种情况下，半导体层可与数据线、源极电极、漏极电极、DCE、和下面的欧姆接触层具有基本上相同的平面形状，上述的半导体层是借助单一光刻胶构图形成。

25 在上述的液晶显示器结构中，域的划分是通过像素电极的孔径 (aperture) 进行的，域的稳定性是通过方向控制电极和存储电极增强的。因此，域的划分取决于 PE 孔径、方向控制电极和存储电极的设置，且域的稳定性也受到这种设置的很大影响。

30 依照本发明另一实施例的用于 LCD 的一个示例性 TFT 阵列面板将结合附图 6 详细地描述。

图 6 是依照本发明另一实施例的 LCD 的布局图。

如图 6 所示,源极电极 173ab 有一个 W 形,它部分地围绕漏极电极 175a 和 175b,以致于增大了 TFT 的沟道宽度。

图 6 所示的 TFT 阵列面板的其余结构与图 2 所示的结构相似。

依照本发明再一实施例的用于 LCD 的一个示范性 TFT 阵列面板将结合
5 附图 7 详细地描述。

图 7 是依照本发明再一实施例的 LCD 的布局图。

如图 7 所示,给 PE190 附加提供了远离 PE 190 的上边界的 PE 190 端的一对倾斜切口 194a 和 194b,和与切口 194a 和 194b 相对的一对另外的倾斜切口 195a 和 195b,使得 PE 190 的一个桥连接部件关于切口 194a、194b、
10 195a 和 195b 相对设置。

图 7 所示的 TFT 面板的其余结构与图 2 所示的结构相似。

如上所述,通过存储电极给 DCE 施加公共电压稳定了三色 LCD 以及包括白色像素的四色 LCD 中的结构。

虽然本发明已结合优选实施例介绍如上,然而其并非用来限定本发明,
15 本领域技术人员在不脱离本发明的精神和范围内,可作各种更动与替换,因此本发明的保护范围应当由所附的权利要求所界定。




图 1




图 2




图 4




图 5




图 6




图 7

专利名称(译)	用于液晶显示器的薄膜晶体管面板		
公开(公告)号	CN1515948A	公开(公告)日	2004-07-28
申请号	CN200310114787.6	申请日	2003-12-13
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星电子株式会社		
[标]发明人	洪性奎 梁英喆 金钟来 申曠周 金熙燮		
发明人	洪性奎 梁英喆 金钟来 申曠周 金熙燮		
IPC分类号	G02F1/1368 G02F1/1343 G02F1/136 G02F1/1362 H01L21/00 H01L21/77 H01L27/12 H01L29/786 H01L31/20		
CPC分类号	H01L27/1214 G02F1/13624 H01L27/12 H01L27/124		
代理人(译)	李晓舒 魏晓刚		
优先权	1020020079692 2002-12-13 KR		
其他公开文献	CN100385322C		
外部链接	Espacenet SIPO		

摘要(译)

提供一种用于液晶显示器的薄膜晶体管阵列面板，其包括：一对第一和第二栅极线；与栅极线以绝缘方式相交叉的数据线；提供公共电压的存储电极线；像素电极，形成在由第一和第二栅极线与数据线相交叉限定的像素区中，且包括被切口划分的多个子区；方向控制电极，形成在像素区中且包括与至少一个切口相重叠的部分；第一薄膜晶体管，连接像素电极、第一信号线和第三信号线；第二薄膜晶体管，连接像素电极、第二信号线和第三信号线；第三薄膜晶体管，连接方向控制电极、第二信号线和第四信号线。

