



(12) 发明专利申请

(10) 申请公布号 CN 101783120 A

(43) 申请公布日 2010.07.21

(21) 申请号 200911000261.9

(22) 申请日 2009.12.24

(30) 优先权数据

326807/2008 2008.12.24 JP

(71) 申请人 卡西欧计算机株式会社

地址 日本东京都

(72) 发明人 平山隆一

(74) 专利代理机构 永新专利商标代理有限公司

72002

代理人 郭少俊 王英

(51) Int. Cl.

G09G 3/36 (2006.01)

G02F 1/133 (2006.01)


权利要求书 3 页 说明书 10 页 附图 19 页

(54) 发明名称

液晶显示装置

(57) 摘要

一种液晶显示装置包括具有第一寄生电容的第一组像素电极、具有第二寄生电容的第二组像素电极、公共电极、分别介于所述公共电极与所述第一组以及第二组像素电极之间的液晶、以及驱动器电路,所述驱动器电路根据第一寄生电容确定第一公共电压并且在所述第一组像素电极的写周期期间向所述公共电极提供所述第一公共电压,以便基本补偿由所述第一寄生电容引起的所述第一组像素电极中的电压降,所述驱动器电路根据所述第二寄生电容确定第二公共电压并且在所述第二组像素电极的写周期期间向所述公共电极提供所述第二公共电压,以便基本补偿由于所述第二寄生电容引起的所述第二组像素电极中的电压降。



1. 一种液晶显示装置,包括液晶显示部分和驱动器电路部分,

其中,所述液晶显示部分包括:

一组第一扫描线、第二扫描线以及数据线,

经由第一开关元件连接到所述数据线的所述第一像素电极,所述第一开关元件由所述第一扫描线控制;

经由第二开关元件连接到所述数据线的第二像素电极,所述第二开关元件由所述第二扫描线控制;以及

公共电极,用于将电压施加到分别设置在所述第一电极和所述第二电极之上的液晶,

其中,所述第一像素电极和所述第二像素电极设置在所述第一扫描线和所述第二扫描线之间,并且所述第一像素电极和所述第二像素电极在不同的写周期内被写入相应的显示信号电压,所述显示信号电压对于每个灰度级具有两个不同的电平,定义显示信号电压的中心电压作为所述两个不同的电平的中间,并且

其中,所述驱动器电路部分向所述公共电极提供公共电压,使得所述第一像素电极的写周期期间的提供到所述公共电极的所述公共电压和所述中心电压之间的电压差,能够被设置成与所述第二像素电极的写周期期间的提供到所述公共电极的所述公共电压和所述中心电压之间的电压差不同。

2. 根据权利要求1所述的液晶显示装置,其中,所述第一像素电极和所述第一扫描线之间的寄生电容大于所述第二像素电极和所述第二扫描线之间的寄生电容,并且

其中,所述驱动器电路部分向所述公共电极提供所述公共电压,使得所述第一像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差大于所述第二像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差。

3. 根据权利要求1所述的液晶显示装置,其中,所述驱动器电路部分提供所述公共电压,使得所述第一像素电极的写周期期间的所述电压差基本等于在所述第一像素电极的所述写周期结束时断开所述第一开关元件时产生的吸合电压,并且使得在所述第二像素电极的所述写周期期间的所述电压差基本等于在所述第二像素电极的所述写周期结束时断开所述第二开关元件时产生的吸合电压。

4. 根据权利要求1所述的液晶显示装置,其中,所述第一像素电极和所述第二像素电极在所述第一扫描线和所述第二扫描线的延伸方向上彼此相邻设置。

5. 根据权利要求1所述的液晶显示装置,其中,所述第一像素电极和所述第二像素电极彼此相邻设置在所述数据线的两侧。

6. 根据权利要求1所述的液晶显示装置,其中,所述驱动器电路部分包括存储器,所述存储器存储与所述第一像素电极和所述第一扫描线之间的寄生电容相关的信息以及与所述第二像素电极和所述第二扫描线之间的寄生电容相关的信息,并且

其中,所述驱动器电路部分根据存储在所述存储器中的与所述寄生电容相关的信息提供所述公共电压。

7. 根据权利要求1所述的液晶显示装置,其中,所述第一像素电极和所述第一扫描线之间的寄生电容小于所述第二像素电极和所述第二扫描线之间的寄生电容,并且

其中,所述驱动器电路部分向所述公共电极提供所述公共电压,使得所述第一像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差小于所述第二像素电

极的写周期期间的所述公共电压和所述中心电压之间的所述电压差。

8. 根据权利要求 1 所述的液晶显示装置,其中,在所述液晶显示部分中,所述第一像素电极和所述第一扫描线之间的空间比所述第二像素电极和所述第二扫描线之间的空间窄,并且

其中,所述驱动器电路部分向所述公共电极提供所述公共电压,使得所述第一像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差大于所述第二像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差。

9. 根据权利要求 1 所述的液晶显示装置,其中,在所述液晶显示部分中,所述第一像素电极和所述第一扫描线之间的空间比所述第二像素电极和所述第二扫描线之间的空间宽,并且

其中,所述驱动器电路部分向所述公共电极提供所述公共电压,使得所述第一像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差小于所述第二像素电极的写周期期间的所述公共电压和所述中心电压之间的所述电压差。

10. 根据权利要求 1 所述的液晶显示装置,还包括提供有与所述公共电极相同的电压的辅助电容电极。

11. 一种液晶显示装置,包括:

具有第一寄生电容的第一组像素电极;

具有第二寄生电容的第二组像素电极;

公共电极;

分别介于所述公共电极与所述第一组以及第二组像素电极之间的液晶;以及

驱动器电路,所述驱动器电路根据所述第一寄生电容确定第一公共电压,并且在所述第一组像素电极的写周期期间向所述公共电极提供所述第一公共电压,以便基本补偿由所述第一寄生电容引起的所述第一组像素电极中的电压降,所述驱动器电路根据所述第二寄生电容确定第二公共电压,并且在所述第二组像素电极的写周期期间向所述公共电极提供所述第二公共电压,以便基本补偿由所述第二寄生电容引起的所述第二组像素电极中的电压降。

12. 根据权利要求 11 所述的液晶显示装置,还包括存储与所述第一和第二寄生电容相关的信息的存储器,

其中,所述驱动器电路根据存储在所述存储器中的所述信息确定所述第一和第二公共电压。

13. 根据权利要求 11 所述的液晶显示装置,还包括均在横向方向上延伸的第一扫描线 and 第二扫描线,

其中,所述第一组中的像素电极和所述第二组中的像素电极在沿所述横向方向延伸的一行中交替布置,并且设置在所述第一和第二扫描线之间,并且

其中,每对相邻的像素电极共享单条数据线,所述每对相邻的像素电极中的一个属于所述第一多个而另一个属于所述第二多个。

14. 根据权利要求 11 所述的液晶显示装置,其中,所述第一寄生电容不同于所述第二寄生电容,并且所述第一公共电压不同于所述第二公共电压。

15. 根据权利要求 11 所述的液晶显示装置,其中,所述第一寄生电容等于所述第二寄

生电容,并且所述第一公共电压等于所述第二公共电压。

16. 一种用于制造液晶显示装置的方法,包括:

制备液晶器件,所述液晶器件包括:

具有第一寄生电容的第一组像素电极,

具有第二寄生电容的第二组像素电极,

公共电极,

分别介于所述公共电极与所述第一组以及第二组像素电极之间的液晶,

向所述公共电极提供公共电压的驱动器电路,以及

用于存储与所述第一和第二寄生电容相关的信息的存储器;

获取与所述第一和第二寄生电容相关的信息;

在所述存储器中存储与所述第一和第二寄生电容相关的信息;以及

对所述驱动器电路进行编程,使得基于存储在所述存储器中的信息,所述驱动器电路确定第一公共电压并且在所述第一组像素电极的写周期期间向所述公共电极提供所述第一公共电压,以便基本补偿由所述第一寄生电容引起的所述第一组像素电极中的电压降,并且使得基于存储在所述存储器中的信息,所述驱动器电路确定第二公共电压并且在所述第二组像素电极的写周期期间向所述公共电极提供所述第二公共电压,以便基本补偿由所述第二寄生电容引起的所述第二组像素电极中的电压降。

17. 根据权利要求 16 所述的方法,其中,所述液晶器件还包括均在横向方向上延伸的第一扫描线和第二扫描线,其中,所述第一组中的像素电极和所述第二组中的像素电极在沿所述横向方向上延伸的一行中交替布置,并且设置在所述第一和第二扫描线之间,并且

其中,每对相邻的像素电极共享单条数据线,所述每对相邻的像素电极中的一个属于所述第一多个而另一个属于所述第二多个。

18. 根据权利要求 16 所述的方法,其中,所述第一寄生电容不同于所述第二寄生电容,并且所述第一公共电压不同于所述第二公共电压。

19. 根据权利要求 16 所述的方法,其中,所述第一寄生电容等于所述第二寄生电容,并且所述第一公共电压等于所述第二公共电压。

20. 根据权利要求 16 所述的方法,其中,获取与所述第一和第二寄生电容相关信息的步骤包括如下步骤中的至少一个:在改变所述第一和第二公共电压的电平的同时观察显示质量;观测所述第一和第二像素电极相对于扫描线的位置偏移;以及通过经验或理论公式计算由所述第一和第二寄生电容引起的所述各个电压降的量。

液晶显示装置

[0001] 相关申请的交叉引用

[0002] 本申请基于 2008 年 12 月 24 日提交的在先日本专利申请 No. 2008-326807 并且要求其优先权, 在这里将其全部内容并入作为参考。

技术领域

[0003] 本发明涉及一种液晶显示 (LCD) 装置。

背景技术

[0004] 近年来, 已经开发了采用薄膜晶体管 (TFT) 作为开关元件的有源矩阵型液晶显示 (LCD) 装置。在有源矩阵型 LCD 装置的显示区域, 提供了以矩阵形式设置的多个像素、用于依次逐行扫描所述像素的多条扫描线、以及用于提供将被写入各个像素的数据的多条数据线。每个像素设置有作为开关元件的 TFT, 所述 TFT 具有连接到扫描线的栅极电极和连接到数据线的漏极电极; 连接到 TFT 源极电极的像素电极; 电压被设置成对所有像素相同的公共电极; 以及具有辅助电容, 其用于存储电荷以保持像素电极和公共电极之间电压差在预定电压差。这里, 在像素电极和公共电极之间例如设置提供了其取向状态根据像素电极和公共电极之间的电压差而改变的液晶。

[0005] 在显示区域的外周, 设置连接到扫描线以经由扫描线扫描 TFT (TFT 的导通 / 截止控制) 的栅极驱动器, 以及连接到数据线以经由数据线向每个像素 (包括辅助电容和液晶等等) 输出指定数据电压的数据驱动器。

[0006] 有源矩阵型 LCD 装置常作为监视器被并入小型移动设备, 例如移动电话、数字摄像机等等。在这种情况下, 优选将显示区域外周形成的框架制成得尽可能的窄。因此, 占据大量区域的栅极驱动器和源极驱动器共同形成在框架的一侧。利用栅极驱动器和源极驱动器的这种布置, 还可以简化它们的安装处理。然而, 在这种情况下, 由于栅极驱动器和源极驱动器的位置, 扫描线和 / 或数据线需要围绕显示区域 (框架) 外周铺设很长距离。为了减小“围绕 - 铺设”区域的面积, 设计了用于像素的连接结构, 其中扫描线的数量增大一倍并且信号线的数量减半。

[0007] 图 18 是示出了显示屏中像素的示例性连接的示意图, 其被设计作为实现这种窄框架的方法。这里相邻的两个像素 $P(i, j)$ 共享一条数据线 $S(i)$ 。在这种情况下, 对应这两个像素 $P(i, j)$ 的 TFT 分别连接到不同的扫描线 $G(j)$ 。

[0008] 例如, 在图 18 中, 左上像素 $P(1, 1)$ 的 TFT 被连接到扫描线 $G(1)$ 和数据线 $S(1)$, 并且右侧紧邻的像素 $P(1, 2)$ 的 TFT 被连接到扫描线 $G(2)$ 和数据线 $S(1)$ 。像素 $P(1, 1)$ 和 $P(1, 2)$ 被布置在扫描线 $G(1)$ 和扫描线 $G(2)$ 之间。

[0009] 图 19 示出了当视频信号 V_{sig} 被写入到前述有源矩阵型 LCD 装置的像素 (i, j) 上时扫描线 $G(j)$ 的扫描方向 (相应扫描信号波形), 并且还示出了在共享数据线 $S(i)$ 的相邻像素 $P(i, j)$ 之间的写顺序。例如, 连接至数据线 $S(1)$ 的像素 $P(1, j)$ 按照像素 $P(1, 1)$ 、 $P(1, 2)$ 、 $P(1, 3)$ 、 $P(1, 4)$ 的顺序被写入。

[0010] 在如上所述用于将信号线数量减半的像素连接中,每行中的像素——尤其是在行方向上相邻设置的像素——分别连接至相对于像素设置在不同侧面上的扫描线。因此,例如,如图 20 所示,如果在垂直于扫描线的延伸方向上像素电极的位置存在位置偏移(即,对准误差(alignment error)),在像素电极和扫描线之间生成的寄生电容 C_{gs1} 、 C_{gs2} 在扫描线的延伸方向上彼此相邻设置的像素之间具有不同值。在这种情况下,即使当相同电压电平的显示信号电压被写入到在扫描线的延伸方向上相邻设置的每个像素时,如图 21 所示,在完成写显示信号电压时生成的相应电平偏移电压 $\Delta V1$ 、 $\Delta V2$ 在扫描线的延伸方向上的相邻像素之间不同,产生降低图像质量的问题。图 21 示出了图 20 的像素 $P(1,1)$ 和 $P(1,2)$ 处的电压变化。

发明内容

[0011] 本发明是考虑到常规技术中的所述问题而设计的,并且旨在提供一种能够防止图像质量下降的 LCD 装置,例如,即使在垂直于扫描线的延伸方向上在像素电极中存在位置偏移(positional displacement)时。

[0012] 本发明的其他或独有的特征和优点将在随后的说明书中进行阐述,并且部分可以从说明书中显而易见,或者可以通过对本发明的实施中获悉。本发明的目的和其他优点将通过在撰写的说明书及其权利要求以及附图中特别指出的结构意识和获得。

[0013] 为了实现这些以及其他优点并根据本发明目的,如具体表现和广泛描述的,一方面,本发明提供一种液晶显示装置,包括液晶显示部分和驱动器电路部分,其中,所述液晶显示部分包括:一组第一扫描线、第二扫描线以及数据线,经由第一扫描线控制的第一开关元件而连接到数据线的第二像素电极;经由第二扫描线控制的第二开关元件而连接到数据线的第二像素电极;以及公共电极,用于将电压施加到分别设置在第一电极和第二电极之上的液晶,其中,所述第一像素电极和第二像素电极设置在所述第一扫描线和第二扫描线之间,并且在不同的写周期中所述第一像素电极和第二像素电极被写入相应的显示信号电压,所述显示信号电压对于每个灰度级具有两个不同的电平,定义显示信号电压的中心电压作为所述两个不同的电平的中间,并且其中,所述驱动器电路部分向所述公共电极提供公共电压,使得在第一像素电极的写周期期间的提供到公共电极的公共电压和所述中心电压之间的电压差可被设置为与在第二像素电极的写周期期间的提供到公共电极的公共电压和所述中心电压之间的电压差不同。

[0014] 另一方面,本发明提供一种液晶显示装置,包括具有第一寄生电容的第一组像素电极、具有第二寄生电容的第二组像素电极、公共电极、分别介于所述公共电极与所述第一组以及第二组像素电极之间的液晶、以及驱动器电路,所述驱动器电路根据第一寄生电容确定第一公共电压,并且在第一组像素电极的写周期期间向所述公共电极提供所述第一公共电压,以便基本补偿由于所述第一寄生电容引起的第一组像素电极中的电压降,所述驱动器电路根据所述第二寄生电容确定第二公共电压,并且在所述第二组像素电极的写周期期间向所述公共电极提供所述第二公共电压,以便基本补偿由于所述第二寄生电容引起的所述第二组像素电极中的电压降。

[0015] 另一方面,本发明提供一种用于制造液晶显示装置的方法,所述方法包括制备液晶器件,所述液晶器件包括具有第一寄生电容的第一组像素电极、具有第二寄生电容的第

二组像素电极、公共电极、分别介于所述公共电极与第一组以及第二组像素电极之间的液晶、向所述公共电极提供公共电压的驱动器电路、以及用于存储与所述第一和第二寄生电容相关的信息的存储器；获取与所述第一和第二寄生电容相关的信息；在所述存储器中存储与所述第一和第二寄生电容相关的信息；以及对所述驱动器电路进行编程，使得基于存储在所述存储器中的信息，所述驱动器电路确定第一公共电压，并且在第一组像素的写周期期间向所述公共电极提供所述第一公共电压，以便基本补偿由所述第一寄生电容引起的第一组像素电极中的电压降，并且使得基于存储在所述存储器中的信息，驱动器电路确定第二公共电压，并且在第二组像素电极的写周期期间向所述公共电极提供所述第二公共电压，以便基本补偿由所述第二寄生电容引起的第二组像素电极中的电压降。

[0016] 根据本发明的这些方面及其其他优点，即使在垂直于扫描线的延伸方向上在像素电极中发生位置偏移时，能够防止图像质量的降低。

[0017] 应当理解，前面的概述以及以下详细说明均是示例性和解释性的，旨在提供所要求保护的发明的进一步解释。

附图说明

[0018] 包括在说明书之中并构成说明书一部分的附图，示出了本发明的实施例，并且与以上给出的概述和下面给出的详细说明一起用于解释本发明的原理。

[0019] 图 1 为示出了根据本发明实施例的 LCD 装置的示意性俯视图。

[0020] 图 2 为示出了根据本发明实施例的 LCD 装置的示意性截面图。

[0021] 图 3 为示出了 LCD 部分中像素布置的示意图。

[0022] 图 4 为 LCD 部分的等效电路图。

[0023] 图 5 为像素的俯视图。

[0024] 图 6 为像素的截面图。

[0025] 图 7 为驱动器电路的方框结构图。

[0026] 图 8 为示出了在各个扫描线中扫描信号示例的时序图。

[0027] 图 9 为扫描线驱动器电路的示意性结构图。

[0028] 图 10 示出了保持电路的示例。

[0029] 图 11 示出了数据线驱动器电路的示例。

[0030] 图 12A 示出了当 ΔV_2 的绝对值大于 ΔV_1 的绝对值时公共信号的示例。

[0031] 图 12B 示出了当 ΔV_1 的绝对值等于 ΔV_2 的绝对值时公共信号的示例。

[0032] 图 12C 示出了当 ΔV_2 的绝对值小于 ΔV_1 的绝对值时公共信号的示例。

[0033] 图 13 示出了当 ΔV_2 的绝对值大于 ΔV_1 的绝对值时公共信号和写入到液晶的电压之间的关系。

[0034] 图 14 示出了当 ΔV_2 的绝对值小于 ΔV_1 的绝对值时公共信号和写入到液晶的电压之间的关系。

[0035] 图 15 示出了在各个扫描线中扫描信号的变化。

[0036] 图 16A 示出了当 ΔV_2 的绝对值大于 ΔV_1 的绝对值时公共信号的变化。

[0037] 图 16B 示出了当 ΔV_2 的绝对值小于 ΔV_1 的绝对值时公共信号的变化。

[0038] 图 17A 示出了在线反转驱动或点反转驱动情况下显示信号电压和公共信号之间

的关系,并且示出了 ΔV_2 的绝对值大于 ΔV_1 的绝对值的情况。

[0039] 图 17B 示出了在线反转驱动或点反转驱动情况下显示信号电压和公共信号之间的关系,并且示出了 ΔV_2 的绝对值小于 ΔV_1 的绝对值的情况。

[0040] 图 18 为示出了传统技术中像素布置的示图。

[0041] 图 19 为传统技术中用于各个扫描线的选择顺序的说明性示图。

[0042] 图 20 为传统技术中用于每个像素的寄生电容的说明性示图。

[0043] 图 21 为传统技术中用于吸合电压的说明性示图。

具体实施方式

[0044] 现在将参考附图描述实现本发明的示范性实施例。在示范性实施例中,用于每个 LCD 装置的驱动电压由根据该 LCD 装置的完成情况规定并存储的数据调整的情况通过示例的方式进行解释。

[0045] 如图 1 和 2 所示,根据本发明实施例的 LCD 装置 1 由布置将在下面描述的多个像素的 LCD 部分 10,以及控制 LCD 部分 10 中每个像素的驱动器电路 11 组成。

[0046] LCD 部分 10 被配置成在两基板 10a 和 10b 之间夹置液晶 LC,所述两个基板彼此相对布置并且利用密封材料 10c 连接。如图 3 和 4 所示,在一个基板 10b 的相对表面上形成有以矩阵形式布置的多个像素 $P(i, j)$ 、用于每隔规定数量顺序扫描各个像素 $P(i, j)$ 的多条扫描线 $G(j)$ 、以及用于提供将被写入到各个像素 $P(i, j)$ 上的显示信号电压的多条数据线 $S(j)$ 。每个像素 $P(i, j)$ 设置有作为开关元件的 TFT,所述 TFT 具有连接到扫描线 $G(j)$ 的栅极电极和连接到数据线 $S(j)$ 的漏极电极;连接到所述 TFT 的源极电极的像素电极“pix”;以及辅助电容 C_{cs} ,其用于存储电荷以在像素电极 pix 和形成在另一基板 10a 上的公共电极 G_n 之间以规定电压差来保持电压差。这里 $i = 1, 2, 3, \dots, x$, 并且 $j = 1, 2, 3, \dots, y$ 。公共电极 G_n 被配置成当提供有公共信号 V_{com} 时对所有像素采用公共反向电压。也就是说,例如,公共电极 G_n 形成在另一基板 10a 相反表面的整个区域上。

[0047] 这里,布置数据线 $S(i)$ 和扫描线 $G(j)$ 以便彼此交叉。每个像素 $P(i, j)$ 在通过 TFT 临近它们交叉的位置被连接到数据线 $S(i)$ 之一和扫描线 $G(j)$ 之一,其中 TFT 如上所述被用作开关元件。而且,对每两个像素来说,连接彼此相邻的像素以共享一条数据线 $S(i)$ 。另外,用于这两个像素 $P(i, j)$ 的相应 TFT 分别连接到不同的扫描线 $G(j)$ 。

[0048] 例如,在图 3 和 4 中,左上像素 $P(1, 1)$ 的 TFT 被连接到扫描线 $G(1)$ 和数据线 $S(1)$, 并且右侧紧邻的像素 $P(1, 2)$ 的 TFT 被连接到扫描线 $G(2)$ 和数据线 $S(1)$ 。像素 $P(1, 1)$ 和 $P(1, 2)$ 被布置在扫描线 $G(1)$ 和扫描线 $G(2)$ 之间。

[0049] 另外,像素 $P(1, 2)$ 相对于像素 $P(1, 1)$ 相邻设置在数据线 $S(1)$ 的两侧。然而,像素 $P(1, 3)$ 相对于像素 $P(2, 1)$ 被设置成不在任何数据线 $S(i)$ 的两侧,像素 $P(2, 1)$ 相邻设置在像素 $P(1, 1)$ 的相反侧。像素 $P(2, 1)$ 与像素 $P(2, 2)$ 相邻设置在数据线 $S(2)$ 的两侧。

[0050] 现在将参考图 5 和 6 描述像素 $P(i, j)$ 的具体结构。基板 10b 设置有包括栅极电极 51 的扫描线 $G(j)$ 。辅助电容线 48 与扫描线 $G(j)$ 被设置在相同的层上。也就是说,扫描线 $G(j)$ 和辅助电容线 48 同时一起形成。栅极绝缘膜 52 被设置在区域之上。例如由本征非晶硅构成的半导体薄膜 53 被设置在栅极绝缘膜 52 上。沟道保护膜 54 被设置在半导体膜 53 顶表面上的大致中心部分。例如由 n 型非晶硅构成的接触层 55、56 被设置在沟

道保护膜 54 的各侧上并且在位于沟道保护膜 54 各侧的半导体膜 53 的顶表面上。

[0051] 在接触层 55 上设置源极电极 57。在另一接触层 56 和栅极绝缘膜 52 上设置包括漏极电极 58 的数据线 $S(i)$ 。

[0052] 因此, TFT 由栅极电极 51、栅极绝缘膜 52、半导体膜 53、沟道保护膜 54、接触层 55, 56、源极电极 57 和漏极电极 58 构成。

[0053] 平坦化膜 59 被设置在包括 TFT 的栅极绝缘膜 52 上的整个结构上。在平坦化膜 59 中, 接触孔 60 形成在对应于源极电极 57 的规定位置。例如由 ITO 制成的像素电极“pix”形成在平坦化膜 59 上的规定位置。像素电极 pix 经由相应的接触孔 60 连接到源极电极 57。在该示例中, 像素电极 pix 的形状被形成为在扫描线 $G(j)$ 的延伸方向上彼此相邻设置的像素之间呈旋转对称。

[0054] 这里, 与像素电极 pix 重叠的辅助电容线 48 的一部分成为相应辅助电容电极, 并且因此所述辅助电容 C_{cs} 分别由该重叠部分形成。像素 $P(i, j)$ 中的辅助电容 C_{cs} 被分别配置成具有相同量 (amount) 的电容。辅助电容线 48 电连接至公共电极 G_n (因而采用与公共电极相同的电压)。也就是说, 公共信号 V_{com} 被施加到辅助电容线 48 以及公共电极 G_n 。

[0055] 在每个像素 $P(i, j)$ 处, 显示状况通过根据像素电极 pix 和公共电极 G_n 之间的电压差改变设置在像素电极 pix 和公共电极 G_n 之间的液晶的对准状态来控制。

[0056] 因为液晶 LC 被夹置在像素电极 pix 和公共电极 G_n 之间, 从而形成液晶电容 C_{lc} , 并且液晶电容 C_{lc} 的量被配置成在各个像素中均相等。此外, 可以在基板 10b 上设置公共电极 G_n 。因此, 该实施例能够适于面内 (in-plane) 电场方法以及垂直电场方法, 在面内电场方法中, 在沿基板表面的方向上生成电压差并且将其施加到液晶, 在垂直电场方法中, 在两基板之间生成电压差并且将其施加到液晶。

[0057] 返回图 1 和 2, 数据线 $S(i)$ 和扫描线 $G(j)$ 电连接通过线组 20S、20G 被组装和设置在 LCD 部分 10 右侧的驱动器电路 11 上, 所述线组 20S、20G 被布置在基板 10b 上的 LCD 部分 10 的外周区域。公共电极 G_n 通过经由例如树脂制成的传导材料电连接至基板 10b 上的布线, 电连接至驱动器电路 11。

[0058] 在 LCD 部分 10, 数据线 $S(i)$ 被形成为在与驱动器电路 11 平行的方向上延伸, 并且扫描线 $G(j)$ 被形成为朝驱动器电路 11 延伸。通过使用所述布线结构, 与被设置在扫描线方向上的每个像素与各个不同的数据信号线相关联的结构相比, 线组 20S 的宽度 (即, 组中布线的数量) 可被减半。

[0059] 如图 7 所示, 驱动器电路 11 被配置成包括: 驱动扫描线 $G(j)$ 的扫描线驱动器电路 22; 驱动数据线 $S(i)$ 的数据线驱动器电路 23; 驱动公共电极 G_n 和辅助电容线 48 的公共电极驱动器电路 28; 处理预定参考电压 V_{cc} 并且向驱动器电路 11 输出所需各种驱动电压的电源调整电路 24; 临时存储例如从外部输入的图像数据的图像存储器 25; 存储对于特定 LCD 装置 1 的特定信息的特定信息存储器 26; 以及通过输出各种控制信号至上述驱动器而使各驱动器电路同步的控制器 27, 后面将描述所述控制信号。

[0060] 如图 8 所示, 扫描线驱动器电路 22 根据从控制器 27 输出的垂直同步信号 V_s 、以及被用作为水平同步信号 H_s 的第一栅极时钟信号 $GCK1$ 和第二栅极时钟信号 $GCK2$ 输出扫描信号到扫描线 $G(j)$ 。第一栅极时钟信号 $GCK1$ 和第二栅极时钟信号 $GCK2$ 为彼此在相位上相反的方波信号。

[0061] 如图 9 所示,扫描线驱动器电路 22 主要部分的示意性结构被构建成顺序布置保持电路 101、102、103、104、...,保持电路的数量与扫描线(y 行)的数量相等。每个保持电路包括:输入端子 IN;输出端子 OUT;重置端子 RST;时钟信号输入端子 CK;高电压电源输入端子 Th;以及低电压电源输入端 T1。第一行中保持电路 101 的输入端子 IN 提供有垂直同步信号 Vs 以作为用于第一行的输入信号。在随后的行中,保持电路的输入端子 IN 提供有来自先前保持电路的输出信号。保持电路的重置端子 RST 提供有来自随后的保持电路的输出信号。在最后一行(例如,第 y 行)的保持电路的重置端子 RST 能够提供有不同的重置信号 END,或者可替换地,能够提供有第一行中保持电路 101 的输出信号。

[0062] 另外,奇数行中保持电路的时钟信号输入端子 CK 提供有第一栅极时钟信号 GCK1,而在偶数行中保持电路的时钟信号输入端子 CK 提供有第二栅极时钟信号 GCK2,所述第二栅极时钟信号 GCK2 与第一栅极时钟信号 GCK1 反相。每个保持电路的高电压电源输入端子 Th 提供有规定高电压 Vgh,而每个保持电路的低电压电源输入端子 T1 提供有预定低电压 Vgl。

[0063] 如图 10 所示,每个保持电路 101、102、103、104,...包括六个 MOS 场效应晶体管(在下文中被称为 MOS 晶体管)T11-T16 和电容 C。

[0064] 如图 8 所示,上述扫描线驱动器电路 22 响应垂直同步信号 Vs 持续一帧开始扫描。然后,扫描线驱动器电路 22 从第一扫描线 G(1) 向最后扫描线 G(y) 相继向每条扫描线执行电压输出,该电压输出根据第一栅极时钟信号 GCK1 和第二栅极时钟信号 GCK2 仅在规定周期期间从低电平电压 Vgl 切换至高电平电压 Vgh。

[0065] 也就是说,相继相对于扫描线 G(j),扫描线驱动器电路 22 导通连接到所选扫描线 G(j) 的 TFT(i, j),以便在那时被输出到数据线 S(i) 上的各个显示信号电压分别被写入到相应的像素 P(i, j)。

[0066] 因此,当选择奇数行的扫描线时,各个显示信号电压被写入到各个像素的与位于奇数列中的所选扫描线相关联的像素电极上,并且当选择偶数行的扫描线时,各个显示信号电压被写入到各个像素的与位于偶数列中的所选扫描线相关联的像素电极上。换句话说,依次选择相邻设置在特定行的像素两侧的奇数扫描线和偶数扫描线,使得各个显示电压被写入到位于这些扫描线之间的行中的所有像素上。

[0067] 根据由控制器 27 输入的水平同步信号 Hs、垂直同步信号 Vs、图像数据 Data、和参考时钟 CLK,数据线驱动器电路 23 在规定的定时将各个数据线 S(i) 的显示信号电压分别输出到设置在显示面板 11 中的相应数据线 S(i)。

[0068] 如图 11 所示,数据线驱动器电路 23 的功能块结构包括取样存储器 151、数据锁存电路 152、D/A 转换电路 (DAC) 153、以及显示信号电压发生电路 154。

[0069] 与控制器 27 输出的水平同步信号 Hs 和参考时钟信号 CLK 同步,取样存储器 151 从图像存储器 25 为与一条扫描线相关联的像素取得图像数据。取样存储器 151 为每条扫描线以从顶行到底行的顺序相继进行此操作。取样存储器 151 具有与数据线 S(i) 数量相等的数据存储区域。也就是说,相对于每条扫描线,取样存储器 151 取得对应于该扫描线的图像数据,并分别在数据线 S(i) 的相应数据存储区域存储所取得的图像数据。这里,图像数据包括应该在像素中显示的灰度级,并且每个像素的灰度级通过例如 8 比特数字数据进行表示。在这种情况下,8 比特的数字数据被存储在每个数据存储区域中。

[0070] 根据数据锁存电路 152 的要求,由取样存储器 151 取出的一个水平周期的图像数据从取样存储器 151 传送到数据锁存电路 152。在图像数据传送到数据锁存电路 152 时,取样存储器 151 开始取出下一行中的扫描线的图像数据,作为下一水平周期的图像数据。该处理与水平同步信号 H_s 同步执行。

[0071] 根据水平同步信号 H_s ,数据锁存电路 152 立即从取样存储器 152 取出一个水平周期的图像数据,并将所取出的图像数据输出至随后的 D/A 转换电路 153。

[0072] D/A 转换电路 153 由多个 DAC 部分 241 和多个输出放大电路 242 组成。通过适当地选择由显示信号电压发生电路 154 提供的显示信号电压, D/A 转换电路 153 将数据锁存电路 152 输出的各个图像数据转换成对应的模拟显示信号电压。这样产生的模拟显示信号电压经由输出放大电路 242 而施加到各条数据线 $S(i)$ 。

[0073] 此时,根据由控制器 27 输出的极性反转信号 $Po1$, D/A 转换电路 153 将数据锁存电路 152 输出的数字图像数据转换为模拟显示信号电压。具体而言,当极性反转信号 $Po1$ 处于高 V_{sh} 状态时, D/A 转换电路 153 执行将数据锁存电路 152 输出的图像数据转换为具有正极性的显示信号电压的 D/A 转换,而当极性反转信号 $Po1$ 处于低 V_{sl} 状态时, D/A 转换电路 153 执行将数据锁存电路 152 输出的图像数据转换为具有负极性的显示信号电压的 D/A 转换。换句话说,当极性反转信号 $Po1$ 处于高 V_{sh} 状态时, D/A 转换电路 153 执行 D/A 转换,使得施加到液晶的电压具有正极性,并且当极性反转信号 $Po1$ 处于低 V_{sl} 状态时, D/A 转换电路 153 执行 D/A 转换,使得施加到液晶的电压具有负极性。也就是说, D/A 转换电路 153 生成两个不同的电压电平作为每个灰度级的显示信号电压。

[0074] 公共电极驱动器电路 28 生成公共信号 V_{com} 并将其提供到公共电极 G_n 及辅助电容线 48。如图 12A、12B、12C 所示,公共电极驱动器电路 28 根据垂直同步信号 V_s 和水平同步信号 H_s ,通过交替叠加两种补偿电压 V_{c1} 和 V_{c2} 到显示信号电压 V_d 的幅值中心电压 V_{dc} 来生成公共信号 V_{com} 。下面将具体描述两种补偿电压 V_{c1} 、 V_{c2} 。对于显示信号电压 V_d 来说,规定灰度级的每个电压电平基于极性反转信号 $Po1$ 围绕幅值中心电压 V_{dc} 以预定周期振荡。该幅值中心电压 V_{dc} 因此与一组预定显示信号电压 V_d 一起被提前预先确定,所述预定显示信号电压 V_d 分别对应于各个灰度级。幅值中心电压 V_{dc} 从电源调整电路 24 提供至公共电极驱动器电路 28。

[0075] 第一补偿电压 V_{c1} 是当与奇数扫描线(例如,扫描线 $G(1)$)相关联的像素——也就是说,设置在相邻数据线且分别在数据线 $S(i)$ 左侧的像素(奇数列的像素)——施加有显示信号电压 V_d 时,叠加在幅值中心电压 V_{dc} 上的电压。确定所述第一补偿电压 V_{c1} ,以便对应于吸合电压(pull-in voltage) ΔV_1 (电压降),所述吸合电压 ΔV_1 在完成将显示信号电压写入到连接到奇数扫描线的像素上时生成(即,在 TFT 从导通状态变成截止状态时;即,当扫描信号从 V_{gh} 变成 V_{gl} 时)。

[0076] 第二补偿电压 V_{c2} 是当与偶数扫描线(例如,扫描线 $G(2)$)相关联的像素——也就是说,设置在相邻数据线且分别在数据线 $S(i)$ 右侧的像素(偶数列的像素)施加有显示信号电压 V_d 时,叠加在幅值中心电压 V_{dc} 上的电压。确定所述第二补偿电压 V_{c2} ,以便对应于吸合电压 ΔV_2 ,所述吸合电压 ΔV_2 在完成将显示信号电压写入到连接到偶数扫描线的像素上时生成。

[0077] 第一补偿电压 V_{c1} 和第二补偿电压 V_{c2} 的量基于奇数扫描线和与奇数扫描线关联

的像素电极之间的空间 L1 以及偶数扫描线和与偶数扫描线关联的像素电极之间的空间 L2 确定。也就是说,第一补偿电压 Vc1 和第二补偿电压 Vc2 依次生成,以确保在每个写周期完成之后(即,在完成将对应显示信号电压写入到像素电极时)施加到液晶的电压准确地反映连接到偶数扫描线的像素和连接到奇数扫描线的像素的规定灰度级,即使寄生电容 Cgs 的值在连接到奇数扫描线的像素和连接到偶数扫描线的像素之间由于像素电极的垂直位置偏移(对准误差)——即,像素电极在与扫描线的延伸方向垂直的方向上相对于扫描线的位置偏移而不同。在确定 Vc1 和 Vc2 的合适值之后,补偿电压 Vc1 和 Vc2 可以提前被存储在特定信息存储器 26 作为对于该 LCD 装置 1 特定的信息 Inf。

[0078] 这里,在连接到奇数扫描线的像素的显示信号电压的获取完成时生成的吸合电压 $\Delta V1$,以及在连接到偶数扫描线的像素的显示信号电压的获取完成时生成的吸合电压 $\Delta V2$,可以由以下公式计算。

[0079] 等式 1:

$$[0080] \quad \Delta V1 = (V_{gh} - V_{gl}) \times C_{gs1} / (C_{lc} + C_{cs} + C_{gs1})$$

$$[0081] \quad \approx (V_{gh} - V_{gl}) \times (\alpha / L1) / \{C_{lc} + C_{cs} + (\alpha / L1)\}$$

$$[0082] \quad \Delta V2 = (V_{gh} - V_{gl}) \times C_{gs2} / (C_{lc} + C_{cs} + C_{gs2})$$

$$[0083] \quad \approx (V_{gh} - V_{gl}) \times (\alpha / L2) / \{C_{lc} + C_{cs} + (\alpha / L2)\}$$

[0084] 这里, Cgs1 是奇数扫描线和像素的与奇数扫描线关联的像素电极之间的寄生电容,而 Cgs2 是偶数扫描线和像素的与偶数扫描线关联的像素电极之间的寄生电容。“ α ”为电介质的介电常数与构成寄生电容的电极的有效面积的乘积。

[0085] 在该示范性实施例中,幅值中心电压 Vdc 由电源调整电路 24 提供。其中第二补偿电压 Vc2 被设置为 $\Delta V2$ 并且第一补偿电压 Vc1 被设置为 $\Delta V1$ 的特定信息 Inf 被提前存储在特定信息存储器中,并且第一补偿电压 Vc1 和第二补偿电压 Vc2 在吸合电压产生的方向上被交替叠加到幅值中心电压 Vdc 上。例如,当吸合电压 $\Delta V1$ 、 $\Delta V2$ 在写操作时相对于显示信号电压 Vd 发生在负方向上时(如图 21 所示),补偿电压 Vc1、Vc2 相对于幅值中心电压 Vdc 被叠加在负方向上——也就是说,从 Vdc 中交替减去 Vc1 和 Vc2 以形成 Vcom。

[0086] 图 12A 示出了 $\Delta V2$ 的绝对值大于 $\Delta V1$ 的绝对值的情况——也就是说,像素电极在与扫描线的延伸方向垂直的方向上发生位置偏移,使得相应偶数扫描线和连接到偶数扫描线的相邻像素电极之间的空间 L2 比相应奇数扫描线和连接到奇数扫描线的像素电极之间的空间 L1 窄(短)(即,在寄生电容 Cgs1 小于寄生电容 Cgs2 时)。图 12B 示出了 $\Delta V2$ 的绝对值等于 $\Delta V1$ 的绝对值的情况——也就是说,像素电极在与扫描线的延伸方向垂直的方向上不发生位置偏移(无对准误差),使得上述空间 L1 和 L2 相等(即,寄生电容 Cgs1 等于寄生电容 Cgs2)。另外,图 12C 示出了 $\Delta V2$ 的绝对值小于 $\Delta V1$ 的绝对值的情况——也就是说,像素电极在与扫描线的延伸方向垂直的方向上发生位置偏移,使得相应偶数扫描线和连接到偶数扫描线的相邻像素电极之间的空间 L2 比相应奇数扫描线和连接到奇数扫描线的像素电极之间的空间 L1 宽(长)(即,当寄生电容 Cgs1 大于寄生电容 Cgs2 时)。这些图所示的标记“Od”表示奇数扫描线被选择的周期,而图中的标记“Ev”示出了偶数扫描线被选择的周期。

[0087] 通过提供公共电极 Gn 和具有如上所述的公共信号 Vcom 的辅助电容电极(辅助电容线 48),即使由于像素电极在与扫描线的延伸方向垂直的方向上的位置偏移,寄生电容

Cgs 的值在连接到奇数扫描线的像素与连接到偶数扫描线的像素之间不同,如图 13 和 14 所示,施加在相应液晶单元两侧的电压准确地反映了对应于相应像素的特定灰度级的显示信号电压 $V_d - V_{com}$ 。例如,当相同的显示信号电压 V_d 将被施加到连接到奇数扫描线的像素(例如, $P(i, 1)$)以及连接到相邻偶数扫描线的像素(例如, $P(i, 2)$)时,施加到相应液晶单元的电压 $V_{lcd}(i, 1)$ 和 $V_{lcd}(i, 2)$ 由于该调整能够保持相等。因此,能够防止显示质量的恶化。

[0088] 图 13 示出了 ΔV_2 的绝对值大于 ΔV_1 的绝对值的情况;也就是说,像素电极在与扫描线的延伸方向垂直的方向上发生位置偏移时,使得偶数扫描线和连接到偶数扫描线的像素电极之间的空间 L_2 比奇数扫描线和连接到奇数扫描线的像素电极之间的空间 L_1 窄(短)。图 14 示出了 ΔV_2 的绝对值小于 ΔV_1 的绝对值的情况;也就是说,像素电极在与扫描线的延伸方向垂直的方向上发生位置偏移时,使得偶数扫描线和连接到偶数扫描线的像素电极之间的空间 L_2 比奇数扫描线和连接到奇数扫描线的像素电极之间的空间 L_1 宽(长)。在图 13 和 14 中,为了更清晰地显示时变电压的改变,与图 8 和 12 所示的时序图相比,采用放大的方式示出了奇数扫描线的扫描信号从 V_{gh} 改变为 V_{g1} 的时刻和偶数扫描线的扫描信号从 V_{g1} 改变为 V_{gh} 的时刻之间的时间间隔。

[0089] 特定信息存储器 26 能够采用例如一种非易失性存储器 EEPROM(电可擦除可编程只读存储器)。在这种情况下,当 LCD 装置 1 初始生产时 EEPROM 不写入任何信息(即,空白状态)。在制造 LCD 装置之后,通过将写信号端子 29 连接到 EEPROM 的写系统装置,例如将取决于 LCD 装置的最终特性的所述规定信息存储在特定信息存储器 26 中。在这种情况下,到特定信息存储器 26 的写电压 V_{pp} 优选被配置为高于输入到电源调整电路 24 的参考电压 V_{cc} ,以防止由于参考电压 V_{cc} 的影响而使存储在特定信息存储器 26 中的信息产生不经意的擦除。

[0090] 在确定 V_{c1} 和 V_{c2} 的值时,可以采用其他的不同方法或替换使用所述等同方法。例如,刚制造的 LCD 装置 1 可以连接有测试仪器,以便当 V_{c1} 和 V_{c2} 的值作为可调参数而改变以确定 V_{c1} 和 V_{c2} 的最优值时,实际显示情况可以被观察到。另外地或替换地,能够在 LCD 装置 1 中提供分别连接到偶数扫描线和奇数扫描线的测试/虚设像素,以便测量施加到这些虚设像素的像素电极和公共电极的实际电压,从而确定和确认 V_{c1} 和 V_{c2} 的最优值。此外,能够通过光学显微镜观察像素的平面图案(plan pattern),以估计像素电极相对于扫描线阵列的位置偏移的量,以生成 V_{c1} 和 V_{c2} 的初始估值。此外,能够在 LCD 装置上使用所述方法中的一个或多个进行一系列实验,以积累足够用于建立距离 L_1 和 L_2 以及 V_{c1} 和 V_{c2} 之间的经验关系的数据。一旦建立了这种关系,测量距离 L_1 和 L_2 可以产生 V_{c1} 和 V_{c2} 的合适值。换句话说,所述等式 1 可通过实验进行改进,使得 L_1 和 L_2 的简单测量就可以产生 V_{c1} 和 V_{c2} 的可靠值。此外,代替采用诸如 EEPROM 的半永久性存储器,上述虚设/测试像素可以连接到作为 LCD 装置一部分的测试电路,使得在例如每次开启 LCD 装置或当用户选择相应的操作时,可以通过反馈的方式自动执行 V_{c1} 和 V_{c2} 的最优值的调整。能够通过各种其他变型和方法确定 V_{c1} 和 V_{c2} 的值。

[0091] 根据所述结构,甚至在像素电极发生位置偏移时,补偿电压 V_{c1} 、 V_{c2} 的最优值可以针对各不同的 LCD 装置规定。

[0092] 上述示范性实施例描述了如下情况:在设置在一行像素两侧的相邻两条扫描线之

间,在选择奇数扫描线之后选择偶数扫描线。然而,在可替换的方案中,如图 15 所示,在设置在一行像素两侧的相邻两条扫描线之间,可以在选择偶数扫描线之后选择奇数扫描线。

[0093] 此外,在上述示例性实施例中,描述了电源调整电路 24 向公共电极驱动器电路 28 提供幅值中心电压 V_{dc} 的情况。可替换地,电源调整电路 24 可以向公共电极驱动器电路 28 提供与幅值中心电压 V_{dc} 不同的电压,并且公共电极驱动器电路 28 可以根据提前限定的信息处理电源调整电路 24 提供的电压。而且,图 7 所示的功能和电压信号传输方案表现了一种实现本发明实施例的可能方式。然而,如上所述,本发明不限于这种特定配置。各种变型,例如控制器 27 被配置为采用例如其他模块执行的功能是可行的。

[0094] 此外,在上述示例性实施例中,描述了电源调整电路 24 向公共电极驱动器电路 28 提供 DC 电压作为幅值中心电压 V_{dc} 的情况。然而,如图 16A 和 16B 所示, LCD 装置能够被配置成电源调整电路 24 向公共电极驱动器电路 28 提供其幅值中心电压等于所述幅值中心电压 V_{dc} 的方波 AC 电压 V_{ac} ,并且公共电极驱动器电路 28 对方波 AC 电压 V_{ac} 叠加补偿电压 V_{c1} 、 V_{c2} 。这种配置在合适的情况下是有益的,因为即便在显示信号电压 V_d 被设置为很小值时,能够允许向液晶施加相对大的电压。

[0095] 此外,上述示例性实施例描述了在与每条扫描线关联的像素中在一帧中写入到液晶的电压极性之间相同的帧反转的情况。然而,如图 17A 和图 17B 所示,本发明及其各种实施例能够容易地应用于线反转驱动或点反转驱动,其中在与相邻扫描线关联的像素中在一帧中写入到液晶的电压极性不同。

[0096] 此外,在上述示例性实施例中,描述了像素的条排列的情况,其中像素以条的形式进行布置。然而,本发明及其各种实施例适用于德耳塔布置或其他形式的像素布置。

[0097] 对于本领域技术人员显而易见的是,在不偏离本发明的精神或范围的情况下,可以对本发明的方法和装置做出各种变型和修改。因此,本发明旨在覆盖落在所附权利要求及其等价物范围内的变型和修改。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12A




图 12B




图 12C




图 13




图 14




图 15




图 16A




图 16B




图 17A




图 17B




图 18




图 19




图 20




图 21

专利名称(译)	液晶显示装置		
公开(公告)号	CN101783120A	公开(公告)日	2010-07-21
申请号	CN200911000261.9	申请日	2009-12-24
[标]申请(专利权)人(译)	卡西欧计算机株式会社		
申请(专利权)人(译)	卡西欧计算机株式会社		
当前申请(专利权)人(译)	卡西欧计算机株式会社		
[标]发明人	平山隆一		
发明人	平山隆一		
IPC分类号	G09G3/36 G02F1/133		
CPC分类号	G09G3/3677 G09G2320/0219 G09G3/3655 G02F2001/13606 G09G2300/0426		
代理人(译)	王英		
优先权	2008326807 2008-12-24 JP		
外部链接	Espacenet SIPO		

摘要(译)

一种液晶显示装置包括具有第一寄生电容的第一组像素电极、具有第二寄生电容的第二组像素电极、公共电极、分别介于所述公共电极与所述第一组以及第二组像素电极之间的液晶、以及驱动器电路，所述驱动器电路根据第一寄生电容确定第一公共电压并且在所述第一组像素电极的写周期期间向所述公共电极提供所述第一公共电压，以便基本补偿由所述第一寄生电容引起的第一组像素电极中的电压降，所述驱动器电路根据所述第二寄生电容确定第二公共电压并且在所述第二组像素电极的写周期期间向所述公共电极提供所述第二公共电压，以便基本补偿由于所述第二寄生电容引起的所述第二组像素电极中的电压降。

