



(12) 发明专利

(10) 授权公告号 CN 101144950 B

(45) 授权公告日 2010.12.08

(21) 申请号 200710154492.X

(22) 申请日 2007.09.10

(30) 优先权数据

2006-246079 2006.09.11 JP

(73) 专利权人 龙腾光电(控股)有限公司

地址 英国英属维尔京群岛

(72) 发明人 川野英郎 砂山英树

(74) 专利代理机构 中国专利代理(香港)有限公司
72001

代理人 臧霖晨 刘宗杰

(51) Int. Cl.

G02F 1/1362(2006.01)

G09G 3/36(2006.01)

H01L 27/12(2006.01)

(56) 对比文件

US 6822708 B2, 2004.11.23, 全文.

CN 1456931 A, 2003.11.19, 全文.

JP 特开平 8-234227 A, 1996.09.13, 全文.

审查员 张宾


权利要求书 2 页 说明书 5 页 附图 3 页

(54) 发明名称

显示装置及其制造方法

(57) 摘要

本发明提供一种能减少液晶显示装置的制造工序中电极或电极间的绝缘层因静电破坏造成的显示不良缺陷的发生率,同时能改善扫描线的时间常数的有源矩阵型液晶显示装置中使用的、具有细微布线的布线结构的液晶显示装置及液晶显示装置的制造方法。在阵列基板的制造工艺中,使扫描线中扫描线与辅助电容线供压线交叉的部分的布线宽度狭窄,同时使扫描线与辅助电容线供压线交叉的部分的面减小,并减小布线电容,减少扫描线的时间常数,同时扩大辅助电容线中与辅助电容线供压线交叉的部分的布线宽度,缩短邻近的扫描线与辅助电容线最接近部分的距离,使制造工艺等中产生的静电电荷在该最接近的部分产生放电,防止制造工序中静电破坏导致不良产品的产生。



1. 一种显示装置,具备:

像素电极阵列基板,具有:多条扫描线(1)、多条辅助电容线(2)、形成与所述扫描线(1)及所述辅助电容线(2)两者交叉而排列的信号线、以及设置在所述多条扫描线(1)与所述多条信号线相互交叉形成的各区域内的像素电极;

与所述像素电极阵列基板相对的对置基板;

辅助电容线供压线(3),在所述像素电极的外侧周围使多条所述辅助电容线(2)短路并且同时配置在与所述信号线的平行方向上;以及

在所述像素电极阵列基板和所述对置基板之间配设的光调制层,其特征在于,

在所述扫描线(1)与所述辅助电容线供压线(3)交叉的部分,设置被窄化了扫描线的宽度的扫描线矩形部(4),在扫描线通常线宽部分的边界设置扫描线矩形角部(6),

在所述辅助电容线(2)与所述辅助电容线供压线(3)交叉的部分,设置被扩大了辅助电容线的宽度的辅助电容线矩形部(5),在辅助电容线矩形部(5)设置与扫描线矩形角部(6)相对的辅助电容线矩形角部(7)。

2. 根据权利要求1所述的显示装置,其特征在于,

所述辅助电容线矩形部(5)在交叉的所述辅助电容线供压线(3)的两侧都超出所述辅助电容线供压线(3)的线宽,同时所述扫描线矩形部(4)也在交叉的所述辅助电容线供压线(3)的两侧都超出所述辅助电容线供压线(3)的线宽,

所述辅助电容线矩形部(5)的所述辅助电容线方向的长度与所述扫描线矩形部(4)的所述扫描线方向的长度基本相同。

3. 根据权利要求1或2任意一项所述的显示装置,其特征在于,

所述扫描线矩形角部(6)及所述辅助电容线矩形角部(7)构成约91度的角。

4. 根据权利要求1或2所述的显示装置,其特征在于,

所述光调制层包含液晶层。

5. 根据权利要求3所述的显示装置,其特征在于,

所述光调制层包含液晶层。

6. 一种显示装置的制造方法,在具备

像素电极阵列基板,具有:多条扫描线(1)、多条辅助电容线(2)、形成与所述扫描线(1)及所述辅助电容线(2)两者交叉地排列的信号线、以及在所述多条扫描线(1)与所述多条信号线相互交叉形成的各区域内配设的像素电极;

与所述像素电极阵列基板相对的对置基板;

辅助电容线供压线,在排列成矩阵状的所述像素电极部的外侧周围使多条所述辅助电容线短路并配设在与所述信号线的平行方向上;以及

在所述像素电极阵列基板和所述对置基板之间配设的光调制层的显示装置中,其特征在于,

在所述扫描线(1)与所述辅助电容线供压线(3)交叉的部分,设置被窄化了扫描线的宽度的扫描线矩形部(4),在扫描线通常线宽部分的边界形成扫描线矩形角部(6),

在所述辅助电容线(2)与所述辅助电容线供压线(3)交叉的部分,设置扩大了辅助电容线宽度的辅助电容线矩形部(5),在辅助电容线矩形部(5)形成辅助电容线矩形角部(7),使所述辅助电容线矩形角部(7)与扫描线矩形角部(6)相对。

7. 如权利要求 6 所述的显示装置的制造方法,其特征在于,

所述辅助电容线矩形部 (5) 形成为在交叉的所述辅助电容线供压线 (3) 的两侧都超出所述辅助电容线供压线 (3) 的线宽,同时所述扫描线矩形部 (4) 形成为在交叉的所述辅助电容线供压线 (3) 的两侧都超出所述辅助电容线供压线 (3) 的线宽,

所述辅助电容线矩形部 (5) 的所述辅助电容线方向的长度与所述扫描线矩形部 (4) 的所述扫描线方向的长度基本相同。

8. 根据权利要求 6 或 7 所述的显示装置的制造方法,其特征在于,

所述扫描线矩形角部 (6) 及所述辅助电容线矩形角部 (7) 构成约 91 度的角。

9. 根据权利要求 6 或 7 所述的显示装置的制造方法,其特征在于,所述光调制层是液晶层。

10. 根据权利要求 8 所述的显示装置的制造方法,其特征在于,所述光调制层是液晶层。

显示装置及其制造方法

技术领域

[0001] 本发明涉及有源矩阵型液晶显示装置的微细布线结构及布线方法。

背景技术

[0002] 近年来,液晶显示装置的主流是具有薄膜晶体管 (Thin Film Transistor, TFT) 的有源矩阵型液晶显示装置。伴随着显示画面的大型化和高清晰化,在这种有源矩阵型液晶显示装置中,每一显示装置的像素数目在增加,同时像素电极的排列间距也逐年精细化。

[0003] 在这种状况下,为降低 TFT 阵列基板的制造成本,即使在 TFT 阵列基板上像素电极排列间距变得细小的情况下,也必须维持和提高制造成品率。制造工艺中的静电破坏引起的制造不良,是阻碍制造成品率提高的一种情况。在这样的制造工艺中作为减少静电破坏的方法,有下述手段,在 TFT 阵列基板的显示区域以外的区域设置用于使 TFT 阵列基板上的所有信号线、辅助电容线等短路的短路环,并在制造工序的最后去除短路环。又,也可以不去除短路环,而是通过增大电阻值,来使得在通常使用的情况下 TFT 阵列基板不会受到短路环存在的影响。

[0004] 图 3 是具有短路环的 TFT 阵列基板的概要平面图。短路环 31 位于 TFT 阵列基板 30 的周边,使辅助电容线 2、扫描线 1、信号线 32 短路,来防止静电破坏。

[0005] 然而,即使借助于上述短路环,也不能防止短路环形成之前的制造工序中的静电破坏和去除短路环后发生的静电破坏。作为解决这个课题的手段,如专利文献 1 (日本特开平 8-234227) 所示,有下述手段,在 TFT 阵列基板周边的、即使是发生静电破坏也不会使 TFT 阵列基板发生功能障碍的位置上,设置在辅助电容线上和扫描线上分别具有突起的焊盘 (land),并使双方的焊盘上的突起彼此相对,该突起之间容易发生放电,以此防止在其他会发生功能障碍的位置上发生静电破坏。

[0006] 结合附图对当发生静电破坏时也不会使 TFT 阵列基板发生功能障碍的情况以及使其发生功能障碍的情况进行说明。图 4 是表示在显示装置的制造工序中发生静电放电使得绝缘层受损产生的针孔 (pin hole) 缺陷的剖面图。图 4 中,41 是玻璃基板,45 是绝缘层,46 是薄膜半导体层,47 是由于某种原因在扫描线上积蓄静电并发生放电而形成的针孔。

[0007] 在形成了这样的针孔 47 的情况下,在其后的制造工序中,如果在形成该针孔的位置之上只是形成绝缘层,则不会产生特别的功能障碍,另一方面,如果在针孔 47 之上形成功能线,例如信号线等,如图 5 所示,则信号线 44 与扫描线 1 发生短路,产生功能障碍。

[0008] 在文献 1 中,在即使是发生静电破坏也不会导致功能障碍发生的位置上,设置容易放电的突起部分,从而防止与功能障碍紧密联系的静电破坏的发生。

[0009] 但是,如果不设置这样的突起,而尽可能维持通常的布线形态,同时在即使发生放电也不会发生功能障碍的位置上使得静电放电,这样更为合适。

[0010] 另外,伴随近来的画面的大型化,在扫描线的数量有增加趋势的情况下,为了维持和提高画面的显示质量,有必要使施加于扫描线的电信号高速化。为了应对这种需求,减小扫描线的时间常数也是必要的。

发明内容

[0011] 因此,本发明的目的在于提供一种用于有源矩阵型液晶显示装置的细微布线的布线结构以及布线方法,它能够减少制造工序中电极或电极间的绝缘层中产生的静电破坏引起的显示不良缺陷的发生率,同时能够改善扫描线的时间常数。为了解决本发明的显示装置,具备:

[0012] 像素电极阵列基板,具有:多条扫描线、多条辅助电容线、形成与所述扫描线及所述辅助电容线两者交叉而排列的信号线、以及设置在所述多条扫描线与所述多条信号线相互交叉形成的各格子内的像素电极;

[0013] 与所述像素电极阵列基板相对的对置基板;

[0014] 辅助电容线供压线,在所述像素电极的外侧周围使多条所述辅助电容线短路并且同时配置在与所述信号线的平行方向上;以及

[0015] 在所述像素电极阵列基板和所述对置基板之间配设的光调制层,其特征在于,

[0016] 在所述扫描线与所述辅助电容线供压线交叉的部分,设置被窄化了扫描线的宽度的扫描线矩形部,在扫描线通常线宽部分的边界设置了扫描线矩形角部,

[0017] 在所述辅助电容线与所述辅助电容线供压线交叉的部分,设置被扩大了辅助电容线的宽度的辅助电容线矩形部,在辅助电容线矩形部设置了与扫描线矩形角部相对的辅助电容线矩形角部。

[0018] 其中,所述辅助电容线矩形部在交叉的所述辅助电容线供压线的两侧都超出所述辅助电容线供压线的线宽,同时所述扫描线矩形部也在交叉的所述辅助电容线供压线的两侧都超出所述辅助电容线供压线的线宽,

[0019] 形成所述辅助电容线矩形部的所述辅助电容线方向的长度与所述扫描线矩形部的所述扫描线方向的长度基本相同。

[0020] 其中,所述扫描线矩形角部及所述辅助电容线矩形角部构成约 91 度的角。

[0021] 其中,所述光调制层包含液晶层。

[0022] 本发明的显示装置的制造方法,在具备

[0023] 像素电极阵列基板,具有:多条扫描线、多条辅助电容线、形成与所述扫描线及所述辅助电容线两者交叉地排列的信号线、以及在所述多条扫描线与所述多条信号线相互交叉形成的各格子内配设的像素电极;

[0024] 与所述像素电极阵列基板相对的对置基板;

[0025] 辅助电容线供压线,在排列成矩阵状的所述像素电极部的外侧周围使多条所述辅助电容线短路并配设在与所述信号线的平行方向上;以及

[0026] 在所述像素电极阵列基板和所述对置基板之间配设的光调制层的显示装置中,其特征在于,

[0027] 在所述扫描线与所述辅助电容线供压线交叉的部分,设置被窄化了扫描线的宽度的扫描线矩形部,在扫描线通常线宽部分的边界形成扫描线矩形角部,

[0028] 在所述辅助电容线与所述辅助电容线供压线交叉的部分,设置扩大了辅助电容线宽度的辅助电容线矩形部,在辅助电容线矩形部形成辅助电容线矩形角部,使所述辅助电容线矩形角部与扫描线矩形角部(6)相对。

[0029] 其中,所述辅助电容线矩形部形成为在交叉的所述辅助电容线供压线的两侧都超出所述辅助电容线供压线的线宽,同时所述扫描线矩形部形成为在交叉的所述辅助电容线供压线的两侧都超出所述辅助电容线供压线的线宽,

[0030] 所述辅助电容线矩形部的所述辅助电容线方向的长度与所述扫描线矩形部的所述扫描线方向的长度基本相同。

[0031] 其中,所述扫描线矩形角部及所述辅助电容线矩形角部构成约 91 度的角。

[0032] 其中,所述光调制层是液晶层。

[0033] 根据本发明,在显示装置的制造工序中,在即使是发生静电破坏也不容易发生功能障碍的位置上,可以不设置特别的突起,而制作容易发生静电放电的部分,从而能够降低制造工序中不良产品的发生率。另外,由于使扫描线与辅助电容线供压线交叉的部分的扫描线的宽度狭窄化,因此,可以减小扫描线与辅助电容线供压线交叉的部分形成的电容量,其结果是扫描线的时间常数减小,可以对扫描线提供更高速度的电信号。从而可以谋求显示画面的大型化和显示质量的提高。

附图说明

[0034] 图 1 是说明本发明的实施形态的显示装置的 TFT 阵列基板的一部分的概要说明用平面图。

[0035] 图 2 是表示图 1 涉及的部分在 TFT 阵列基板上所处位置的 TFT 阵列基板的部分说明用平面图。

[0036] 图 3 是具有短路环的 TFT 阵列基板的概要平面图。

[0037] 图 4 是表示由于在显示装置的制造工序中发生静电放电而导致绝缘层受损产生的针孔缺陷的概要剖面图。

[0038] 图 5 是表示图 4 所示的针孔缺陷造成的、在此后工序中发生的短路这样的不良状态的剖面图。

[0039] 图 6 是用于说明扫描线矩形角部与辅助电容线矩形角部相对的状态用的剖面图。

[0040] 1 扫描线

[0041] 2 辅助电容线

[0042] 3 辅助电容线供压线

[0043] 4 扫描线矩形部

[0044] 5 辅助电容线矩形部

[0045] 6 扫描线矩形角部

[0046] 7 辅助电容线矩形角部

[0047] 8 通孔

[0048] 41 玻璃基板

[0049] 44 信号线

[0050] 45 绝缘层

[0051] 46 薄膜半导体层

[0052] 47 针孔

具体实施方式

[0053] 以下参照附图对本发明的最佳实施形态进行说明。

[0054] 图 1 是说明本发明的实施形态用的显示装置的 TFT 阵列基板的一部分的概要平面图。图 2 是表示图 1 涉及的部分在 TFT 阵列基板上所处位置的 TFT 阵列基板的部分说明图。在图 1 中,1 是扫描线,2 是辅助电容线,3 是用于给辅助电容线提供电压的辅助电容线供压线,4 是扫描线矩形部,5 是辅助电容线矩形部,6 是扫描线矩形角部,7 是辅助电容线矩形角部,8 是通孔, A 是辅助电容线矩形部 5 的右侧端超出于辅助电容线供压线 3 的线宽外的长度, B 是辅助电容线矩形部 5 的左侧端超出于辅助电容线供压线 3 的线宽外的长度。另外, 通孔 8 用于使辅助电容线供压线 3 和辅助电容线 2 之间电连接。

[0055] 图 2 中, 30 是玻璃基板, 21 表示图 1 所示部分位于 TFT 阵列基板上的位置, 22 表示 TFT 阵列基板中与显示功能相关的元件设置的区域。

[0056] 在扫描线 1 与辅助电容线供压线 3 交叉的部分, 将扫描线 1 的布线宽度做得狭窄, 如图 1 的扫描线矩形部 4 所示, 设计并制作扫描线的形状。通过这样使该交叉的扫描线 1 的布线宽度狭窄化, 在与辅助电容线供压线 3 交叉的部分, 相对的扫描线的面积变小, 该交叉部分的布线电容也变小。其结果是, 扫描线的时间常数也变小, 使得向扫描线施加更高速度的电信号变得可能。

[0057] 在辅助电容线 2 中与辅助电容线供压线 3 交叉的布线部分, 扩大辅助电容线 2 的布线宽度, 如图 1 的辅助电容线矩形部 5 所示, 设计并制作辅助电容线。增大辅助电容线 2 的线宽并形成辅助电容线矩形部 5, 由此, 可以使辅助电容线矩形角部 7 比通常布线形状的情况下更接近相邻的扫描线矩形角部 6。另外, 通过调整扫描线矩形部 4 及辅助电容线矩形部 5 的形状、尺寸, 使得辅助电容线矩形角部 7 和邻近的扫描线矩形角部 6 之间的距离为适当的值, 这样能够使制造工序中产生的静电电荷在辅助电容线矩形角部 7 与邻近的扫描线矩形角部 6 之间产生放电。

[0058] 下面根据图 6 进行说明。图 6 是说明扫描线矩形角部与辅助电容线矩形角部相对的情况用的剖面图。图 6 中, C 是辅助电容线矩形角部 7 与邻近的扫描线矩形角部 6 之间的距离。调整扫描线 1 与辅助电容线 2 的间隔、以及扫描线矩形部 4 和辅助电容线矩形部 5 的形状和尺寸, 以使这个 C 的值为: 在因制造工序中产生的静电电荷而在辅助电容线矩形角部 7 与邻近的扫描线矩形角部 6 之间产生数千伏的大电位差的情况下发生放电、而在显示装置平常工作时产生数十伏左右的电位差的情况下不放电的值。

[0059] 扫描线矩形部 4 在扫描线方向的边的长度比辅助电容线供压线 3 的布线宽度要大, 若扫描线矩形部 4 的扫描线方向的边在辅助电容线供压线 3 的布线两侧外露出来则最好。因为这种情况下, 在辅助电容线矩形角部 7 和邻近的扫描线矩形角部 6 的上部, 不存在辅助电容线供压线 3, 静电电荷在辅助电容线矩形角部 7 与邻近的扫描线矩形角部 6 之间放电, 其结果是, 即使在形成针孔的情况下, 在其后的制造中形成辅助电容线供压线也不容易发生短路的不良情况。

[0060] 对于同样的情况, 下面根据图 4 进行说明。图 4 是表示因静电放电绝缘层受损产生针孔缺陷的情况的剖面图。在这里, 假定, 针孔 47 的下面是扫描线 1, 则如果在其后的制造工序中形成信号线, 则针孔 47 被金属等掩埋。其结果是, 扫描线 1 与信号线短路, 产生功能障碍。另外, 在图 4 中, 45 是绝缘层, 41 是玻璃基板, 46 是薄膜半导体层。

[0061] 图 5 是表示图 4 所示的针孔缺陷在其后的制造工序中导致的短路的不良状态的剖面图。图 5 中, 44 是信号线, 覆盖针孔 47 的金属导致扫描线 1 与信号线 44 发生短路, 引起功能障碍。

[0062] 与该图 4 和图 5 的情况相同, 若在其上不形成布线, 即使是在辅助电容线矩形角部 7 与邻近的扫描线矩形角部 6 之间发生静电放电, 形成针孔的情况下, 也不会因为短路等原因发生功能障碍。

[0063] 另外, 可以使得扫描线矩形角部 (6) 及辅助电容线矩形角部 (7) 构成的为约 91 度。

[0064] 又, 本发明的 TFT 阵列基板是有源矩阵型液晶显示装置的基板, 像素电极阵列基板与所述对置基板之间的光调制层通常是液晶。但是, 本发明对于具有液晶以外的光调制层的显示装置的像素电极阵列基板也能够适用。

[0065] 又, 本发明的阵列基板的制造方法是利用公知的光刻工艺的制造方法, 因为没有特别的特征, 所以说明省略。




图 1




图 2




图 3




图 4




图 5




图 6

专利名称(译)	显示装置及其制造方法		
公开(公告)号	CN101144950B	公开(公告)日	2010-12-08
申请号	CN200710154492.X	申请日	2007-09-10
[标]发明人	川野英郎 砂山英树		
发明人	川野英郎 砂山英树		
IPC分类号	G02F1/1362 G09G3/36 H01L27/12		
CPC分类号	G02F1/136286 G02F1/136213 G02F1/136204		
代理人(译)	刘宗杰		
审查员(译)	张宾		
优先权	2006246079 2006-09-11 JP		
其他公开文献	CN101144950A		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种能减少液晶显示装置的制造工序中电极或电极间的绝缘层因静电破坏造成的显示不良缺陷的发生率，同时能改善扫描线的时间常数的有源矩阵型液晶显示装置中使用的、具有细微布线的布线结构的液晶显示装置及液晶显示装置的制造方法。在阵列基板的制造工艺中，使扫描线中扫描线与辅助电容线供压线交叉的部分的布线宽度狭窄，同时使扫描线与辅助电容线供压线交叉的部分的面减小，并减小布线电容，减少扫描线的时间常数，同时扩大辅助电容线中与辅助电容线供压线交叉的部分的布线宽度，缩短邻近的扫描线与辅助电容线最接近部分的距离，使制造工艺中产生的静电电荷在该最接近的部分产生放电，防止制造工序中静电破坏导致不良产品的产生。

