

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200810119321.8

[51] Int. Cl.

G02F 1/1362 (2006.01)

G02F 1/133 (2006.01)

H01L 27/12 (2006.01)

[43] 公开日 2010 年 3 月 10 日

[11] 公开号 CN 101666947A

[22] 申请日 2008.9.3

[21] 申请号 200810119321.8

[71] 申请人 北京京东方光电科技有限公司

地址 100176 北京市经济技术开发区西环中路 8 号

[72] 发明人 林炳仟

[74] 专利代理机构 北京同立钧成知识产权代理有限公司

代理人 刘 芳


权利要求书 2 页 说明书 7 页 附图 6 页

[54] 发明名称

像素单元结构

[57] 摘要

本发明涉及一种像素单元结构，包括：栅线和数据线，所述栅线和所述数据线交叉并定义像素区域；薄膜晶体管，所述薄膜晶体管的栅极与所述栅线电连接，所述薄膜晶体管的源电极与所述数据线电连接；像素电极，所述像素电极与所述薄膜晶体管的漏电极电连接；以及一对挡光条，所述挡光条位于所述像素电极的两侧并且朝数据线方向延伸，至少一个所述挡光条包括多个段差缓冲凸起，所述段差缓冲凸起朝第一方向凸起。本发明的像素单元，通过在挡光条的像素电极侧设置多个段差缓冲凸起，打乱摩擦影区域内摩擦均匀度的变化规则，从而在摩擦均匀度被打乱的摩擦影区域内防止产生漏光，从而减少了漏光，有效地提高了液晶显示装置的质量。



1、一种像素单元结构，包括：栅线和数据线，所述栅线和所述数据线交叉并定义像素区域；薄膜晶体管，所述薄膜晶体管的栅极与所述栅线电连接，所述薄膜晶体管的源电极与所述数据线电连接；像素电极，所述像素电极与所述薄膜晶体管的漏电极电连接；以及一对挡光条，所述挡光条位于所述像素电极的两侧并且朝数据线方向延伸，

其特征在于，至少一个所述挡光条包括多个段差缓冲凸起，所述段差缓冲凸起朝第一方向凸起。

2、根据权利要求1所述的像素单元结构，其特征在于，还包括取向膜，所述取向膜的摩擦方向与所述第一方向相同。

3、根据权利要求2所述的像素单元结构，其特征在于，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向垂直。

4、根据权利要求2所述的像素单元结构，其特征在于，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向成45度锐角。

5、根据权利要求1~4任一所述的像素单元结构，其特征在于，所述挡光条、所述段差缓冲凸起以及所述栅线位于同一层，并以相同材料构成。

6、根据权利要求1~4任一所述的像素单元结构，其特征在于，所述挡光条、所述段差缓冲凸起以及所述数据线位于同一层，并以相同材料构成。

7、一种像素单元结构，包括：栅线和数据线，所述栅线和所述数据线交叉并定义像素区域；薄膜晶体管，所述薄膜晶体管的栅极与所述栅线电连接，所述薄膜晶体管的源电极与所述数据线电连接；像素电极，所述像素电极与所述薄膜晶体管的漏电极电连接；以及一对挡光条，所述挡光条位于所述像素电极的两侧并且朝数据线方向延伸，其特征在于，

还包括多个段差缓冲凸起，所述段差缓冲凸起位于所述挡光条的像素电极侧并且朝第一方向延伸。

8、根据权利要求7所述的像素单元结构，其特征在于，还包括取向膜，

所述取向膜的摩擦方向与所述第一方向相同。

9、根据权利要求8所述的像素单元结构，其特征在于，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向垂直。

10、根据权利要求8所述的像素单元结构，其特征在于，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向成45度锐角。

11、根据权利要求7~10任一所述的像素单元结构，其特征在于，所述挡光条以及所述栅线位于同一层，并以相同材料构成；所述段差缓冲凸起位于所述挡光条的上层。

12、根据权利要求7~10任一所述的像素单元结构，其特征在于，所述挡光条以及所述数据线位于同一层，并以相同材料构成；所述段差缓冲凸起位于所述挡光条的下层。

像素单元结构

技术领域

本发明涉及液晶显示装置的阵列基板的像素单元结构。

背景技术

液晶显示装置（Liquid Crystal Display，以下简称 LCD）是一种主要的平面显示装置，液晶面板的主体结构包括彩膜基板、阵列基板和填充在两个基板之间的液晶。液晶显示装置利用电场进行液晶分子的取向控制，通过液晶折射率各向异性使透射率发生变化，以进行显示。

为了使液晶分子能够均匀地排列，彩膜基板和阵列基板的内表面上均涂敷有取向膜。目前的取向技术主要采用摩擦（robbing）法实现，所谓摩擦法就是利用尼龙、纤维或棉线等材料，从数据线朝像素电极的方向摩擦取向膜，使取向膜表面状况发生改变。摩擦后的取向膜对液晶分子产生辅助排列作用，从而使液晶分子在彩膜基板和阵列基板之间以一定的预倾角凸起、均匀地排列。

图 1a 为现有的像素单元结构示意图。如图 1a 所示，像素单元包括栅线 1、公共线 2、数据线 3 和挡光条 4，其中横向排列的栅线 1 和纵向排列的数据线 3 定义了单位像素区域；挡光条（shield bar）4 位于像素区域内两侧，并且与数据线 3 平行；公共线 2 位于像素区域内的上方，并且与栅线 1 平行。此时，像素区域的段位相比较低，数据线和栅线的段位相比较高的，即整个像素单元的表面是不平整的表面。

图 1b 为现有的像素单元经过摩擦后的摩擦影区域示意图。如图 1b 所示，从数据线朝像素电极的方向对取向膜进行摩擦时，在有段差的区域产生摩擦影（robbing ghost）区域，具体为：

段位由低变高时，沿着摩擦方向，摩擦影区域产生在段位较高的区域，即产生在数据线3和挡光条4上，并且形成数据线3的材料和形成挡光条4的材料为非透明的材料，因此在数据线3和挡光条4上即使产生了摩擦影区域也不会引起漏光；

段位由高变低时，沿着摩擦方向，摩擦影区域产生在段位较低的区域，即产生在像素区域，并且像素区域为透明的区域，因此在像素区域产生的摩擦影区域导致液晶分子的异常排列，从而导致了漏光。

一般来讲，摩擦影区域的摩擦均匀度不同于像素区域的摩擦均匀度，但是在摩擦影区域内摩擦均匀度按照一定的规则变化。并且在整个摩擦影区域内均产生漏光，即摩擦影区域和漏光区域5完全重叠。

发明内容

本发明的目的是提供一种像素单元结构，有效地减少现有技术中挡光条另一侧的摩擦影区域产生的摩擦影。

为实现上述目的，本发明提供了一种像素单元结构，包括：栅线和数据线，所述栅线和所述数据线交叉并定义像素区域；薄膜晶体管，所述薄膜晶体管的栅极与所述栅线电连接，所述薄膜晶体管的源电极与所述数据线电连接；像素电极，所述像素电极与所述薄膜晶体管的漏电极电连接；以及一对挡光条，所述挡光条位于所述像素电极的两侧并且朝数据线方向延伸，至少一个所述挡光条包括多个段差缓冲凸起，所述段差缓冲凸起朝第一方向凸起。

其中，还包括取向膜，所述取向膜的摩擦方向与所述第一方向相同。

其中，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向垂直。

其中，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向成45度锐角。

其中，所述挡光条、所述段差缓冲凸起以及所述栅线位于同一层，并以相同材料构成。

其中，所述挡光条、所述段差缓冲凸起以及所述数据线位于同一层，并以相同材料构成。

为实现上述目的，本发明还提供了一种像素单元结构，包括：栅线和数据线，所述栅线和所述数据线交叉并定义像素区域；薄膜晶体管，所述薄膜晶体管的栅极与所述栅线电连接，所述薄膜晶体管的源电极与所述数据线电连接；像素电极，所述像素电极与所述薄膜晶体管的漏电极电连接；以及一对挡光条，所述挡光条位于所述像素电极的两侧并且朝数据线方向延伸，还包括多个段差缓冲凸起，所述段差缓冲凸起位于所述挡光条的像素电极侧并且朝第一方向延伸。

其中，还包括取向膜，所述取向膜的摩擦方向与所述第一方向相同。

其中，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向垂直。

其中，所述段差缓冲凸起的凸起方向与所述挡光条的延伸方向成45度锐角。

其中，所述挡光条以及所述栅线位于同一层，并以相同材料构成；所述段差缓冲凸起位于所述挡光条的上层。

其中，所述挡光条以及所述数据线位于同一层，并以相同材料构成；所述段差缓冲凸起位于所述挡光条的下层。

本发明的像素单元，通过在挡光条的像素电极侧设置多个段差缓冲凸起，打乱摩擦影区域内摩擦均匀度的变化规则，从而在摩擦均匀度被打乱的摩擦影区域内防止产生漏光，从而减少了漏光，有效地提高了液晶显示装置的质量。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1a为现有的像素单元结构示意图；

图1b为现有的像素单元经过摩擦后的摩擦影区域示意图；

图 2a 为本发明实施例一的像素单元结构示意图;

图 2b 为本发明实施例一的像素单元经过摩擦后的漏光区域示意图;

图 3a 为本发明实施例二的像素单元结构示意图;

图 3b 为本发明实施例二的像素单元经过摩擦后的漏光区域示意图。

附图标记说明:

- | | | |
|--------|---------|-----------|
| 1—栅线; | 2—公共线; | 3—数据线; |
| 4—挡光条; | 5—漏光区域; | 6—段差缓冲凸起。 |

具体实施方式

实施例一

图 2a 为本发明实施例一的像素单元结构示意图。如图 2a 所示,本发明的像素单元包括:数据线 3、与数据线 3 垂直的栅线和公共线以及与数据线 3 平行的挡光条 4,其中横向排列的栅线和纵向排列的数据线 3 定义了单位像素区域;挡光条 4 位于像素区域内两侧,并且与数据线 3 平行;公共线位于像素区域内的上方,并且与栅线平行。本发明的像素单元还包括:在挡光条 4 的像素电极侧沿着第一方向设置的多个段差缓冲凸起 6。

图 2b 为本发明实施例一的像素单元经过摩擦后的漏光区域示意图。如图 2b 所示,段差缓冲凸起 6 凸起的方向(第一方向)与挡光条 4 的延伸方向垂直。此时,摩擦方向也与挡光条 4 的延伸方向垂直。对位于像素单元内的取向膜进行摩擦后,摩擦影区域产生在挡光条的像素电极侧。

此时,受到段差缓冲凸起 6 的影响,摩擦影区域的摩擦均匀度出现不连续的变化。具体为:一方面,在两个段差缓冲凸起 6 之间产生摩擦均匀度按照一定的规则变化的摩擦影区域,并且该摩擦影区域小于两个段差缓冲凸起 6 之间的区域,即漏光区域 5 小于两个段差缓冲凸起 6 之间的区域。另一方面,在段差缓冲凸起 6 的一侧产生摩擦均匀度按照不定的规则变化的摩擦影区域,并且该摩擦影区域大于段差缓冲凸起 6。

进一步地，在摩擦均匀度按照一定的规则变化的摩擦影区域内依然发生漏光，而在摩擦均匀度按照不定的规则变化的摩擦影区域不发生漏光。

实施例一的像素单元，通过在挡光条的像素电极侧设置多个段差缓冲凸起，打乱摩擦影区域内摩擦均匀度的变化规则，从而在摩擦均匀度被打乱的摩擦影区域内防止产生漏光，从而减少了漏光，有效地提高了液晶显示装置的质量。

在实施例一中，还可以将段差缓冲凸起的凸起方向和挡光条之间的锐角设置为45度。

在实施例一中，挡光条和栅线位于同一层，而段差缓冲凸起位于挡光条的上层。此时，段差缓冲凸起可以由位于挡光条上层的有源层或者数据线层来制作。进一步地，挡光条和数据线位于同一层，而段差缓冲凸起位于挡光条的下层。此时，段差缓冲凸起可以由位于挡光条下层的有源层或者栅线层来制作。

在实施例一中，在挡光条的像素电极侧沿着第一方向设置多少个段差缓冲凸起完全取决于像素单元的大小，具体为：如果像素单元小，则需要设置的段差缓冲凸起的数量相对要少；如果像素单元大，则需要设置的段差缓冲凸起的数量相对要多。并且形成多个段差缓冲凸起的时候，优选为：在挡光条的像素电极侧沿着第一方向均匀地形成，这样可以以最少的数量最大限度地减少漏光。

在实施例一中，像素单元采用了电容在公共线上 (capacitance on common) 的方式。此时，将挡光条和公共线点连接的方式可以提高电容。如果采用电容在栅线上 (capacitance on gate) 的方式时，公共线本身是不必要的。并且挡光条和栅线之间是绝缘的。这样可以减少栅线的信号延迟。

在实施例一的像素单元结构中，假设了摩擦方向为从像素单元的左侧向像素单元的右侧。若摩擦方向变为从像素单元的右侧向像素单元的左侧时，需要在像素单元内右侧的挡光条的像素电极侧沿着摩擦方向设置段差缓冲凸

起，即在右侧的挡光条左侧设置段差缓冲凸起。

实施例二

图 3a 为本发明实施例二的像素单元结构示意图。如图 3a 所示，本发明的像素单元包括：数据线 3、与数据线 3 垂直的栅线和公共线以及与数据线 3 平行的挡光条 4，其中横向排列的栅线和纵向排列的数据线 3 定义了单位像素区域；挡光条 4 位于像素区域内两侧，并且与数据线 3 平行；公共线位于像素区域内的上方，并且与栅线平行。本发明的像素单元还包括：用形成挡光条 4 的材料相同的材料，在挡光条 4 的像素电极侧沿着第一方向设置的多个段差缓冲凸起 6。

图 3b 为本发明实施例二的像素单元经过摩擦后的漏光区域示意图。如图 3b 所示，段差缓冲凸起 6 凸起的方向（第一方向）与挡光条 4 的延伸方向垂直。此时，摩擦方向也与挡光条 4 的延伸方向垂直。对位于像素单元内的取向膜进行摩擦后，摩擦影区域产生在挡光条的像素电极侧。

此时，受到段差缓冲凸起 6 的影响，摩擦影区域的摩擦均匀度出现不连续的变化。具体为：一方面，在两个段差缓冲凸起 6 之间产生摩擦均匀度按照一定的规则变化的摩擦影区域，并且该摩擦影区域小于两个段差缓冲凸起 6 之间的区域，即漏光区域 5 小于两个段差缓冲凸起 6 之间的区域。另一方面，在段差缓冲凸起 6 的一侧产生摩擦均匀度按照不定的规则变化的摩擦影区域，并且该摩擦影区域大于段差缓冲凸起 6。

进一步地，在摩擦均匀度按照一定的规则变化的摩擦影区域内依然发生漏光，而在摩擦均匀度按照不定的规则变化的摩擦影区域不发生漏光。

在实施例二中，还可以将段差缓冲凸起的凸起方向和挡光条之间的锐角设置为 45 度。

在实施例二中，挡光条、段差缓冲凸起和栅线位于同一层。进一步地，挡光条、段差缓冲凸起和数据线位于同一层。

在实施例二中，在挡光条的像素电极侧沿着第一方向设置多少个段差缓

冲凸起完全取决于像素单元的大小，具体为：如果像素单元小，则需要设置的段差缓冲凸起的数量相对要少；如果像素单元大，则需要设置的段差缓冲凸起的数量相对要多。并且形成多个段差缓冲凸起的时候，优选为：在挡光条的像素电极侧沿着第一方向均匀地形成，这样可以以最少的数量最大限度地减少漏光。

在实施例二中，像素单元采用了电容在公共线上的方式。此时，将挡光条和公共线点连接的方式可以提高电容。如果采用电容在栅线上的方式时，公共线本身是不必要的。并且挡光条和栅线之间是绝缘的。这样可以减少栅线的信号延迟。

在实施例二的像素单元结构中，假设了摩擦方向为从像素单元的左侧向像素单元的右侧。若摩擦方向变为从像素单元的右侧向像素单元的左侧时，需要在像素单元内右侧的挡光条的像素电极侧沿着摩擦方向设置段差缓冲凸起，即在右侧的挡光条左侧设置段差缓冲凸起。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。




图 1a




图 1b




图 2a




图 2b




图 3a




图 3b

专利名称(译)	像素单元结构		
公开(公告)号	CN101666947A	公开(公告)日	2010-03-10
申请号	CN200810119321.8	申请日	2008-09-03
[标]申请(专利权)人(译)	北京京东方光电科技有限公司		
申请(专利权)人(译)	北京京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方光电科技有限公司		
[标]发明人	林炳仟		
发明人	林炳仟		
IPC分类号	G02F1/1362 G02F1/133 H01L27/12		
代理人(译)	刘芳		
其他公开文献	CN101666947B		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及一种像素单元结构，包括：栅线和数据线，所述栅线和所述数据线交叉并定义像素区域；薄膜晶体管，所述薄膜晶体管的栅极与所述栅线电连接，所述薄膜晶体管的源电极与所述数据线电连接；像素电极，所述像素电极与所述薄膜晶体管的漏电极电连接；以及一对挡光条，所述挡光条位于所述像素电极的两侧并且朝数据线方向延伸，至少一个所述挡光条包括多个段差缓冲凸起，所述段差缓冲凸起朝第一方向凸起。本发明的像素单元，通过在挡光条的像素电极侧设置多个段差缓冲凸起，打乱摩擦影区域内摩擦均匀度的变化规则，从而在摩擦均匀度被打乱的摩擦影区域内防止产生漏光，从而减少了漏光，有效地提高了液晶显示装置的质量。

