

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/1362 (2006.01)

G02F 1/133 (2006.01)

H01L 21/00 (2006.01)



[12] 发明专利说明书

专利号 ZL 200610169001.4

[45] 授权公告日 2009 年 6 月 10 日

[11] 授权公告号 CN 100498486C

[22] 申请日 2006.12.15

[21] 申请号 200610169001.4

[30] 优先权

[32] 2006.5.18 [33] KR [31] 10-2006-0044525

[73] 专利权人 乐金显示有限公司

地址 韩国首尔

[72] 发明人 宋武炯 洪性珍

[56] 参考文献

US5877827A 1999.3.2

US5652633A 1997.7.29

US2001/0013910A1 2001.8.16

审查员 丁 沙

[74] 专利代理机构 北京三友知识产权代理有限公司

代理人 李 辉


权利要求书 3 页 说明书 9 页 附图 11 页

[54] 发明名称

用于液晶显示装置的阵列基板及其制造方法

[57] 摘要

本发明涉及用于液晶显示装置的阵列基板及其制造方法。该用于液晶显示装置的阵列基板包括：在基板上的选通线与数据线，数据线与所述选通线交叉以限定像素区；在选通线和数据线之间的绝缘层；邻近选通线和数据线的交叉部的开关器件；连接到开关器件的像素电极，该像素电极设置在像素区中；以及在选通线和数据线中的一个的第一侧的第一缓冲图案，该第一缓冲图案与选通线和数据线中的另一个交叠，并与选通线和数据线中的所述一个设置在同一层。



- 1、一种用于液晶显示装置的阵列基板，该阵列基板包括：
在基板上的选通线与数据线，所述数据线与所述选通线交叉以限定像素区；
在所述选通线与所述数据线之间的绝缘层；
邻近所述选通线和所述数据线的交叉部的开关器件；
连接到所述开关器件的像素电极，该像素电极设置在所述像素区中；
在所述选通线和所述数据线中的一个的第一侧的第一缓冲图案，该第一缓冲图案与所述选通线和所述数据线中的另一个交叠，并与所述选通线和所述数据线中的所述一个设置在同一层；以及
在所述选通线和所述数据线中的所述一个的与所述第一侧相对的第二侧的第二缓冲图案，该第二缓冲图案与所述选通线和所述数据线中的所述另一个交叠，所述第一缓冲图案和所述第二缓冲图案与所述选通线和所述数据线中的所述一个设置在同一层，
其中，所述第一缓冲图案呈与所述选通线和所述数据线中的所述一个平行且隔开的条形形状，而所述第二缓冲图案从所述选通线和所述数据线中的所述一个起延伸。
- 2、根据权利要求1所述的阵列基板，其中，所述第二缓冲图案比所述第一缓冲图案更靠近所述开关器件。
- 3、根据权利要求1所述的阵列基板，其中，所述第二缓冲图案呈四角形状和三角形状中的一种形状。
- 4、根据权利要求1所述的阵列基板，其中，所述第一缓冲图案和所述第二缓冲图案以及所述选通线和所述数据线中的所述一个是共面的。
- 5、根据权利要求1所述的阵列基板，其中，所述第一缓冲图案和所述第二缓冲图案以及所述选通线和所述数据线中的所述一个是由相同的材料制成的。
- 6、一种制造用于液晶显示装置的阵列基板的方法，该方法包括以下步骤：

在基板上形成选通线和数据线中的一个、第一缓冲图案，所述第一缓冲图案形成在所述选通线和所述数据线中的所述一个的第一侧，并且在所述选通线和所述数据线中的所述一个的与所述第一侧相对的第二侧形成所述第二缓冲图案，所述选通线和所述数据线中的另一个与所述第二缓冲图案交叠；在所述选通线和所述数据线中的所述一个以及所述第一缓冲图案上形成绝缘层；

在所述绝缘层上形成所述选通线和所述数据线中的另一个，所述选通线和所述数据线中的所述另一个与所述选通线和所述数据线中的所述一个交叉以限定像素区，所述选通线和所述数据线中的所述另一个与所述第一缓冲图案交叠；

邻近所述选通线和所述数据线的交叉部形成连接至所述选通线和所述数据线的开关器件；以及

形成连接至所述开关器件的像素电极，该像素电极设置在所述像素区中，

其中，所述形成绝缘层的步骤包括在所述第二缓冲图案上形成所述绝缘层的步骤，

其中，所述形成选通线和数据线中的一个、第一缓冲图案和第二缓冲图案的步骤包括以下步骤：把所述第一缓冲图案形成为呈与所述选通线和所述数据线中的所述一个平行且隔开的条形形状，而把所述第二缓冲图案形成为从所述选通线和所述数据线中的所述一个起延伸。

7、根据权利要求6所述的方法，其中，所述形成选通线和数据线中的一个以及第一缓冲图案的步骤和所述形成第二缓冲图案的步骤包括以下步骤：把所述第二缓冲图案形成为呈四角形状和三角形形状中的一种形状。

8、根据权利要求6所述的方法，其中，所述形成选通线和数据线中的一个以及第一缓冲图案的步骤和所述形成第二缓冲图案的步骤包括以下步骤：把所述第一缓冲图案和所述第二缓冲图案以及所述选通线和所述数据线中的所述一个形成为是共面的。

9、根据权利要求6所述的方法，其中，所述形成选通线和数据线中

的一个以及第一缓冲图案的步骤和所述形成第二缓冲图案的步骤包括以下步骤：由相同的材料形成所述第一缓冲图案和所述第二缓冲图案以及所述选通线和所述数据线中的所述一个。

10、一种显示装置的交叉线结构，该交叉线结构包括：

在基板上的第一线；

在所述第一线上的绝缘层；

在所述绝缘层上的第二线，该第二线与所述第一线交叉；

在所述第一线的第一侧且与所述第二线交叠的第一缓冲图案；以及

在所述第一线的与所述第一侧相对的第二侧的第二缓冲图案，所述第二缓冲图案与所述第二线交叠，

其中，所述第一缓冲图案呈与所述第一线平行且隔开的条形形状，而所述第二缓冲图案从所述第一线起延伸。

11、根据权利要求 10 所述的交叉线结构，其中，所述第一缓冲图案和所述第二缓冲图案与所述第一线设置在同一层。

12、根据权利要求 11 所述的交叉线结构，其中，所述第一缓冲图案和所述第二缓冲图案以及所述第一线是共面的。

13、根据权利要求 11 所述的交叉线结构，其中，所述第一缓冲图案和所述第二缓冲图案以及所述第一线是由相同的材料制成的。

14、根据权利要求 10 所述的交叉线结构，其中，所述第二缓冲图案呈四角形状和三角形形状中的一种形状。

用于液晶显示装置的阵列基板及其制造方法

技术领域

本发明涉及液晶显示 (LCD) 装置, 更具体地说, 涉及 LCD 装置的阵列基板及其制造方法, 其可以防止由于在顶部金属线下方且与顶部金属线交叉的底部金属线中的台阶差而造成的顶部金属线的断开。

背景技术

总的来说, LCD 装置包括耦合到一起并由一层液晶材料分隔开的第一电极承载基板和第二电极承载基板。LCD 装置利用液晶材料的光学各向异性来显示图像。具体地说, 当把电压施加给所述基板上的电极时产生的电场, 可以有选择地控制液晶材料的透光特性。

图 1 是根据现有技术的 LCD 装置的示意截面图。

在图 1 中, LCD 装置 11 包括彼此面对且分隔开的上基板 5 与下基板 22, 以及上基板 5 与下基板 22 之间的液晶层 14。在此, 上基板 5 和下基板 22 包括多个像素区 “P”。具体地说, 上基板 5 的像素区 “P” 与下基板 22 的像素区 “P” 相互对应。

包括红色 (R) 子滤色器 7a、绿色 (G) 子滤色器 7b 以及蓝色 (B) 子滤色器 7c 的滤色器层 7 形成在上基板 5 的内表面上。黑底 6 形成在滤色器层 7 上。在此, 红色 (R) 子滤色器 7a、绿色 (G) 子滤色器 7b 以及蓝色 (B) 子滤色器 7c 中的每一个都设置在像素区 “P” 中, 而黑底 6 以位于子滤色器 7a、7b 和 7c 之间的方式设置在非像素区 (未示出) 中。此外, 公共电极 18 形成在黑底 6 和滤色器层 7 上。

选通线 12 形成在下基板 22 的内表面上。数据线 24 形成在选通线 12 上方并与选通线 12 交叉以限定像素区 “P”。薄膜晶体管 “T” 连接到选通线 12 和数据线 24。薄膜晶体管 “T” 邻近选通线 12 和数据线 24 的交叉部。此外, 薄膜晶体管 “T” 包括栅极 30、半导体层 32 以及源极 34

和漏极 36。此外，像素电极 17 连接到像素区“P”中的薄膜晶体管“T”。

具体地说，液晶层 14 插入在公共电极 18 与像素电极 17 之间。在此，液晶层 14 由位于公共电极 18 与液晶层 14 之间以及像素电极 17 与液晶层 14 之间的配向层（未示出）预配向。此外，摩擦配向层以有助于液晶层 14 的预配向。

同时，当把电压施加到像素电极 17 与公共电极 18 时，形成了像素电极 17 与公共电极 18 之间的垂直电场。因此，可以通过根据该垂直电场改变光的透射率而显示图像。

在制造过程中，形成包括下基板 22、选通线 12、数据线 24、薄膜晶体管“T”和像素电极 17 的阵列基板的过程中存在的缺陷，比形成包括上基板 5、滤色器层 7、黑底 6 和公共电极 18 的滤色器基板的过程中存在的缺陷多。

这是由于形成阵列基板要执行更多光刻处理而造成的。因此，阵列基板的缺陷数量比滤色器基板的缺陷数量高得多。具体地说，例如数据线 24 的顶部金属线，在与例如选通线 12 的底部金属线的交叉部处，可能由于底部金属线中的台阶差而很容易断开。

图 2 是根据现有技术的针对一个像素区的阵列基板的示意平面图。

在图 2 中，阵列基板“AS”包括彼此交叉以限定像素区“P”的选通线 52 和数据线 62、靠近选通线 52 与数据线 62 的交叉部的薄膜晶体管“T”，以及在像素区“P”中的连接到薄膜晶体管“T”的像素电极 64。

在此，选通线 52 和数据线 62 具有交叉部分“III”。在这个交叉部分“III”中，在选通线 52 上方的数据线 62 常常会由于选通线 52 中的台阶差而断开。

在下文中，对选通线 52 与数据线 62 的交叉部分“III”处的断开缺陷说明如下。

图 3 是图 2 中的“III”处的展开平面图。图 4 是沿图 3 中的线“IV-IV”截取的示意截面图。

在图 3 和图 4 中，选通线 52 和数据线 62 相互交叉，它们之间具有栅绝缘层（未示出）。

总的来说，由于选通线 52 具有约 2000~3000 埃（Å）的厚度，所以设置在选通线 52 上方的数据线 62 在具有上述厚度的选通线 52 处具有侧台阶差。更具体地说，由于栅绝缘层（未示出）通常由硅氮化物（SiN_x）或硅氧化物（SiO_x）制成，且具有约 3000~4000 埃（Å）的厚度，所以栅绝缘层不能抵消选通线 52 处的台阶差。因此，在选通线 52 和数据线 62 的交叉部分“III”处，数据线 62 沿着选通线 52 处的台阶差形成。

其结果是，由于数据线 62 沿着选通线 52 处的侧台阶差部“SP”形成，所以数据线 62 在侧台阶差部“SP”处因淀积缺陷等而很容易断开。此外，用来刻蚀数据线 62 的刻蚀剂可能汇聚在侧台阶差部“SP”处的凹部中。因此，在凹部中，数据线 62 可能被过刻蚀。因此，数据线 62 可能断开。

该断开缺陷降低了生产合格率，从而增加了制造成本。

发明内容

因此，本发明致力于提供一种基本上克服了由于现有技术的局限性和缺点而造成一个或多个问题的用于 LCD 装置的阵列基板及其制造方法。

本发明的一个优点是提供了一种用于 LCD 装置的阵列基板及其制造方法，其可以防止彼此交叉的金属线的断开缺陷。

本发明的另一个优点是提供了一种 LCD 装置的阵列基板及其制造方法，其可以提高生产合格率并降低制造成本。

本发明的其他优点及特征将在随后的说明中进行阐述，而一部分根据所述说明会变得清楚，或者可以通过实施本发明而获知。本发明的上述目的和其他优点可以通过在文字说明书及其权利要求书以及附图中具体指出的结构而实现并获得。

为了实现这些目的和其他优点，并且根据本文中所具体体现和广泛描述的发明宗旨，提供了一种用于液晶显示装置的阵列基板，该阵列基板包括：在基板上的选通线与数据线，所述数据线与所述选通线交叉以限定像素区；在所述选通线与所述数据线之间的绝缘层；邻近所述选通

线和所述数据线的交叉部的开关器件；连接到所述开关器件的像素电极，该像素电极设置在所述像素区中；以及在所述选通线和所述数据线中的一个的第一侧的第一缓冲图案，该第一缓冲图案与所述选通线和所述数据线中的另一个交叠，并与所述选通线和所述数据线中的所述一个设置在同一层。

在本发明的一个方面中，提供了一种制造用于液晶显示装置的阵列基板的方法，作为具体实现，该方法包括以下步骤：在基板上形成选通线和数据线中的一个以及第一缓冲图案，所述第一缓冲图案形成在所述选通线和所述数据线中的所述一个的第一侧；在所述选通线和所述数据线中的所述一个以及所述第一缓冲图案上形成绝缘层；在所述绝缘层上形成所述选通线和所述数据线中的另一个，所述选通线和所述数据线中的所述另一个与所述选通线和所述数据线中的所述一个交叉以限定像素区，所述选通线和所述数据线中的所述另一个与所述第一缓冲图案交叠；邻近所述选通线和所述数据线的交叉部形成连接至所述选通线和所述数据线的开关器件；以及形成连接至所述开关器件的像素电极，该像素电极设置在所述像素区中。

在本发明的另一个方面中，提供了一种液晶显示装置的交叉线结构，作为具体实现，该交叉线结构包括：在基板上的第一线；在所述第一线上的绝缘层；在所述绝缘层上的第二线，该第二线与所述第一线交叉；以及在所述第一线的第一侧且与所述第二线交叠的第一缓冲图案。

应当理解，上文对本发明的概述与下文对本发明的详述都是示例性和解释性的，旨在提供对所要求保护的发明的进一步解释。

附图说明

附图被包括进来以提供对本发明的进一步理解，并构成本说明书的一部分，其例示了本发明的实施例，并与说明书一起用于解释本发明的原理。

在附图中：

图1是根据现有技术的LCD装置的示意截面图；

图 2 是根据现有技术的针对一个像素区的阵列基板的示意平面图；

图 3 是图 2 中的“III”处的展开平面图；

图 4 是沿图 3 中的线“IV-IV”截取的示意截面图；

图 5 是根据本发明第一实施例的包括缓冲图案的阵列基板的两条金属线的交叉部分的示意平面图；

图 6 是根据本发明第二实施例的包括缓冲图案的阵列基板的两条金属线的交叉部分的示意平面图；

图 7 是根据本发明第一实施例的针对一个像素区的包括第一缓冲图案和第二缓冲图案的用于 LCD 装置的阵列基板的示意平面图；

图 8 是根据本发明第二实施例的针对一个像素区的包括第一缓冲图案和第二缓冲图案的用于 LCD 装置的阵列基板的示意平面图；

图 9A、9B、9C 和 9D 是根据依照本发明实施例的制造步骤沿图 7 中的线“IX-IX”截取的用于 LCD 装置的阵列基板的示意截面图；以及

图 10A、10B、10C 和 10D 是根据依照本发明实施例的制造步骤沿图 7 中的线“X-X”截取的用于 LCD 装置的阵列基板的示意截面图。

具体实施方式

现在详细描述本发明的实施例，在附图中例示了其示例。在所有图中，尽可能使用类似的标号指代相同或类似的部分。

在下文中，对根据本发明的示例性实施例说明如下。

图 5 是根据本发明第一实施例的包括缓冲图案的阵列基板的两条金属线的交叉部分的示意平面图。图 6 是根据本发明第二实施例的包括缓冲图案的阵列基板的两条金属线的交叉部分的示意平面图。

在图 5 中，第一金属线 102 沿着第一方向形成，而第二金属线 110 沿着与第一方向交叉的第二方向形成。虽然未示出，但一绝缘层设置在第一金属线 102 与第二金属线 110 之间。此外，第一缓冲图案 106 和第二缓冲图案 108 形成在与第一金属线 102 的同一层。在此，第一缓冲图案 106 呈与第一金属线 102 隔开且沿着第一方向的条形形状。第二缓冲图案 108 从第一金属线 102 起延伸。例如，第二缓冲图案 108 呈图 5 所

示的方形图案。具体地说，第二缓冲图案 108 的大小是在使得第二缓冲图案 108 的主要部分可以被第二金属线 110 覆盖的范围内选择的。

作为另一种方式，在图 6 中，第一缓冲图案 152 和第二缓冲图案 154 沿着第二方向从第一金属线 150 起延伸，以与第二金属线 160 交叠。例如，第一缓冲图案 152 可以呈三角形形状，而第二缓冲图案 154 可以呈方形形状。在图 6 中，第一缓冲图案 152 和第二缓冲图案 154 关于第二金属线 160 的中央部分对称布置。但是，为了降低第一金属线 150 的台阶差，第一金属线 150 和第二金属线 160 可以设置在该范围内的其他位置处，以使得第二金属线 160 可以覆盖第一缓冲图案 152 和第二缓冲图案 154。即，第一缓冲图案 150 和第二缓冲图案 160 中的每一个可以从多种形状中选择以降低第一金属线 150 处的台阶差。另外，虽然在例示的实施例中使用了两个缓冲图案，但是可以使用任何数量的缓冲图案来降低台阶差。例如，可以在第二金属线 160 的一侧使用单个缓冲图案，或者可以在第二金属线 160 的一侧或两侧使用多于两个的缓冲图案。

总之，为获得根据本发明的效果，在与下金属线交叠的上金属线两侧都设置根据本发明的缓冲图案可能是合适的。

此外，第一缓冲图案 152 和第二缓冲图案 154 有效地防止了刻蚀剂汇聚在第一金属线 150 和第二金属线 160 的交叉部处。

图 7 是根据本发明第一实施例的针对一个像素区的包括第一缓冲图案和第二缓冲图案的用于 LCD 装置的阵列基板的示意平面图。图 8 是根据本发明第二实施例的针对一个像素区的包括第一缓冲图案和第二缓冲图案的用于 LCD 装置的阵列基板的示意平面图。

在图 7 和图 8 中，选通线 202 沿着第一方向形成在基板 200 上。数据线 220 沿着与第一方向交叉的第二方向形成，以确定像素区“P”。虽然未示出，但栅绝缘层插入在选通线 202 与数据线 220 之间。薄膜晶体管“T”邻近选通线 202 和数据线 220 的交叉部，该薄膜晶体管“T”包括栅极 204、半导体层 214、源极 216 和漏极 218。像素电极 226 在像素单元“P”中连接到薄膜晶体管“T”。此外，（图 7 中的）第一缓冲图案 206 和第二缓冲图案 208 或（图 8 中的）第一缓冲图案 306 和第二缓冲图

案 308 与选通线 202 形成在同一层。

在图 7 中，第一缓冲图案 206 呈与选通线 202 隔开且沿着与第一方向平行的方向的条形形状。第二缓冲图案 208 沿着第二方向从选通线 202 起延伸，以使得第二缓冲图案 208 的主要部分与数据线 220 交叠。

作为另一种选择，在图 8 中，第一缓冲图案 306 和第二缓冲图案 308 从选通线 202 起延伸。在此，第一缓冲图案 306 和第二缓冲图案 308 中的每一个向相反的方向延伸。具体地说，第一缓冲图案 306 呈三角形形状，而第二缓冲图案 308 呈方形形状。但是，第一缓冲图案 306 和第二缓冲图案 308 的形状可以改变为任何类型的。

在下文中，对根据本发明实施例的用于 LCD 装置的阵列基板的制造过程说明如下。

图 9A、9B、9C 和 9D 是根据依照本发明实施例的制造步骤沿图 7 中的线“IX-IX”截取的用于 LCD 装置的阵列基板的示意截面图。图 10A、10B、10C 和 10D 是根据依照本发明实施例的制造步骤沿图 7 中的线“X-X”截取的用于 LCD 装置的阵列基板的示意截面图。

在图 9A 和 10A 中，基板 200 包括像素区“P”和开关区域“S”。在基板 200 上淀积导电金属材料，并对该导电金属材料进行构图以形成选通线 202 和栅极 204。虽然未示出，但选通线 202 沿着第一方向形成，而栅极 204 设置在开关区域“S”中。

此外，第一缓冲图案 206 形成得与选通线 202 隔开，而且第二缓冲图案 208 从选通线 202 起延伸。虽然未示出，但第一缓冲图案 206 呈平行于第一方向的条形形状，而第二缓冲图案 208 在平面图中呈方形形状。具体地说，第一缓冲图案 206 和第二缓冲图案 208 设置在选通线 202 和稍后形成的数据线的交叉部处。

但是，第一缓冲图案 206 和第二缓冲图案 208 可以被改变为各种形状。

所述导电金属材料是从铝（Al）、例如铝钽合金（AlNd）的铝合金、铬（Cr）、钨（W）、钼（Mo）以及钛（Ti）等中选择的。

接下来，通过在选通线 202、栅极 204 以及第一缓冲图案 206 和第二

缓冲图案 208 上淀积诸如硅氮化物 (SiN_x) 或硅氧化物 (SiO_x) 的无机绝缘层, 来形成栅绝缘层。

在图 9B 和 10B 中, 通过顺序地在栅绝缘层上淀积本征非晶硅 (a-Si:H) 和掺杂非晶硅 (n+ a-Si:H) 而形成半导体层 214。具体地说, 分别把本征非晶硅 (a-Si:H) 和掺杂非晶硅 (n+ a-Si:H) 构图为有源层 214a 和欧姆接触层 214b。即, 半导体层 214 包括有源层 214a 和欧姆接触层 214b。

接下来, 通过在半导体层 214 上淀积并构图诸如所述导电金属材料的导电金属材料而形成数据线 220、源极 216 和漏极 218。具体地说, 数据线 220 沿着与第一方向相交叉的第二方向形成, 源极 216 从数据线 220 起延伸, 而漏极 218 与源极 216 隔开。有源层 214a 的一部分暴露在源极 216 与漏极 218 之间。栅极 204、半导体层 214、源极 216 和漏极 218 构成薄膜晶体管 “T”。

需要注意的是, 数据线 220 与选通线 202 交叉且覆盖第一缓冲图案 206 和第二缓冲图案 208。因此, 第一缓冲图案 206 和第二缓冲图案 208 可以降低选通线 202 中的台阶差。从而, 可以防止来自数据线 220 的断开缺陷。

在图 9C 和 10C 中, 通过在薄膜晶体管 “T” 上淀积 (或涂覆) 并构图诸如硅氮化物 (SiN_x) 或硅氧化物 (SiO_x) 的无机绝缘材料或诸如苯并环丁烯 (BCB) 或丙烯酸树脂的有机绝缘材料, 而形成钝化层 222。在此, 钝化层 222 包括通过构图过程形成的漏极接触孔 224, 该漏极接触孔 224 暴露漏极 218 的一部分。

在图 9D 和 10D 中, 通过以在像素区 “P” 中的方式在钝化层 222 上淀积并构图诸如铟锡氧化物 (ITO)、铟锌氧化物 (IZO) 的透明导电材料, 而形成像素电极 226。在此, 像素电极 226 通过漏极接触孔 224 而连接到漏极 218。

根据本发明实施例的第一缓冲图案 206 和第二缓冲图案 208 可以防止在例如选通线 202 和数据线 220 的两条金属线的交叉部处的断开缺陷, 从而提高生产合格率并降低制造成本。

虽然上述实施例使用底栅 (bottom-gate) TFT 结构作为示例, 并将本发明应用于防止由于选通线的台阶差所导致的数据线的断开缺陷, 但是应当注意, 本发明还可以应用于任何交叉线结构。例如, 本发明还可以应用于顶栅 TFT 结构, 以防止由于数据线的台阶差所导致的选通线的断开缺陷, 或者应用于任何其他交叉线结构, 以防止因下方线的台阶差所导致的上方线的断开缺陷。

本领域的技术人员应当清楚, 可以在不脱离本发明的主旨或范围的情况下对本发明进行各种修改和变型。因而, 如果对本发明的这些修改和变型落入所附权利要求及其等同物的范围内, 则本发明亦将涵盖这些修改和变型。




图 1
(现有技术)




图 2
(现有技术)




图 3
(现有技术)




图 4
(现有技术)




图 5




图 6




图 7




图 8




图 9A




图 9B




图 9C




图 9D




图 10A




图 10B




图 10C




图 10D

专利名称(译)	用于液晶显示装置的阵列基板及其制造方法		
公开(公告)号	CN100498486C	公开(公告)日	2009-06-10
申请号	CN200610169001.4	申请日	2006-12-15
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG.菲利浦LCD株式会社		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	宋武炯 洪性珍		
发明人	宋武炯 洪性珍		
IPC分类号	G02F1/1362 G02F1/133 H01L21/00		
CPC分类号	H01L27/1214 G02F2201/07 G02F1/136286 H01L27/124 H01L27/1244		
代理人(译)	李辉		
审查员(译)	丁沙		
优先权	1020060044525 2006-05-18 KR		
其他公开文献	CN101075048A		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及用于液晶显示装置的阵列基板及其制造方法。该用于液晶显示装置的阵列基板包括：在基板上的选通线与数据线，数据线中选通线交叉以限定像素区；在选通线和数据线之间的绝缘层；邻近选通线和数据线的交叉部的开关器件；连接到开关器件的像素电极，该像素电极设置在像素区中；以及在选通线和数据线中的一个的第一侧的第一缓冲图案，该第一缓冲图案与选通线和数据线中的另一个交叠，并与选通线与数据线中的所述一个设置在同一层。

