

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公开说明书

[21] 申请号 200510081475.9

[51] Int. Cl.

G02F 1/136 (2006.01)

G02F 1/133 (2006.01)

G09G 3/36 (2006.01)

H01L 29/786 (2006.01)

H01L 21/027 (2006.01)

[43] 公开日 2006年6月28日

[11] 公开号 CN 1794068A

[22] 申请日 2005.6.29

[21] 申请号 200510081475.9

[30] 优先权

[32] 2004.12.24 [33] KR [31] 10-2004-0112575

[71] 申请人 LG. 飞利浦 LCD 株式会社

地址 韩国首尔

[72] 发明人 朴容仁

[74] 专利代理机构 北京三友知识产权代理有限公司

代理人 李辉


权利要求书 3 页 说明书 10 页 附图 12 页

[54] 发明名称

液晶显示器件及其制造方法

[57] 摘要

液晶显示器件及其制造方法。显示器件包括：具有显示区域和驱动器区域的基板；相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；位于选通线和数据线之间的绝缘层；位于显示区域中的第一薄膜晶体管；以及位于所述驱动器区域中的具有第一极性的第二薄膜晶体管和具有第二极性的第三薄膜晶体管，其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔暴露像素电极的透明导电层，所述传递孔在像素区域中穿过绝缘层和金属层。



1. 一种显示器件，包括：
具有显示区域和驱动器区域的基板；
5 相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；
位于选通线和数据线之间的绝缘层；
位于显示区域中的第一薄膜晶体管，所述第一薄膜晶体管与选通线、数据线及像素电极相连接；以及
10 位于所述驱动器区域中的具有第一极性的第二薄膜晶体管和具有第二极性的第三薄膜晶体管，所述第一极性不同于所述第二极性，
其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔暴露像素电极的透明导电层，所述传递孔在像素区域中穿过绝缘层和金属层。
15 2. 根据权利要求1所述的显示器件，其中所述第一薄膜晶体管具有第一极性。
3. 根据权利要求1所述的显示器件，还包括：
具有双层结构的存储线；
20 与所述第一薄膜晶体管的第一有源层相连接的下存储电极；以及
存储电容器，通过将所述下存储电极和存储线相交叠来形成，在所述下存储电极和存储线之间具有绝缘层。
4. 根据权利要求3所述的显示器件，其中所述存储线与数据线相交叉。
25 5. 根据权利要求3所述的显示器件，还包括：
第二存储电容器，通过将所述第一薄膜晶体管的第一漏极与所述存储线相交叠来形成，在所述第一薄膜晶体管的第一漏极与所述存储线之间具有绝缘层。
6. 根据权利要求3所述的显示器件，其中所述下存储电极延伸自

第一有源层并且具有杂质。

7. 根据权利要求1所述的显示器件，其中所述第一薄膜晶体管的第一漏极与所述像素电极的透明导电层相连接。

8. 根据权利要求1所述的显示器件，其中所述第一薄膜晶体管的第一漏极与所述像素电极的金属层相接触。

9. 根据权利要求1所述的显示器件，其中所述金属层包围所述传递孔的周缘。

10. 根据权利要求1所述的显示器件，其中所述第一和第二薄膜晶体管的有源层具有沟道区、源区和漏区、以及轻掺杂漏区。

11. 根据权利要求10所述的显示器件，其中所述源区和漏区掺杂有 n^+ 型杂质。

12. 根据权利要求10所述的显示器件，其中所述轻掺杂漏区形成在所述源区和漏区之间，并且掺杂有 n^- 型杂质。

13. 根据权利要求1所述的显示器件，其中所述显示器件是液晶显示器件，并且还包括所述基板上的液晶层。

14. 一种制造显示器件的方法，包括以下步骤：

在基板上形成第一到第三有源层；

在有源层上形成第一绝缘膜；

在第一绝缘膜上形成第一导电图案，该第一导电图案包括第一、第二和第三栅极、与第一栅极相连接的选通线以及像素电极，其中第一导电图案具有在透明导电层上形成金属层的双层结构；

在第一和第二有源层上形成掺杂有第一杂质的源区和漏区；

在第三有源层上形成掺杂有第二杂质的源区和漏区；

在第一导电图案上形成第二绝缘膜；

形成用于暴露第一、第二和第三有源层的源区和漏区的源极接触孔和漏极接触孔，并且形成用于暴露像素电极的透明导电层的传递孔；以及

形成第二导电图案，其包括数据线和与第一、第二和第三有源层的源区和漏区相连接的第一、第二和第三源极和漏极，其中所述第一漏极

与像素电极的透明导电层相连接。

- 15 15. 根据权利要求 14 所述的方法, 还包括以下步骤:
形成从所述第一有源层延伸的下存储电极;
通过对所述第一导电层进行构图来形成存储线; 以及
通过交叠下存储电极与存储线来形成存储电容器。
16. 根据权利要求 15 所述的方法, 其中所述存储线与选通线平行。
17. 根据权利要求 15 所述的方法, 还包括以下步骤: 通过交叠所述存储线与所述第一漏极来形成第二存储电容器。
- 10 18. 根据权利要求 15 所述的方法, 还包括以下步骤: 将杂质掺杂到下存储电极中。
19. 根据权利要求 15 所述的方法, 还包括以下步骤: 在第一和第二有源层上, 在与第一和第二栅极交叠的沟道区与源区和漏区之间形成轻掺杂漏区。
- 15 20. 根据权利要求 19 所述的方法, 其中通过使用第一和第二栅极作为掩模将 n^- 型杂质掺杂到第一和第二有源层的每一侧中来形成所述轻掺杂漏区。
21. 根据权利要求 14 所述的方法, 其中形成传递孔的步骤包括以下步骤:
对第一绝缘膜进行构图以形成传递孔; 以及
20 通过透过所述传递孔刻蚀像素电极的金属层, 来暴露所述像素电极的透明导电层。
22. 根据权利要求 21 所述的方法, 其中所述传递孔穿过所述第一绝缘膜和金属层, 以使所述金属层包围传递孔的周缘。
23. 根据权利要求 14 所述的方法, 还包括以下步骤: 在所述基板与第一、第二和第三有源层之间形成缓冲膜。
- 25 24. 根据权利要求 14 所述的方法, 其中所述显示器件是液晶显示器件, 并且还包括所述基板上的液晶层。
25. 根据权利要求 14 所述的方法, 其中所述第一漏极与所述像素电极的金属层相接触。

液晶显示器件及其制造方法

5 技术领域

本发明涉及多晶硅显示器件，更具体地涉及一种多晶硅液晶显示器的薄膜晶体管基板及其简化制造方法。

背景技术

10 通常，液晶显示（LCD）器件通过根据视频信号控制透光率来显示图像，该液晶显示器件在液晶显示板中包括呈矩阵结构的多个液晶单元。在各个液晶单元中，薄膜晶体管（TFT）作为开关器件用于独立地提供视频信号。这种 TFT 的有源层通常以非晶硅或多晶硅（poly-silicon）来形成。因为多晶硅的载流子迁移率大约比非晶硅的载流子迁移率快百倍，
15 所以，可以利用多晶硅技术将高速驱动电路一体地形成在 LCD 板上。

图 1 是一个示意图，示出了根据现有技术的集成有驱动电路的多晶硅液晶显示板的 TFT 基板。

参考图 1，TFT 基板包括：显示区域 7，在由选通线 2 和数据线 4 的交叉所限定的各个像素区域中设有 TFT 30 和像素电极 22；用于驱动数据线 4 的数据驱动器 5；以及用于驱动选通线 2 的选通驱动器 3。
20

TFT 30 响应于来自扫描线 2 的扫描信号将来自数据线 4 的视频信号充到像素电极 22 中。充有视频信号的像素电极 22 相对于滤色器基板的公共电极产生电势差，该滤色器基板面对 TFT 基板，在它们之间具有液晶。由于液晶的介电各向异性，该电势差使液晶分子旋转。透光率根据
25 液晶分子的旋转量而变化，从而实现灰度级。

选通驱动器 3 顺序地驱动选通线 2，并且当其中一条选通线 2 被驱动时，数据驱动器 5 将视频信号施加到数据线 4。

图 2 是一个像素区域的放大平面图，该像素区域包括在图 1 所示 TFT 基板的显示区域 7 中；图 3 是沿着图 2 中的 I-I' 线所截取的 TFT 基板的

像素区域的剖视图。

参考图 2 和图 3, TFT 基板包括与选通线 2 和数据线 4 相连接的薄膜晶体管 (TFT) 30, 以及与 TFT 30 相连接的像素电极 22。虽然 NMOS-TFT 或 PMOS-TFT 都可用于 TFT 30, 但现在仅描述使用 NMOS-TFT 的 TFT 30。

5 TFT 30 具有与选通线 2 相连接的栅极 6、与数据线 4 相连接的源极, 以及经由穿过保护模 18 的像素接触孔 20 与像素电极 22 相连接的漏极 10。栅极 6 与设置在缓冲膜 12 上的有源层 14 的沟道区 14C 交叠, 其间具有栅极绝缘膜 16。以这样的方式来形成源极和漏极 10, 即利用其间的夹层绝缘膜 26 使它们与栅极 6 绝缘。此外, 源极和漏极 10 分别经由源极接
10 触孔 24S 和漏极接触孔 24D 与掺杂有 n^+ 型杂质的有源层 14 的源区 14S 和漏区 14D 相连接, 所述源极接触孔 24S 和漏极接触孔 24D 穿过夹层绝缘膜 26 和栅极绝缘膜 16。

根据现有技术, 形成 TFT 基板的显示区域 7 需要六道掩模工艺, 现在将对其进行详细描述。

15 在下基板 1 上形成缓冲膜 12, 而后, 通过第一掩模工艺在缓冲膜 12 上形成有源层 14。通过在缓冲膜 12 上淀积非晶硅层, 接着使用激光将其结晶为多晶硅层, 此后利用光刻法对其构图并使用第一掩模对其进行刻蚀, 来形成有源层 14。

20 在设有有源层 14 的缓冲膜 12 上形成栅极绝缘膜 16, 而后, 通过第二掩模工艺在其上形成选通线 2 和栅极 6。此外, 使用栅极 6 作为掩模将 n^+ 型杂质掺杂到有源层 14 的非交叠区域中, 从而形成有源层 14 的源区 14S 和漏区 14D。

25 在设有选通线 2 和栅极 6 的栅极绝缘膜 16 上形成夹层绝缘膜 26, 而后通过第三掩模工艺来形成穿过夹层绝缘膜 26 和栅极绝缘膜 16 的源极接触孔 24S 和漏极接触孔 24D。

通过第四掩模工艺在夹层绝缘膜 26 上形成包括源极和漏极 10 的数据线 4。

在设有数据线 4 和漏极 10 的夹层绝缘膜 26 上形成保护膜 18, 而后通过第五掩模工艺来形成穿过保护模 18 的像素接触孔 20, 以露出漏极

10。

通过第六掩模工艺在保护膜 18 上形成透明像素电极 22，其经由像素接触孔 20 与漏极 10 相连接。

5 如上所述，通过根据现有技术的六道掩模工艺来形成 TFT 基板的显示区域 7。因为每道掩模工艺都包括诸如淀积、清洁、光刻、刻蚀、光刻胶剥离及检查等的多道工序，所以制造工艺复杂且制造成本高。此外，当利用 CMOS-TFT 技术将选通驱动器 3 和数据驱动器 5 与显示区域 7 一体形成时，通常需要九道掩模工艺，从而使其制造工艺更加复杂。

10 发明内容

因此，本发明旨在提供一种多晶硅显示器件的薄膜晶体管基板及制造该薄膜晶体管基板的方法，其基本上克服了由于现有技术的限制和缺点所引起的一个或多个问题。

15 本发明的优点是提供一种多晶硅显示器件的薄膜晶体管基板及其简化制造方法。

本发明的其它优点和特征将在下面的说明中部分地阐述，并且其对于本领域的普通技术人员来说部分地基于下面的分析将变得显而易见，或者可以通过实践本发明来获知。通过文字说明及其权利要求以及附图中具体指出的结构，可以实现并获得本发明的这些和其它优点。

20 为了实现这些和其它优点并根据本发明的目的，如所具体实现和广泛描述的，根据本发明的显示器件包括：具有显示区域和驱动器区域的基板；相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；位于选通线和数据线之间的绝缘层；位于显示区域中的第一薄膜晶体管，所述第一薄膜晶体管与选通线、数据线及像素电极相连接；以及位于所述驱动器区域中的具有第一极性的第二薄膜晶体管 25 和具有第二极性的第三薄膜晶体管，所述第一极性不同于所述第二极性，其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔 (transmission hole) 暴露像素电极的透明导电层，所述传递孔在

像素区域中穿过绝缘层和金属层。

在本发明的另一方面中，一种制造显示器件的方法包括以下步骤：
在基板上形成第一到第三有源层；在有源层上形成第一绝缘膜；在第一绝缘膜上形成第一导电图案，该第一导电图案包括第一、第二和第三栅极、与第一栅极相连接的选通线以及像素电极，其中第一导电图案具有在透明导电层上形成金属层的双层结构；在第一和第二有源层上形成掺杂有第一杂质的源区和漏区；在第三有源层上形成掺杂有第二杂质的源区和漏区；在第一导电图案上形成第二绝缘膜；形成用于暴露第一、第二和第三有源层的源区和漏区的源极接触孔和漏极接触孔，并且形成用于暴露像素电极的透明导电层的传递孔；以及形成第二导电图案，其包括数据线和与第一、第二和第三有源层的源区和漏区相连接的第一、第二和第三源极和漏极，其中所述第一漏极与像素电极的透明导电层相连接。

应当理解，本发明上面的概括性描述和下面的详细描述仅是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步理解。

附图说明

附图例示了本发明的实施例，并且与说明一起用于解释本发明的原理，这些附图被包括进来以提供对本发明的进一步理解，并且被并入且构成该说明书的一部分。

在附图中：

图 1 是一个示意图，示出了根据现有技术的集成有驱动电路的多晶硅液晶显示板的 TFT 基板；

图 2 是一个像素区域的放大平面图，该像素区域包括在图 1 所示 TFT 基板的显示区域 7 中；

图 3 是沿着图 2 中的 I-I' 线所截取的 TFT 基板的像素区域的剖视图；

图 4 是一个平面图，示出了根据本发明实施例的多晶硅显示器件的薄膜晶体管基板的一部分；

图 5 是沿着图 4 中的 III-III'、IV-IV'、V-V' 线所截取的薄膜晶体

管基板的剖视图；以及

图 6A 到图 6G 是剖视图，示出了根据本发明实施例的多晶硅显示器件的薄膜晶体管基板的制造方法。

5 具体实施方式

现在将参考附图中示出的示例详细地描述本发明的实施例。

图 4 是一个平面图，示出了根据本发明实施例的多晶硅显示器件的薄膜晶体管基板的一部分；图 5 是沿着图 4 中的 III-III'、IV-IV'、V-V' 线所截取的薄膜晶体管基板的剖视图。

10 参考图 4 和图 5，薄膜晶体管 (TFT) 基板包括显示区域 196、用于驱动显示区域 196 的数据线 104 的数据驱动器 192，以及用于驱动显示区域 196 的选通线 102 的选通驱动器 194。

15 显示区域 196 包括与选通线 102 和数据线 104 相连接的第一 TFT 130、与 TFT 130 相连接的像素电极 122，以及存储电容器 160。尽管第一 TFT 130 可以是 NMOS-TFT 或 PMOS-TFT，但现在仅描述使用 NMOS-TFT 的第一 TFT 130。

数据线 104 与选通线 102 及存储线 152 相交叉，其间具有夹层绝缘膜 118，从而限定具有像素电极 122 的像素区域。

20 第一 NMOS-TFT130 响应于来自选通线 102 的选通信号将数据线 104 上的视频信号施加到像素电极 122。为此，第一 NMOS-TFT 130 包括与选通线 102 相连接的第一栅极 106、与数据线 104 相连接的第一源极、与像素电极 122 相连接的第一漏极 110，以及第一有源层 114，该第一有源层 114 用于限定第一源极和第一漏极 110 之间的沟道。

25 选通线 102 和第一栅极 106 连同存储线 152 具有双层结构，其中在透明导电层 101 上形成有金属层 103。

第一有源层 114 形成在下基板 100 上，其间具有缓冲膜 112。第一有源层 114 具有沟道区 114C 以及掺杂有 n⁺型杂质的源区 114S 和漏区 114D，沟道区 114C 与栅极 106 交叠，其间具有栅极绝缘膜 116。第一有源层 114 的源区 114S 和漏区 114D 分别经由第一源极接触孔 124S 和第一

漏极接触孔 124D 与第一源极和第一漏极 110 相连接, 所述第一源极接触孔 124S 和第一漏极接触孔 124D 穿过夹层绝缘膜 118 和栅极绝缘膜 116。第一有源层 114 还可以包括轻掺杂漏区 (LDD) (未示出), 该轻掺杂漏区在沟道区 114C 与源区 114S 及漏区 114D 之间掺杂有 n^- 型杂质, 以减小第一 NMOS-TFT 130 的截止电流。

像素电极 122 包括设置在像素区域中的栅极绝缘膜 116 上的透明导电层 101、以及沿着透明导电层 101 周缘的位于透明导电层 101 上的金属层 103。换句话说, 像素电极 122 的透明导电层 101 通过传递孔 120 露出, 该传递孔 120 穿过夹层绝缘膜 118 和金属层 103。另选地, 像素电极可以仅包括透明导电层 101, 而不包括金属层 103。像素电极 122 与存储线 152 相交叉, 并且与沿着传递孔 120 的侧面延伸的第一漏极 110 相连接。更具体地, 第一漏极 110 与通过传递孔 120 露出的像素电极 122 的透明导电层 101 和金属层 103 相连接。

TFT 130 将视频信号充到像素电极 122 中, 以相对于滤色器基板 (未示出) 的公共电极产生电势差。由于液晶的介电各向异性, 该电势差使设置在 TFT 基板和滤色器基板之间的液晶发生旋转, 从而控制从光源 (未示出) 经由像素电极 122 向滤色器基板输入的透射光量。

存储电容器 160 包括并联连接在存储线 152 和 TFT 130 之间的第一存储电容器 Cst1 和第二存储电容器 Cst2。第一存储电容器 Cst1 被设置为使存储线 152 与从有源层 114 延伸的下存储电极 150 交叠, 并在其间设有栅极绝缘膜 116。第二存储电容器 Cst2 被设置为使漏极 110 与存储线 152 相交叉, 并在其间设有夹层绝缘膜 118。因为存储电容器 160 包括并联连接的第一存储电容器 Cst1 和第二存储电容器 Cst2, 所以其具有高电容值。存储电容器 160 在预定时间段内稳定地保持充入像素电极 122 中的视频信号。

选通驱动器 194 和数据驱动器 192 具有包括第二 NMOS-TFT 180 和 PMOS-TFT 190 的 CMOS 结构。

第二 NMOS-TFT 180 包括: 设置在缓冲膜 112 上的第二有源层 144; 第二栅极 136, 与第二有源层 144 的沟道区交叠, 其间具有栅极绝缘膜

116; 以及第二源极 138 和第二漏极 140, 分别经由第二源极接触孔 154S 和第二漏极接触孔 154D 与第二有源层 144 的源区和漏区相连接。第二有源层还包括沟道区及轻掺杂漏区 (LDD) (未示出), 该轻掺杂漏区在沟道区 114C 与源区及漏区之间掺杂有 n^- 型杂质, 以减小截止电流。第二 NMOS-TFT 180 具有与显示区域 196 中的第一 NMOS-TFT 130 相同的结构。

PMOS-TFT 190 包括: 设置在缓冲膜 112 上的第三有源层 174; 与第三有源层 174 的沟道区 174C 交叠的第三栅极 166, 其间具有栅极绝缘膜 116; 以及第三源极 168 和第三漏极 170, 分别经由第三源极接触孔 184S 和第三漏极接触孔 184D 与第三有源层 174 的源区 174S 和漏区 174D 相连接。第三有源层 174 的源区 174S 和漏区 174D 掺杂有 p 型杂质。

如上所述, 在根据本发明实施例的多晶硅显示器件的 TFT 基板中, 在栅极绝缘膜 116 上形成有像素电极 122, 以及选通线 102、第一到第三栅极 106、136 和 166 以及存储线 152 等的双层结构, 从而简化了制造工艺。结果, 包括数据线 104 的源极 / 漏极金属图案具有暴露结构, 该源极 / 漏极金属图案具有第一源极、第二和第三源极 138 和 168, 以及第一到第三漏极 110、140 和 170。然而, 根据本发明的原理, 可以通过配向膜、或者通过对由密封剂所密封区域内的源极 / 漏极图案进行定位的液晶来保护源极 / 漏极图案。

图 6A 到图 6G 是剖视图, 示出了根据本发明实施例的多晶硅显示器件的 TFT 基板的制造方法。图中, 没有示出包括在选通驱动器 194 和数据驱动器 192 中的第二 NMOS-TFT 180, 因为该第二 NMOS-TFT 180 具有与显示区域 196 的第一 NMOS-TFT 130 相同的结构, 而对此参考图 4 进行了描述。

参考图 6A, 在下基板 100 上形成缓冲膜 112, 而后在显示区域中, 在缓冲膜 112 上形成第一有源层 114 和下存储电极 150, 并且通过第一掩模工艺在驱动器区域中形成第二有源层 144 和第三有源层 174。

为了形成缓冲膜 112, 在下基板 100 上完全淀积诸如 SiO_2 等的无机绝缘膜。接下来, 通过低压化学气相淀积 (LPCVD) 技术或等离子体增强型化学气相淀积 (PECVD) 技术等, 在缓冲膜 112 上形成非晶硅薄膜, 而后

使其结晶以形成多晶硅薄膜。在非晶硅薄膜结晶之前可以进行脱氢工艺，以减少在非晶硅薄膜中存在的氢原子。可以使用诸如顺序侧向凝固(SLS)的激光退火(ELA)技术对非晶硅薄膜进行结晶，其中晶粒沿水平方向生长以增大晶粒的尺寸。使用第一掩模通过光刻法和刻蚀工艺对多晶硅薄膜进行构图，以形成显示区域中的第一有源层 114 和下存储电极 150、以及驱动区域中的第二有源层 144 和第三有源层 174。

参考图 6B, 通过第二掩模工艺将 n^+ 型杂质掺杂到下存储电极 150 中, 以使其具有导电性。

更具体地, 通过使用第二掩模的光刻工艺来形成暴露下存储电极 150 的光刻胶图案, 并将 n^+ 型杂质掺杂到下存储电极 150 中, 从而使得下存储电极 150 可以具有导电性。然后, 通过剥离工艺来去除光刻胶图案。

参考图 6C, 在具有第一到第三有源层 114、144 和 174 以及下存储电极 150 的缓冲膜 112 上形成栅极绝缘膜 116, 并且通过第三掩模工艺在栅极绝缘膜 116 上形成像素电极 122, 以及选通线 102、第一到第三栅极 106、136 和 166 以及存储线 152 的双层结构。

通过在设有第一到第三有源层 114、144 和 174 以及下存储电极 150 的缓冲膜 112 上完全淀积诸如 SiO_2 等的无机绝缘膜来形成栅极绝缘膜 116。然后, 通过溅射等在栅极绝缘膜 116 上顺序地形成透明导电层 101 和金属层 103。透明导电层 101 由铟锡氧化物(ITO)、锡氧化物(TO)或铟锌氧化物(IZO)等来形成, 而栅金属层 103 至少具有由诸如 Mo、Cu、AlNd、Al、Ti、Cr、Mo 合金、Cu 合金或 Al 合金等的金属材料形成的单层。接下来, 使用第三掩模通过光刻法和蚀刻工艺对金属层 103 和透明导电层 101 进行构图, 以形成像素电极 122, 以及选通线 102、第一到第三栅极 106、136 和 166 以及存储线 152 的双层结构。

参考图 6D, 通过第四掩模工艺来限定第一和第二有源层 114 和 144 的源区 114S 和漏区 114D、以及 LDD 区。

更具体地, 将 n^- 杂质掺杂到第一有源层 114 和第二有源层 144 的暴露部分中, 以使用第一栅极 106 和第二栅极 136 作为掩模来限定 LDD 区。随后, 通过使用第四掩模的光刻工艺来形成暴露第一有源层 114 和第二

有源层 144 的源区 114S 和漏区 114D 的光刻胶图案，并且将 n^+ 型杂质掺杂到源区 114S 和漏区 114D 中。第一有源层 114 和第二有源层 144 的源区 114S 和漏区 114D 位于与栅极 106 和 136 交叠的沟道区 114C 与仅掺杂有 n^- 杂质的 LDD 区之间。然后，通过剥离工艺来去除光刻胶图案。

5 参考图 6E，通过第五掩模工艺将 p^+ 型杂质掺杂到第三有源层 174 中以形成第三有源层 174 的源区 174S 和漏区 174D。

更具体地，通过使用第五掩模的光刻工艺来设置暴露第三有源层 174 的源区 174S 和漏区 174D 的光刻胶图案。将 p^+ 型杂质掺杂到暴露的第三有源层 174 的每一侧区域中，从而形成第三有源层 174 的源区 174S 和漏区 174D。第三有源层 174 的源区 174S 和漏区 174D 彼此相对，其间具有与第三栅极 166 交叠的沟道区 174C。然后，通过剥离工艺来去除光刻胶图案。

参考图 6F，通过第六掩模工艺在栅极绝缘膜 116 上形成具有源极和漏极接触孔 124S、124D、154S、154D、184S 和 184D 和传递孔 120 的夹层绝缘膜 118，该栅极绝缘膜 116 设有选通线 102、栅极 106、136 和 166、存储线 152 以及像素电极 122。

通过将诸如 SiO_x 或 SiN_x 等的无机绝缘材料完全淀积到栅极绝缘膜 116 上来提供夹层绝缘膜 118，该栅极绝缘膜 116 设有选通线 102、栅极 106、136 和 166、存储线 152 以及像素电极 122。

20 然后，通过使用第六掩模的光刻和刻蚀工艺来形成穿过夹层绝缘膜 118 和栅极绝缘膜 116 的第一到第三源极接触孔 124S、154S 和 184S 及第一到第三漏极接触孔 124D、154D 和 184D，以及穿过夹层绝缘膜 118 的传递孔 120。第一到第三源极接触孔 124S、154S 和 184S 分别暴露第一到第三有源层 114、144 和 174 的源区 114S、144S 和 174S。第一到第三漏极接触孔 124D、154D 和 184D 暴露第一到第三有源层 114、144 和 174 的漏区 114D、144D 和 174D。传递孔 120 暴露作为像素电极 122 的上层的栅极金属层 103。

25 随后，对通过传递孔 120 暴露的像素电极 122 的栅极金属层 103 进行刻蚀，以暴露透明导电层 101。与夹层绝缘膜 118 交叠的栅极金属层

103 保持在透明导电层 101 的周缘处。

参考图 6G, 通过第七掩模工艺在夹层绝缘膜 118 上形成包括数据线 104 的源极 / 漏极金属图案, 该源极 / 漏极金属图案具有第一源极、第二和第三源极 138 和 168, 以及第一到第三漏极 110、140 和 170。

5 通过在夹层绝缘膜 118 上淀积源极 / 漏极金属层, 然后通过使用第七掩模的光刻和刻蚀工艺对源极 / 漏极金属层进行构图, 来形成源极 / 漏极金属图案。数据线 104 和第一漏极 110 经由第一源极和漏极接触孔 124S 和 124D 与第一有源层 114 的源区 114S 和漏区 114D 相连接。此外, 第一漏极 110 按与存储线 152 相交叠的方式经由传递孔 120 与像素电极
10 122 相连接。第二源极和漏极 138 和 140 分别经由第二源极和漏极接触孔 154S 和 154D 与第二有源层 144 的源区和漏区相连接。第三源极和漏极 168 和 170 分别经由第三源极和漏极接触孔 184S 和 184D 与第三有源层 174 的源区和漏区 174S 和 174D 相连接。

15 如上所述, 根据本发明实施例的多晶硅显示器件的 TFT 基板的制造方法被简化为七道掩模工艺。根据本发明实施例的 TFT 基板不包括保护层, 因此源极 / 漏极金属图案得以暴露。然而, 当所有的源极 / 漏极金属图案都位于由密封剂密封的区域内时, 它们可以得到其上形成的配向膜以及密封区域中的液晶的充分保护。

20 如上所述, 通过七道掩模工艺来制造根据本发明的集成有驱动电路的多晶硅显示器件的 TFT 基板, 从而减少了制造成本, 提高了生产率。

对于本领域的普通技术人员显而易见的是, 可以对本发明作出各种修改和变型。所以, 本发明旨在覆盖落入所附权利要求及其等同物的范围内的对本发明的修改和变型。




图 1
现有技术




图 2
现有技术




图 3
现有技术




图 5




图 6A




图 6B




图 6C




图 6D




图 6E




图 6F




图 6G

专利名称(译)	液晶显示器件及其制造方法		
公开(公告)号	CN1794068A	公开(公告)日	2006-06-28
申请号	CN200510081475.9	申请日	2005-06-29
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG.飞利浦LCD株式会社		
当前申请(专利权)人(译)	LG.飞利浦LCD株式会社		
[标]发明人	朴容仁		
发明人	朴容仁		
IPC分类号	G02F1/136 G02F1/133 G09G3/36 H01L21/027 H01L29/786		
CPC分类号	G02F1/13454 H01L27/12 H01L27/124 H01L27/1248 H01L27/1255		
代理人(译)	李辉		
优先权	1020040112575 2004-12-24 KR		
其他公开文献	CN100504554C		
外部链接	Espacenet SIPO		

摘要(译)

液晶显示器件及其制造方法。显示器件包括：具有显示区域和驱动器区域的基板；相互交叉以在显示区域中限定像素区域的选通线和数据线，所述像素区域具有像素电极；位于选通线和数据线之间的绝缘层；位于显示区域中的第一薄膜晶体管；以及位于所述驱动器区域中的具有第一极性的第二薄膜晶体管和具有第二极性的第三薄膜晶体管，其中，第一到第三薄膜晶体管的像素电极、选通线和栅极具有双层结构，在该双层结构中在透明导电层上形成有金属层，并且通过传递孔暴露像素电极的透明导电层，所述传递孔在像素区域中穿过绝缘层和金属层。

