(19)中华人民共和国国家知识产权局

(12)发明专利

(10)授权公告号 CN 102054458 B
(45)授权公告日 2012.11.07

(21)申请号 201110035399.3
(22)申请日 2011.01.31
(30)优先权数据
099146236 2010.12.28 TW
(73)专利权人 友达光电股份有限公司
地址 中国台湾新竹科学工业园区新竹市力行二路1号
(72)发明人 江佳璁
(74)专利代理机构 北京律诚同业知识产权代理有限公司 11006
代理人 梁挥 祁建国
(51)Int.Cl.
G09G 3/36(2006.01)
(56)对比文件
US 2008129904 A1,2008.06.05, 全文.
CN 1561512 A,2005.01.05, 全文.
CN 1937026 A,2007.03.28, 全文.

审查员 常青

权利要求书 2 页 说明书 7 页 附图 18 页

(54)发明名称

液晶显示装置的驱动方法及其相关装置

(57)摘要

本发明提供一种用于一液晶显示装置的驱动方法，其中该液晶显示装置包含多条数据线以及多个薄膜晶体管。该驱动方法包含暂存一将要显示的图框的多个子像素的数据，其中该多个子像素对应该多个薄膜晶体管；根据该多个子像素的数据排列每一行数据线的薄膜晶体管的一导通顺序；以及根据该导通顺序，导通该每一行数据线的薄膜晶体管。本发明可根据液晶显示装置的子像素数据，而排列多条栅极线的导通顺序。



CN 102054458 B

1. 一种用于一液晶显示装置的驱动方法，该液晶显示装置包含多条数据线以及多个薄膜晶体管，其特征在于，该驱动方法包含：

暂存一第一图框的多个子像素的数据，其中该多个子像素对应该多个薄膜晶体管；

根据该多个子像素的数据排列每一行数据线的薄膜晶体管的一导通顺序；以及

根据该导通顺序，导通该每一行数据线的薄膜晶体管；

根据该多个子像素的数据排列该每一行数据线的薄膜晶体管的该导通顺序，包含：

于该多个子像素的数据为该多个子像素的极性时，排列该每一行数据线的该导通顺序以先导通具有一相同极性的子像素对应的行数据线，再导通具有另一相同极性的子像素对应的行数据线；或

根据该多个子像素的数据排列该每一行数据线的薄膜晶体管的该导通顺序，包含：

于该多个子像素的数据为该多个子像素的驱动电压时，排列该每一行数据线的薄膜晶体管的该导通顺序以使导通时间点上的两相邻的薄膜晶体管对应的子像素具有一最小驱动电压差。

2. 根据权利要求 1 所述的驱动方法，其特征在于，该多个子像素的数据包含该多个子像素的极性或该多个子像素的驱动电压。

3. 根据权利要求 1 所述的驱动方法，其特征在于，另包含有：

于该第一图框时，利用一第一极性反转方式驱动该第一图框的多个子像素，以及于一第二图框时，利用一第二极性反转方式驱动该第二图框的多个子像素。

4. 根据权利要求 3 所述的驱动方法，其特征在于，该第一极性反转方式是一两线点反转，该第二极性转换方式是两线加一反转。

5. 根据权利要求 1 所述的驱动方法，其特征在于，另包含：

分段导通该每一行数据线的薄膜晶体管。

6. 一种液晶显示装置，其特征在于，包含有：

一显示面板，包含多条数据线以及多个薄膜晶体管，其中该多个薄膜晶体管对应一第一图框中多个子像素；

一时序控制器，包含有：

一图框缓存器，用来暂存该第一图框的该多个子像素的数据；以及

一运算单元，用来根据该多个子像素的数据排列每一行数据线的薄膜晶体管的一导通顺序；以及

一栅极驱动器，用来根据该导通顺序，导通该每一行数据线的薄膜晶体管；

该运算单元根据该多个子像素的数据排列该每一行数据线的薄膜晶体管的该导通顺序，包含：

于该多个子像素的数据为该多个子像素的极性时，排列该每一行数据线的该导通顺序以先导通具有一相同极性的子像素对应的行数据线，再导通具有另一相同极性的子像素对应的行数据线；或

该运算单元根据该多个子像素的数据排列该每一行数据线的薄膜晶体管的该导通顺序，包含：

于该多个子像素的数据为该多个子像素的驱动电压时，排列该每一行数据线的薄膜晶体管的该导通顺序以使导通时间点上的两相邻的薄膜晶体管对应的子像素具有一最小驱

动电压差。

7. 根据权利要求 6 所述的液晶显示装置，其特征在于，该多个子像素的数据包含该多个子像素的极性或该多个子像素的驱动电压。

8. 根据权利要求 6 所述的液晶显示装置，其特征在于，另包含有一源极驱动器，用来于该第一图框时，利用一第一极性转换方式驱动该第一图框的多个子像素，以及于一第二图框时，利用一第二转换方式驱动该第二图框的多个子像素。

9. 根据权利要求 8 所述的液晶显示装置，其特征在于，该第一极性反转方式是一两线点反转，该第二极性转换方式是两线加一反转。

10. 根据权利要求 6 所述的液晶显示装置，其特征在于，该栅极驱动器另用来分段导通该每一行数据线的薄膜晶体管。

11. 根据权利要求 6 所述的液晶显示装置，其特征在于，该图框缓存器可暂存的子像素数据数目为该第一图框的子像素数目的四分之一或该第一图框的子像素数目的倍数。

液晶显示装置的驱动方法及其相关装置

技术领域

[0001] 本发明涉及一种用于一液晶显示装置的驱动方法及其相关装置，尤指一种可根据液晶显示装置的子像素数据，而排列多条栅极线的导通顺序的方法及其相关装置。

背景技术

[0002] 液晶显示装置具有外型轻薄、耗电量少以及无辐射污染等特性，已被广泛地应用在计算机系统、行动电话、个人数字助理 (PDA) 等信息产品上。液晶显示装置的工作原理利用液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的穿透量，进一步产生不同强度的输出光线，及不同灰阶强度的红、绿、蓝、白光。

[0003] 请参考图 1，图 1 为现有一薄膜晶体管 (Thin Film Transistor，TFT) 液晶显示器 10 的示意图。薄膜晶体管液晶显示装置 10 包含一液晶显示面板 (LCD Panel)100、一时序控制器 (timing controller)102、一源极驱动器 (source driver)104 以及一栅极驱动器 (gate driver)106。液晶显示面板 100 由两基板 (Substrate) 构成，而于两基板间填充有液晶材料 (LCD layer)。一基板上设置有多条数据线 (Data Line)D1 ～ Dm、多条垂直于数据线 G1 ～ Gn 的栅极线 (Gate Line)G1 ～ Gn，以及多个薄膜晶体管 114，而于另一基板上设置有一共享电极 (Common Electrode)，用来提供一共享电压。液晶显示面板 100 中每一数据线 D1 ～ Dm 与栅极线 G1 ～ Gn 的交接处 (Intersection) 均连接有一薄膜晶体管 114，亦即薄膜晶体管 114 以矩阵的方式分布于液晶显示面板 100 上，每一数据线 D1 ～ Dm 对应于薄膜晶体管液晶显示装置 10 的行 (Column)，而栅极线 G1 ～ Gn 对应于薄膜晶体管液晶显示装置 10 的一列 (Row)，且每一薄膜晶体管 114 对应于一像素 (Pixel)P11 ～ Pmn。此外，液晶显示面板 100 的两基板所构成的电路特性可视为一等效电容 116。

[0004] 现有薄膜晶体管液晶显示装置 10 的驱动原理详述如下。首先，根据欲显 示的影像数据，时序控制器 102 产生相关控制信号和频率信号。接着，源极驱动器 104 和栅极驱动器 106 可依据时序控制器 102 传来的信号分别产生相对应的栅极信号和驱动信号，对不同的数据线 D1 ～ Dm 与栅极线 G1 ～ Gn 产生输入信号，控制薄膜晶体管 114 的导通及等效电容 116 两端的电位差，进一步地改变液晶分子的排列以及相对应的光线穿透量，以将影像数据显示于液晶显示面板 100 上。举例来说，栅极驱动器 106 对栅极线 G1 ～ Gn 输入一脉波使薄膜晶体管 114 导通，因此源极驱动器 104 所输入数据线 D1 ～ Dm 的信号可经由薄膜晶体管 114 而输入等效电容 116，因此达到控制相对应像素的灰阶 (Gray Level) 状态。另外，通过控制源极驱动器 104 输入至数据线 D1 ～ Dm 的信号大小，可产生不同的灰阶大小。

[0005] 在薄膜晶体管液晶显示装置 10 中，若一直使用正电压不断地驱动液晶分子会造成直流残留而影响液晶的排列与穿透度并降低液晶分子对光线的偏振或折射效果，因而使画面显示的质量恶化，同样地，若是一直使用负电压不断地驱动液晶分子亦会造成直流残留而影响液晶的排列与穿透度并降低液晶分子对光线的偏振或折射效果。因此，为了保护液晶分子不受驱动电压的破坏，须使用正负电压交互的方式来驱动液晶分子。此外，

液晶显示面板 100 除了包含一等效电容 116 外，电路本身还会产生寄生电容 (Parasite Capacitor)，所以当同样的影像于液晶显示面板 100 上显示过久时，寄生电容会因为储存电荷而产生残影现象 (Residual Image Effect)，更会影响后续画面的显示，所以亦必须利用正负电压交互的方式来驱动液晶分子以改善直流残留对显示影像的影响，如列反转 (Row Inversion)、两线点反转 (Two Line Dot Inversion) 等驱动方式。

[0006] 请参考图 2A 及图 3A，图 2A 及图 3A 为现有列反转 (Row Inversion) 驱动方式的示意图。区块 20A 与区块 30A 为连续两画面 (Frame) 的相同部分的像素极性示意图；比较区块 20A 与区块 30A 可知，当使用列反转的方式来驱动液晶显示装置 10 时，同一列中的每一像素单元的极性会随着画面切换而转变，且相邻列的每一像素单元的极性相反。

[0007] 请参考图 2B 及图 3B，图 2B 及图 3B 为现有行反转 (Column Inversion) 驱动方式的示意图。区块 20B 与区块 30B 为连续两画面 (Frame) 的相同部分的像素极性示意图；比较区块 20B 与区块 30B 可知，当使用行反转的方式来 驱动液晶显示装置 10 时，同一行中的每一像素单元的极性会随着画面切换而转变，且相邻行的每一像素单元的极性相反。

[0008] 除了上述行反转驱动方式外，现有技术亦可采用其它方式来驱动液晶显示面板 100。请参考图 4 及图 5，图 4 及图 5 为现有两线点反转的示意图。区块 40 与区块 50 为连续两画面的相同部分的像素极性示意图；比较区块 40 与区块 50 可知，当使用两线点反转的方式来驱动液晶显示装置 10 时，每两子像素单元的数据信号与其两相邻子像素单元的数据信号为相反极性。

[0009] 行反转驱动方式，每一像素单元的极性只会在画面切换而转变，反之列反转、两线点反转等其它驱动方式在单一画面下会有多次的极性转变。

[0010] 请参考图 6，图 6 为现有一表格 60 的示意图。表格 60 用来说明栅极线的导通顺序以及数据线 D1 及 D2 的子像素的极性。在表格 60 中，栅极线的导通顺序依序为 G1、G2、G3、…、G10。由于液晶分子的驱动方式为两线点反转，因此数据线 D1 上对应栅极线 G1 ～ G10 的子像素的极性为 +、+、-、-、+、+、-、-、+、+，而数据线 D2 上对应栅极线 G1 ～ G10 的子像素的极性为 -、-、+、+、-、-、+、+、-、-。请参考图 7，图 7 为图 6 中数据线 D1 的一电压波形图 70。由图 7 可知，由于栅极线的导通顺序依序为 G1、G2、G3、…、G10，因此源极驱动器必须不断地交替输出正负电压以驱动对应栅极线 G1 ～ G10 的子像素的极性。然而，此种驱动方式会造成无谓的电力耗损，而降低系统效能。

[0011] 由于行反转只有在画面与画面之间 (frame to the next frame) 输出极性才会有转变，此种驱动方式所造成的电力耗损是最低的。

[0012] 请参考图 8，图 8 为现有一表格 80 的示意图。表格 80 用来说明栅极线的导通顺序，以及数据线 D1 以及 D2 上子像素的极性。在表格 80 中，栅极线的导通顺序依序为 G1、G2、G3、…、G10。由于液晶分子的驱动方式为两线点反转，因此数据线 D1 上对应栅极线 G1 ～ G10 的子像素的驱动电压依序为 V14、V14、V2、V2、V12、V12、V4、V4、V10、V10。其中，驱动电压 V14、V12、V10、V4、V2 对应不同灰阶。请参考图 9，图 9 为图 8 中数据线 D1 的电压波形图。由图 9 可知，由于栅极线的导通顺序依序为 G1、G2、G3、…、G10，因此源极驱动器必须输出不同大小的电压以产生不同的灰阶大小。然而，此种驱动方式会造成无谓的电力耗损，而降低系统效能。

[0013] 此外，现有行反转的架构由于拉在线会造成开孔率的缩减，光罩的设计也较复杂

而且架构上所引起的问题让行反转离产品还有一段距离。

发明内容

[0014] 因此，本发明的主要目的即在于提供一种用于一液晶显示装置的驱动方法及其相关装置。

[0015] 本发明提供一种用于一液晶显示装置的驱动方法，其中该液晶显示装置包含多条数据线以及多个薄膜晶体管。该驱动方法包含暂存一第一图框的多个子像素的数据，其中该多个子像素对应该多个薄膜晶体管；根据该多个子像素的数据排列每一行数据线的薄膜晶体管的一导通顺序；以及根据该导通顺序，导通该每一行数据线的薄膜晶体管。

[0016] 所述的驱动方法，其中，该多个子像素的数据包含该多个子像素的极性或该多个子像素的驱动电压。

[0017] 所述的驱动方法，其中，根据该多个子像素的数据排列该每一行数据线的薄膜晶体管的该导通顺序，包含：

[0018] 于该多个子像素的数据为该多个子像素的极性时，排列该每一行数据线的该导通顺序以使导通时间点上的两相邻薄膜晶体管对应的子像素具有相同极性。

[0019] 所述的驱动方法，其中，根据该多个子像素的数据排列该每一行数据线的薄膜晶体管的该导通顺序，包含：

[0020] 于该多个子像素的数据为该多个子像素的驱动电压时，排列该每一行数据线的薄膜晶体管的该导通顺序以使导通时间点上的两相邻的薄膜晶体管对应的子像素具有一最小驱动电压差。

[0021] 所述的驱动方法，其中，另包含有：

[0022] 于该第一图框时，利用一第一极性反转方式驱动该第一图框的多个子像素，以及于一第二图框时，利用一第二极性反转方式驱动该第二图框的多个子像素。

[0023] 所述的驱动方法，其中，该第一极性反转方式是一两线点反转 (two line dot inversion)，该第二极性转换方式是两线加一反转 (two line+1 inversion)。

[0024] 所述的驱动方法，其中，另包含：

[0025] 分段导通该每一行数据线的薄膜晶体管。

[0026] 本发明另提供一种液晶显示装置。该液晶显示装置包含有一显示面板、一背光模块、一时序控制器以及一栅极驱动器。该显示面板包含多条数据线以及多个薄膜晶体管，其中该多个薄膜晶体管对应一第一图框中多个子像素。该背光模块用来提供背光给该显示面板。该时序控制器包含有一图框缓存器以及一运算单元。该图框缓存器用来暂存图框的该多个子像素的数据。该运算单元用来根据该多个子像素的数据排列每一行数据线的薄膜晶体管的一导通顺序。该栅极驱动器用来根据该导通顺序，导通该每一行数据线的薄膜晶体管。

[0027] 所述的液晶显示装置，其中，该多个子像素的数据包含该多个子像素的极性或该多个子像素的驱动电压。

[0028] 所述的液晶显示装置，其中，该运算单元于该多个子像素的数据为该多个子像素的极性时，排列该每一行数据线的薄膜晶体管的导通顺序以使导通时间点上的两相邻薄膜晶体管对应的子像素具有相同极性。

[0029] 所述的液晶显示装置，其中，该运算单元于该多个子像素的数据为该多个子像素的驱动电压时，排列该每一行数据线的薄膜晶体管的导通顺序以使导通时间点上的两相邻薄膜晶体管对应的子像素具有一最小驱动电压差。

[0030] 所述的液晶显示装置，其中，另包含有一源极驱动器，用来于该第一图框时，利用一第一极性转换方式驱动该第一图框的多个子像素，以及于一第二图框时，利用一第二转换方式驱动该第二图框的多个子像素。

[0031] 所述的液晶显示装置，其中，该第一极性反转方式是一两线点反转 (two line dot inversion)，该第二极性转换方式是两线加一反转 (two line+1inversion)。

[0032] 所述的液晶显示装置，其中，该栅极驱动器另用来分段导通该每一行数据线的薄膜晶体管。

[0033] 所述的液晶显示装置，其中，该图框缓存器可暂存的子像素数据数目为该第一图框的子像素数目的四分之一或该第一图框的子像素数目的倍数。

[0034] 与现有技术相比，本发明的有益技术效果在于：

[0035] 本发明可于每次图框转换时暂存图框的子像素数据，并根据暂存的图框的子像素数据，排列栅极线的导通顺序，使得前后导通的薄膜晶体管具有相同极性的子像素或使得前后导通的薄膜晶体管具有最小驱动电压差。如此一来，本 发明可避免源极驱动器正负电压的交替输出或前后压差过大，而达到省电的目的。另外，本发明可于不同的图框中利用不同的极性反转方式或分段导通该每一行数据线的薄膜晶体管，以减少图框转换时，所造成亮暗线的问题。

附图说明

[0036] 图 1 为现有一薄膜晶体管液晶显示器的示意图；

[0037] 图 2A 及图 3A 为现有一列反转的示意图；

[0038] 图 2B 及图 3B 为现有一行反转的示意图；

[0039] 图 4 及图 5 为现有一两线点反转的示意图；

[0040] 图 6 为现有一表格的示意图；

[0041] 图 7 为图 6 中一数据线的电压波形图；

[0042] 图 8 为现有一表格的示意图；

[0043] 图 9 为图 8 中一数据线的电压波形图；

[0044] 图 10 为本发明实施例中一液晶显示装置的示意图；

[0045] 图 11 为本发明实施例一表格的示意图；

[0046] 图 12 图为图 11 中一数据线的电压波形图；

[0047] 图 13 为本发明实施例一表格的示意图；

[0048] 图 14 为图 12 图中一数据线的电压波形图；

[0049] 图 15 为本发明实施例一第一图框以及一第二图框的示意图；

[0050] 图 16 为本发明实施例一流程的示意图。

[0051] 其中，附图标记：

[0052] 10 薄膜晶体管液晶显示装置

[0053] 1000 液晶显示装置

[0054] 100、1010 液晶显示面板

[0055] 102、1020 时序控制器

[0056] 104、1040 源极驱动器

[0057] 106、1060 栅极驱动器

[0058] 114、T11 ～ Tmn 薄膜晶体管

[0059] 116 等效电容

[0060] 20A、30A、20B、30B、40、50 区块

[0061] 60、80、1100、1300 表格

[0062] 70、90、1200、1400 电压波形图

[0063] 1021 图框缓存器

[0064] 1022 运算单元

[0065] 160 流程

[0066] 1600、1602、1604、1606、1608 步骤

[0067] F1、F2 图框

[0068] P11 ～ Pmn 子像素

[0069] D1 ～ Dm 数据线

[0070] G1 ～ Gn 栅极线

具体实施方式

[0071] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

[0072] 请参考图 10，图 10 为本发明实施例中一液晶显示装置 1000 的示意图。液晶显示装置 1000 可采列反转驱动 (Row Inversion) 方式、两线点反转 (Two Line Dot Inversion) 方式或其它反转方式，其包含有一液晶显示面板 1010、一时序控制器 1020、

[0073] 一源极驱动器 1040、一栅极驱动器 1060、多条数据线 D1 ～ Dm、多条栅极线 G1 ～ Gn 以及多个子像素 (Pixel) P11 ～ Pmn。数据线 D1 ～ Dm 和栅极线 G1 ～ Gn 彼此交错设置，而子像素 P11 ～ Pmn 则分别设于相对应数据线和栅极线的交会处，且对应薄膜晶体管 T11 ～ Tmn。液晶显示装置 1000 的架构与图 1 的薄膜晶体管液晶显示装置 10 相似，故相同之处不再赘述；而两者不同之处在于，时序控制器 1020 包含有一图框缓存器 1021 以及一运算单元 1022，栅极驱动器 1060 内包含一多任务器。图框缓存器 1021 耦接于液晶显示面板 1010，用来暂存一图框 F1 中的子像素 P11 ～ Pmn 的数据。运算单元 1022 耦接于图框缓存器 1021，用来根据子像素 P11 ～ Pmn 的数据，排列每一行数据线 (如 : 数据线 D1) 上薄膜晶体管 (如 : T11 ～ T1n) 的导通顺序。也就是说，当图框缓存器 1021 从液晶显示面板 1010 接收到图框 F1 的子像素 P11 ～ Pmn 的数据时，运算单元 1022 根据子像素 P11 ～ Pmn 的数据，安排栅极线 G1 ～ Gn 的导通顺序，而依序导通每一行数据线 (如 : 数据线 D1) 上的薄膜晶体管 (如 : T11 ～ T1n)。在此实施例中，图框缓存器 1021 接收整个图框 F1 的数据并由运算单元 1022 安排栅极线的导通顺序，然而本发明并不限制于此，图框缓存器 1021 亦可暂存 1/4 个图框的数据，或是多个图框的数据。需注意的是，当图框 F1 转换至下一图框 F2 时，图框缓存器 1021 清除图框 F1 中的子像素 P11 ～ Pmn 的数据，而暂存图框 F2 中的子像素 P11 ～ Pmn 的数据。此外，栅极驱动器 1060 可包含一多任务器 (未示于图 10 中)。较佳地，每一行数据

在线薄膜晶体管的导通顺序（即，栅极线的导通顺序）可由一二进制代码 (binary code) 表示，并传送到栅极驱动器 1060 的多任务器，藉此栅极驱动器 1060 可根据该二进制代码驱动栅极线 G1 ～ Gn。

[0074] 较佳地，子像素 P11 ～ Pmn 的数据可为子像素的极性或子像素的驱动电压。当子像素 P11 ～ Pmn 的数据为子像素的极性时，运算单元 1022 排列每一行数据线（如 :数据线 D1）上薄膜晶体管（如 :T11 ～ T1n）的导通顺序，以使导通时间点上的两相邻薄膜晶体管对应的子像素具有相同极性。简单来说，运算单元 1022 根据子像素的极性，排列栅极线 G1 ～ Gn 的导通顺序，使得前后导通的薄膜晶体管具有相同极性的子像素。如此一来，源极驱动器 1040 可减少正负电压的交替输出，而达到省电的效果。请参考图 11，图 11 为本发明实施例一表格 1100 的示意图。表格 1100 用来说明栅极线 G1 ～ G10 的导通顺序以及数据线 D1 及 D2 的子像素的极性。在表格 1100 中，栅极线的导通顺序依序为 G1、G2、G5、G6、G9、G10、G7、G8、G3、G4，因此数据线 D1 上对应栅极线的子像素的极性依序为 +、+、+、+、+、+、-、-、-、-，而数据线 D2 上对应栅极线的子像素的极性依序为 -、-、-、-、-、-、+、+、+、+。请参考图 12，图 12 为图 11 中数据线 D1 的一电压波形图 1200。相较于表格 60 中正负极性的子像素间格排列，表格 1100 中正极性的子像素相邻排列，而负极性的子像素相邻排列。由图 12 可知，由于栅极线的导通顺序依序为 G1、G2、G5、G6、G9、G10、G7、G8、G3、G4，因此源极驱动器 1040 先输出正电压以驱动具有正极性的子像素，接着输出负电压以驱动具有负极性的子像素。相较于现有技术的图 9，本发明实施例仅具有一次正负电压交替，因此可节省电源消耗，增加系统效能。

[0075] 当子像素 P11 ～ Pmn 的数据为子像素的驱动电压时，运算单元 1022 排列每一行数据线（如 :数据线 D1）上薄膜晶体管（如 :T11 ～ T1n）的导通顺序，以使导通时间点上的两相邻薄膜晶体管对应的子像素具有一最小驱动电压差。简单来说，运算单元 1022 根据子像素的驱动电压，排列栅极线 G1 ～ Gn 的导通顺序，使得前后导通的薄膜晶体管具有最小驱动电压差。如此一来，源极驱动器 1040 可减少正负电压的交替输出或避免前后压差过大，而达到省电的效果。请参考图 13，图 13 为本发明实施例一表格 1300 的示意图。表格 1300 用来说明栅极线 G1 ～ G10 的导通顺序以及数据线 D1 及 D2 的子像素的驱动电压。在表格 1300 中，栅极线的导通顺序为 G1、G2、G5、G6、G9、G10、G7、G8、G3、G4，因此数据线 D1 上对应栅极线的子像素的驱动电压依序为 V14、V14、V12、V12、V10、V10、V4、V4、V2、V2。其中，驱动电压 V14、V12、V10、V4、V2 对应不同灰阶。相较于表格 80，本发明实施例于导通栅极线 G2 后，接着导通栅极线 G5，可降低前后输出的驱动电压的压差。请参考图 14，图 14 为图 13 中数据线 D1 的一电压波形图 1400。由图 14 可知，由于栅极线的导通顺序依序为 G1、G2、G5、G6、G9、G10、G7、G8、G3、G4，因此源极驱动器 1040 以递减方式输出驱动电压。相较于现有技术，本发明实施例可减少正负电压的交替输出或避免前后压差过大，因此可节省电源消耗，增加系统效能。

[0076] 因此，每次图框转换时，图框缓存器 1021 可暂存图框的子像素数据。接着，运算单元 1022 根据暂存的图框的子像素数据，排列栅极线 G1 ～ Gn 的导通顺序，使得前后导通的薄膜晶体管具有相同极性的子像素或使得前后导通的薄膜晶体管具有最小驱动电压差。如此一来，本发明实施例可避免源极驱动器正负电压的交替输出或前后压差过大，而达到省电的目的。

[0077] 另一方面，当图框 F1 转换至一图框 F2 时，有一段时间整条数据线的极性是一致。若共享电压 (Vcom) 偏移的话，在同样的灰阶下情况下会造成正极与负极的亮度不同，而产生摇头纹。为了避免图框 F1 转换至图框 F2 时，所造成亮暗线的问题，本发明实施例于图框 F1 时，利用一第一极性反转方式驱动 F1 图框的子像素 P11 ～ Pmn，而于一图框 F2 时，利用一第二极性反转方式驱动图框 F2 的子像素 P11 ～ Pmn。较佳地，第一极性反转方式可为两线点反转，而第二极性转换方式可为两线加一反转 (two line+1 inversion)。换句话说，本发明实施例通过不同的极性反转方式，以减少整条数据线极性一致的数量。请参考图 15，图 15 为本发明实施例图框 F1 以及图框 F2 的示意图。其中，图 框 F1 为两线点反转，图框 F2 为两线加一反转。由图 15 可知，当图框 F1 转换至图框 F2 时，数据线 D2、D4、D6、D8、D10 以及 D12 的极性并无改变，因此可减少图框切换时整条数据线为同一极性的数目，进一步地改善亮暗线的问题。

[0078] 此外，为了避免图框转换时整条数据线的极性一致的问题，栅极驱动器 1060 另可分段导通每一行数据线 (如 :数据线 D1) 的薄膜晶体管 (如 :T11 ～ T1n)。举例来说，在表格 1100 中，栅极线的导通顺序依序为 G1、G2、G5、G6、G9、G10、G7、G8、G3、G4，因此数据线 D1 上对应栅极线的子像素的极性依序为 +、+、+、+、+、+、-、-、-、-。若栅极驱动器 1060 分段导通数据线 D1 的薄膜晶体管，则栅极线的导通顺序变为 G1、G2、G5、G3、G4、G6、G9、G10、G7、G8，而数据线 D1 上对应栅极线的子像素的极性依序为 +、+、+、-、-、+、+、+、-、-。如此一来，通过分段启动上述机制可减少整条数据线的极性一致的问题。

[0079] 前述关于液晶显示装置 1000 的运作方式可归纳为一流程 160，如图 16 所示。流程 160 含以下步骤 :

[0080] 步骤 1600 :开始。

[0081] 步骤 1602 :暂存图框 F1 的子像素 P11 ～ Pmn 的数据。

[0082] 步骤 1604 :根据子像素 P11 ～ Pmn 的数据排列每一行数据线的薄膜晶体管的一导通顺序。

[0083] 步骤 1606 :根据该导通顺序，导通该每一行数据线的薄膜晶体管。

[0084] 步骤 1608 :结束。

[0085] 流程 160 为液晶显示装置 1000 的运作方式，详细说明或变化方式可参考前述，在此不赘述。

[0086] 综上所述，本发明可于每次图框转换时暂存图框的子像素数据，并根据暂存的图框的子像素数据，排列栅极线的导通顺序，使得前后导通的薄膜晶体管具有相同极性的子像素或使得前后导通的薄膜晶体管具有最小驱动电压差。如此一来，本发明实施例可避免源极驱动器正负电压的交替输出或前后压差过大，而达到省电的目的。另外，本发明可于不同的图框中利用不同的极性反转方式或分段导通该每一行数据线的薄膜晶体管，以减少图框转换时，所造成亮暗线的问题。

[0087] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。



图 1



图 2A



图 2B



图 3A



图 3B



图 4



图 5

60

导通顺序	1	2	3	4	5	6	7	8	9	10
	G1	G2	G3	G4	G5	G6	G7	G8	G9	G10
D1	+	+	-	-	+	+	-	-	+	-
D2	-	-	+	+	-	-	+	+	-	+

图 6



图 7

80

导通顺序	1	2	3	4	5	6	7	8	9	10
	G1	G2	G3	G4	G5	G6	G7	G8	G9	G10
D1	V14	V14	V2	V2	V12	V12	V4	V4	V10	V10
D2	V1	V1	V13	V13	V3	V3	V11	V11	V5	V5
D3	V14	V14	V2	V2	V12	V12	V4	V4	V10	V10
D4	V1	V1	V13	V13	V3	V3	V11	V11	V5	V5
D5	V14	V14	V2	V2	V12	V12	V4	V4	V10	V10
D6	V1	V1	V13	V13	V3	V3	V11	V11	V5	V5

图 8



图 9


1000
1010
1040
源极驱动器
P_{mn}
D_m
D_1
P_{11}
116
114
G_1
G_n
栅极驱动器
1060
1021
图框缓存器
时序控制器
1020
运算单元
1022

图 10

1100

导通顺序	1	2	3	4	5	6	7	8	9	10
	G1	G2	G5	G6	G9	G10	G7	G8	G3	G4
D1	+	+	+	+	+	+	-	-	-	-
D2	-	-	-	-	-	-	+	+	+	+

图 11



图 12

1300

导通顺序	1	2	3	4	5	6	7	8	9	10
	G1	G2	G5	G6	G9	G10	G7	G8	G3	G4
D1	V14	V14	V12	V12	V10	V10	V4	V4	V2	V2
D2	V1	V1	V3	V3	V5	V5	V11	V11	V13	V13
D3	V14	V14	V12	V12	V10	V10	V4	V4	V2	V2
D4	V1	V1	V3	V3	V5	V5	V11	V11	V13	V13
D5	V14	V14	V12	V12	V10	V10	V4	V4	V2	V2
D6	V1	V1	V3	V3	V5	V5	V11	V11	V13	V13

图 13



图 14

图框 F1



图框 F2



图 15


160
开始
1600
暂存图框 F1 的子像素
P11～Pmn 的数据
1602
根据子像素 P11～Pmn 的数
据排列每一行数据线的薄
膜晶体管的一导通顺序
1604
根据该导通顺序，导通该每
一行数据线的薄膜晶体管
1606
结束
1608

图 16

专利名称(译)	液晶显示装置的驱动方法及其相关装置		
公开(公告)号	CN102054458B	公开(公告)日	2012-11-07
申请号	CN201110035399.3	申请日	2011-01-31
[标]申请(专利权)人(译)	友达光电股份有限公司		
申请(专利权)人(译)	友达光电股份有限公司		
当前申请(专利权)人(译)	友达光电股份有限公司		
[标]发明人	江佳璁		
发明人	江佳璁		
IPC分类号	G09G3/36		
CPC分类号	G09G2320/0247 G09G2360/121 G09G3/3648 G09G2360/10 G09G2310/0213 G02F1/13306		
审查员(译)	常青		
优先权	099146236 2010-12-28 TW		
其他公开文献	CN102054458A		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种用于一液晶显示装置的驱动方法，其中该液晶显示装置包含多条数据线以及多个薄膜晶体管。该驱动方法包含暂存一将要显示的图框的多个子像素的数据，其中该多个子像素对应该多个薄膜晶体管；根据该多个子像素的数据排列每一行数据线的薄膜晶体管的一导通顺序；以及根据该导通顺序，导通该每一行数据线的薄膜晶体管。本发明可根据液晶显示装置的子像素数据，而排列多条栅极线的导通顺序。