

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/1362 (2006.01)

G02F 1/133 (2006.01)

G09G 3/36 (2006.01)



[12] 发明专利申请公布说明书

[21] 申请号 200710178962.6

[43] 公开日 2009 年 6 月 10 日

[11] 公开号 CN 101452165A

[22] 申请日 2007.12.7

[21] 申请号 200710178962.6

[71] 申请人 北京京东方光电科技有限公司

地址 100176 北京市经济技术开发区西环中
路 8 号

[72] 发明人 彭志龙

[74] 专利代理机构 北京同立钧成知识产权代理有限公司

代理人 刘 芳


权利要求书 2 页 说明书 9 页 附图 2 页

[54] 发明名称

液晶显示面板

[57] 摘要

本发明涉及一种液晶显示面板，包括多条数据线、数据线驱动电路、多条第一栅线、第一栅线驱动电路，多条数据线和多条第一栅线交叉处形成多个像素单元，每一像素单元至少包括一像素电极以及一第一薄膜晶体管，第一薄膜晶体管的栅极与第一栅线连接，漏极与像素电极连接，源极与数据线连接，还包括：多条第二栅线、多条黑信号线以及第二栅线驱动电路，每一像素单元至少还包括一第二薄膜晶体管，第二薄膜晶体管的栅极与第二栅线连接，漏极与像素电极连接，源极与黑信号线连接。本发明提供的液晶显示面板可以实现在一帧时间内同时完成使像单元显示图像和显示黑色，能够有效消除拖影现象。



1、一种液晶显示面板，包括多条数据线、数据线驱动电路、多条第一栅线、第一栅线驱动电路，所述多条数据线和多条第一栅线交叉处形成多个像素单元，每一像素单元至少包括一像素电极以及一第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述第一栅线连接，漏极与所述像素电极连接，源极与所述数据线连接，其特征在于，还包括：多条第二栅线、多条黑信号线以及第二栅线驱动电路，每一所述像素单元至少还包括一第二薄膜晶体管，其中第二薄膜晶体管的栅极与所述第二栅线连接，漏极与所述像素电极连接，源极与所述黑信号线连接。

2、根据权利要求1所述的液晶显示面板，其特征在于，还包括公共电极信号线，所述黑信号线与公共电极信号线连接。

3、根据权利要求1所述的液晶显示面板，其特征在于，还包括黑信号线驱动电路，所述黑信号线与黑信号线驱动电路连接。

4、根据权利要求1所述的液晶显示面板，其特征在于，所述黑信号线与除与当前显示图像信息的像素单元连接的第一栅线以及与当前显示黑色的像素单元连接的第二栅线之外的第一栅线或第二栅线连接。

5、根据权利要求1~4中任一权利要求所述的液晶显示面板，其特征在于，所述第二栅线驱动电路设置在液晶显示面板上显示区域之外的边缘区域。

6、一种液晶显示面板，其特征在于，包括：

$m \times n$ 个像素单元，该 $m \times n$ 个像素单元排列成 m 行 n 列，每个像素单元均至少包括一像素电极和与所述像素电极连接的一第一薄膜晶体管以及一第二薄膜晶体管；

m 行第一栅线，与所述第一薄膜晶体管的栅极连接，用于控制所述第一薄膜晶体管的打开和关闭；

第一栅线驱动电路，用于分别驱动第 x 行第一栅线，从而控制第 x 行第一薄膜晶体管打开，其中 x 为一大于 0 小于等于 m 的自然数；

n 列数据线，与所述第一薄膜晶体管的源极连接，用于当所述第一薄膜晶体管打开后向所述像素电极输入数据；

数据线驱动电路，用于通过控制所述数据线向所述第一薄膜晶体管输入数据；

m 行第二栅线，与所述第二薄膜晶体管的栅极连接，用于控制所述第二薄膜晶体管的打开和关闭；

第二栅线驱动电路，用于当所述第一栅线驱动电路驱动第 x 行第一栅线控制第 x 行第一薄膜晶体管打开时，驱动第 y 行第二栅线控制第 y 行第二薄膜晶体管打开，其中 y 为一大于 0 小于等于 m 的自然数，并且 y 不等于 x；

m 行黑信号线，与所述第二薄膜晶体管的源极连接，用于当所述第一薄膜晶体管打开后向所述像素电极输入数据。

7、根据权利要求 6 所述的液晶显示面板，其特征在于，每行像素单元显示图像和显示黑色之间的时间间隔为 $(m - |x - y|) * (T/m)$ ，其中 T 为该液晶显示面板扫描一帧所用的时间。

8、根据权利要求 6 所述的液晶显示面板，其特征在于，还包括公共电极信号线，所述黑信号线与公共电极信号线连接。

9、根据权利要求 6 所述的液晶显示面板，其特征在于，还包括黑信号线驱动电路，所述黑信号线与黑信号线驱动电路连接。

10、根据权利要求 6~9 中任一权利要求所述的液晶显示面板，其特征在于，所述黑信号线与除与当前显示图像信息的像素单元连接的第一栅线以及与当前显示黑色的像素单元连接的第二栅线之外的第一栅线或第二栅线连接。

液晶显示面板

技术领域

本发明涉及液晶显示领域，尤其涉及一种能够消除拖影提高动态画面显示质量的液晶显示面板。

背景技术

通常液晶显示面板上设置有多条栅线、数据线，栅线和数据线正交，栅线和数据线相交处形成像素单元，液晶是通过薄膜晶体管（Thin Film Transistor，简称 TFT）来控制透光的，TFT 的作用类似于开关。如图 1 所示为现有技术液晶显示面板的等效电路图，TFT 的栅极与栅线连接，TFT 源极或漏极中的一个与数据线连接，另一个与像素电极连接（图 1 中未画出像素电极），像素电极位于液晶显示面板的阵列基板上，在液晶显示面板的彩膜基板上设置有公共电极，公共电极与公共电极信号线连接，阵列基板和彩膜基板之间填充液晶分子，彩膜基板上的公共电极和阵列基板上的像素电极之间形成等效电容 C_{lc} ，在像素电极和公共电极之间形成有存储电容 C_s 。液晶显示面板中的栅线控制 TFT 的打开和关闭，当栅线控制 TFT 打开时，数据线中的信号电压输入到像素电极中，像素电极和公共电极之间的压差驱动液晶分子偏转，同时存储电容 C_s 存储数据线中的信号并使液晶分子持续偏转直到下一帧数据线中的数据输入。

由于现有液晶显示面板为这种保持式的显示方式，因此上一帧存储的图像信号或数据信号会对下一帧的显示效果产生影响，尤其是在显示动态画面时会产生拖影现象。

通常液晶显示面板扫描频率为 60Hz，为了解决拖影问题，现有技术将液

晶显示面板的扫描频率提高到 120Hz, 并在两帧图像之间插入一个黑屏。这种方法液晶显示面板需要显示的图像信号和黑信号共用一个数据线, 需要浪费一帧的时间来插入黑屏, 并且将扫描的频率提高到 120Hz, 对栅线数据线驱动电路的要求和薄膜晶体管的性能及制作工艺要求也更高。

发明内容

本发明的目的在于针对现有技术的不足, 提供一种液晶显示面板, 克服现有技术图像信号与黑信号共用数据线的缺陷, 实现图像信号和黑信号同时向液晶面板中不同行像素同时传输, 降低对液晶显示面板扫描频率的要求。

本发明提供了一种液晶显示面板, 包括多条数据线、数据线驱动电路、多条第一栅线、第一栅线驱动电路, 所述多条数据线和多条第一栅线交叉处形成多个像素单元, 每一像素单元至少包括一像素电极以及一第一薄膜晶体管, 所述第一薄膜晶体管的栅极与所述第一栅线连接, 漏极与所述像素电极连接, 源极与所述数据线连接, 其特征在于, 还包括: 多条第二栅线、多条黑信号线以及第二栅线驱动电路, 每一所述像素单元至少还包括一第二薄膜晶体管, 其中第二薄膜晶体管的栅极与所述第二栅线连接, 漏极与所述像素电极连接, 源极与所述黑信号线连接。

本发明还提供了一种液晶显示面板, 包括:

$m \times n$ 个像素单元, 该 $m \times n$ 个像素单元排列成 m 行 n 列, 每个像素单元均至少包括一像素电极和与所述像素电极连接的一第一薄膜晶体管以及一第二薄膜晶体管;

m 行第一栅线, 与所述第一薄膜晶体管的栅极连接, 用于控制所述第一薄膜晶体管的打开和关闭;

第一栅线驱动电路, 用于分别驱动第 x 行第一栅线, 从而控制第 x 行第一薄膜晶体管打开, 其中 x 为一大于 0 小于等于 m 的自然数;

n 列数据线, 与所述第一薄膜晶体管的源极连接, 用于当所述第一薄膜晶

体管打开后向所述像素电极输入数据;

数据线驱动电路, 用于通过控制所述数据线向所述第一薄膜晶体管输入数据;

m 行第二栅线, 与所述第二薄膜晶体管的栅极连接, 用于控制所述第二薄膜晶体管的打开和关闭;

第二栅线驱动电路, 用于当所述第一栅线驱动电路驱动第 x 行第一栅线控制第 x 行第一薄膜晶体管打开时, 驱动第 y 行第二栅线控制第 y 行第二薄膜晶体管打开, 其中 y 为一大于 0 小于等于 m 的自然数, 并且 y 不等于 x;

m 行黑信号线, 与所述第二薄膜晶体管的源极连接, 用于当所述第一薄膜晶体管打开后向所述像素电极输入数据。

本发明提供的液晶显示面板通过在液晶显示面板的基板上每个像素电极上加入一个第二薄膜晶体管, 并在液晶显示面板的阵列基板上设置一个第二栅线驱动电路为第二薄膜晶体管的栅极提供驱动信号, 在液晶显示面板扫描第 x 行像素单元的同时扫描第 y 行像素单元, 使第 y 行像素单元显示黑色, 在对开口率要求不高的液晶显示设备中, 可以实现在一帧时间内同时完成使像素单元显示图像和显示黑色, 降低了对液晶显示器面板扫描频率的要求以及薄膜晶体管开关性能和制作工艺的要求, 能够有效消除拖影现象。

下面通过具体实施例并结合附图对本发明做进一步的详细描述。

附图说明

图 1 所示为现有技术液晶显示面板的等效电路图;

图 2 所示为本发明液晶显示面板实施例一的等效电路图;

图 3 所示为本发明液晶显示面板实施例一俯视结构示意图;

图 4 所示为图 3 中 A-A 向剖面图。

具体实施方式

图 2 所示为本发明液晶显示面板实施例一的等效电路图，本实施例液晶显示面板包括数据线驱动电路 1、第一栅线驱动电路 2、第一栅线 9、数据线 6 以及黑信号线 8，第一薄膜晶体管 7 的栅极与第一栅线 9 连接，第一薄膜晶体管 7 的源极与数据线 6 连接，漏极与像素电极连接，本发明液晶显示面板还包括第二栅线驱动电路 3、第二栅线 5 以及第二薄膜晶体管 4，第二薄膜晶体管 4 的栅极与第二栅线 5 连接，第二薄膜晶体管 4 的源极与黑信号线 8 连接，漏极与像素电极连接。其中，黑信号线 8 用于当第二薄膜晶体管打开时向第二薄膜晶体管的源极输入黑信号，该黑信号的输入可以使该薄膜晶体管控制的像素单元显示黑色。

下面详细说明本发明实施例一液晶显示面板工作原理。

假设液晶显示面板的分辨率为 $m \times n$ ，即有 $m \times n$ 个第一薄膜晶体管，有 $m \times n$ 个第二薄膜晶体管，有 m 行第一栅线，有 m 行第二栅线，有 n 列数据线，有 m 行黑信号线，有 $m \times n$ 个像素单元（本发明中涉及的像素单元是指液晶显示面板中发光的点，即液晶领域中称之为亚像素的点）。当液晶显示面板扫描第 x 行像素单元时，第一栅线驱动电路控制第 x 行的第一薄膜晶体管打开，数据线驱动电路将数据线中的数据输入到像素电极，第 x 行像素单元显示图像信号，其中 $x \leq m$ ，同时第二栅线驱动电路控制第 y 行第二薄膜晶体管打开，第 y 行像素单元显示为黑色，其中 $y \leq m$ ，并且 $y \neq x$ ；然后第一栅线驱动电路控制第 $x+1$ 行的第一薄膜晶体管打开，数据线驱动电路将数据线中的数据输入到像素电极，第 $x+1$ 行像素单元显示图像信号，同时第二栅线驱动电路控制第 $y+1$ 行第二薄膜晶体管打开，第 $y+1$ 行像素单元显示为黑色；如果 $y=m$ ，那么当第一栅线驱动电路扫描第 $x+1$ 行像素单元时，第二栅线驱动电路扫描第 1 行像素单元，使第 1 行像素单元显示为黑色。其余行的扫描动作依此类推。本实施例中控制第二薄膜晶体管显示黑色的黑信号线与数据线是不同的信号线，这样就可以将数据线上的数据和黑信号数据分开传输，分别用第一栅线驱动电路和第二栅线驱动电路控制液晶显示面板中不同行显示的图像信

息,可以实现在一帧内同时完成数据信号的加载和黑信号的加载,而无需占用扫描一帧的时间来插入黑屏。

设实施例液晶显示面板扫描一帧像素单元的时间为 T ,那么扫描一行的时间为 T/m ,当第一栅线驱动电路控制第一栅线扫描第 x 行像素单元时,第二栅线驱动电路控制第二栅线同时扫描第 y 行像素单元,使第 y 行像素单元显示黑色,经过 $(m - |x-y|) * (T/m)$ 时间后,第 x 行像素单元显示黑色,即第 x 行像素单元显示图像和显示黑色之间的时间间隔为 $(m - |x-y|) * (T/m)$ 。现有技术中如果液晶显示面板扫描一帧的时间为 T ,那么显示一帧图像需要的时间为 T ,显示一帧黑屏需要的时间为 T ,液晶显示面板上的像素单元显示图像和显示黑色之间的时间间隔为 T ,显示相邻两帧图像信息就需要 $2T$ 的时间间隔,为了保持在同样的时间间隔内显示两帧图像信息同时又要插入黑屏,现有技术必需提高液晶显示面板扫描频率,这样就对驱动电路、薄膜晶体管的开关性能以及制作工艺提出了更高的要求。而本发明实施例一中第 x 行像素单元显示图像和显示黑色之间的时间间隔为 $(m - |x-y|) * (T/m)$,当 $|x-y| = m/2$ 时,液晶显示面板中任一行显示图像信息到显示黑色的时间间隔为 $T/2$,即相当于液晶显示面板扫描频率提高了 2 倍,因此本发明实施例一所述液晶显示面板无需提高扫描频率即可解决拖影问题,同时 $|x-y|$ 的值可以更大,可视液晶分子的响应时间和拖影的解决效果而定。

为了简单说明起见,假设液晶显示面板上有 1000 行像素单元,液晶显示面板扫描一帧像素单元的时间为 16ms ,那么扫描一行像素单元的时间为 $16/1000=16\mu\text{s}$,当扫描第 1 行像素单元使第 1 行显示图像时,同时扫描第 501 行像素单元使第 501 行显示黑色,当扫描第 2 行像素单元使第 2 行显示图像时,同时扫描第 502 行像素单元使第 502 行像素单元显示黑色,以此类推,当扫描第 500 行像素单元使第 500 行显示图像时,同时扫描第 1000 行像素单元,使第 1000 行像素单元显示黑色,当扫描第 501 行像素单元使第 501 行显示图像时,同时扫描第 1 行像素单元,使第 1 行像素单元显示黑色,这样经过

$(1000 - (501 - 1)) * 16 \mu s = 8ms$ 时间间隔之后, 第 1 行像素单元由显示图像变为显示黑色。如果用现有技术的方法, 假设液晶显示面板扫描一帧所用的时间也为 16ms, 那么液晶显示面板显示完一帧图像之后再插入一帧黑屏, 显示相邻两帧图像信息就需要 32ms 的时间间隔, 如果不插入黑屏显示相邻两帧图像信息需要 16ms 的时间间隔, 插入黑屏后就相当于增大了显示相邻两帧图像信息需要的时间间隔, 为了保持插入黑屏后显示相邻两帧图像信息需要的时间间隔与未插入黑屏时相同, 必须提高扫描频率。

需要说明的是, 每行像素单元显示图像和显示黑色的时间间隔 $(m - |x - y|) * (T/m)$ 应当大于液晶分子的响应时间, 否则液晶分子来不及反转。该时间间隔 $(m - |x - y|) * (T/m)$ 中扫描一帧像素单元所用的时间 T 以及液晶显示面板像素单元的行数是已知的, x 和 y 需要根据实际的液晶显示面板对拖影处理的要求来确定。

本发明实施例一通过在液晶显示面板每个像素电极上加入一个第二薄膜晶体管, 并在液晶显示面板的阵列基板上设置一个第二栅线驱动电路为第二薄膜晶体管的栅极提供驱动信号, 在液晶显示面板扫描第 x 行像素单元的同时扫描第 y 行像素单元, 使第 y 行像素单元显示黑色, 在对开口率要求不高的液晶显示设备特别是大尺寸液晶电视中, 本实施例可以在无需提高液晶显示面板扫描频率的情况下实现在一帧时间内同时完成使像素单元显示图像和显示黑色, 降低了对液晶显示器面板扫描频率的要求以及薄膜晶体管开关性能和制作工艺的要求, 能够有效消除拖影现象。

本发明实施例一中的黑信号线主要用于当第二薄膜晶体管打开时使该薄膜晶体管控制的像素单元显示黑色, 黑信号的产生方式可以有多种。

对于常黑模式的液晶显示面板, 可以将液晶显示面板中的每条黑信号线与公共电极信号线连接, 第一薄膜晶体管的漏极和第二薄膜晶体管的漏极均与像素电极连接, 第一薄膜晶体管的源极连接数据线, 第二薄膜晶体管的源极与黑信号线连接, 即与公共电极信号线连接。当控制第一薄膜晶体管打开

和关闭的第一栅线控制第一薄膜晶体管打开后，数据线中的数据输入到像素电极中，阵列基板中像素电极和彩膜基板中公共电极之间的压差驱动液晶分子旋转显示图像。当控制第二薄膜晶体管打开和关闭的第二栅线控制第二薄膜晶体管打开后，公共电极信号线中的信号电压数据输入到像素电极，由于彩膜基板中的公共电极上的电压和像素电极上的电压相同，液晶分子两端没有压差，所以对于常黑模式的液晶显示面板来说，当控制某个像素单元的第二薄膜晶体管打开后，该处像素单元不发光，该处像素单元显示为黑色。通过将第二薄膜晶体管的源极或漏极中一个与公共电极信号线连接来产生黑信号，无需专门的驱动电路来产生黑信号，降低了数据线驱动电路设计的复杂程度。

对于常白模式的液晶显示面板，黑信号线可以与液晶显示面板中除正在显示图像信息的行以及正在显示黑信号的行之外的其余行的栅线连接。通常液晶显示面板的栅线电压为-8 伏，当驱动薄膜晶体管打开时栅线上电压为 25 伏，公共电极信号线的电压为 5 伏，如果第二薄膜晶体管的源极连接黑信号线，即与除正在显示图像信息的行以及正在显示黑信号的行之外的其余行的栅线连接，那么相当于像素电极上的电压为-8 伏，彩膜基板上的公共电极的电压是 5 伏，对于常白模式的液晶显示面板，该第二薄膜晶体管对应的像素单元显示黑色。例如，可以将每一行黑信号线均与其相邻的上一行第一栅线或第二栅线连接，例如当扫描第 1 行像素单元使第 1 行像素单元显示图像信息时，同时扫描第 3 行像素单元，使第 3 行的第二薄膜晶体管打开，由于第 3 行第二薄膜晶体管的源极与第 2 行的第一栅线或第二栅线连接，而此时第 2 行第一栅线或第二栅线的电压为-8 伏，所以第 3 行像素单元显示黑色。

也可以在液晶显示面板上设置专门的用于产生黑信号的黑信号线驱动电路，将黑信号线与黑信号线驱动电路连接，黑信号线驱动电路可以设置液晶显示器面板上除数据线驱动电路、第一栅线驱动电路以及第二栅线驱动电路之外的区域。

以上所述第二栅线驱动电路可以采用与第一栅线驱动电路相同的方法设置在液晶显示面板上，例如可以用在柔性薄膜上形成电路（Chip On Film，简称 COF）的方式形成第二栅线驱动电路。第二栅线驱动电路控制第二栅线的时序可以由液晶显示面板的时序控制器输入，时序控制器可同时控制第一栅线驱动电路和第二栅线驱动电路的时序输入信号。

如图 3 所示为本发明液晶显示面板实施例一俯视结构示意图。图 3 显示了本发明实施例一中第一薄膜晶体管和第二薄膜晶体管在阵列基板上的布局。本发明实施例一中阵列基板的制作工艺具体为：

在基板上沉积金属薄膜，通过光刻工艺和刻蚀工艺形成第一栅线、第二栅线、第一薄膜晶体管栅极、第二薄膜晶体管的栅极、黑信号线以及公共电极信号线，薄膜晶体管第二栅线与第二薄膜晶体管的栅极连接，黑信号线可以与公共电极信号线连接，也可以与专门的黑信号线驱动电路连接或者与相邻的上一行的第一栅线或第二栅线连接，然后在阵列基板上沉积栅极绝缘层、非晶硅薄膜以及 n+非晶硅薄膜，然后通过光刻工艺和刻蚀工艺在第二薄膜晶体管的栅极和第一薄膜晶体管的栅极上形成非晶硅层和 n+非晶硅层，然后再沉积金属薄膜，通过光刻工艺和刻蚀工艺形成数据线、第一薄膜晶体管的源电极和漏电极、第二薄膜晶体管的源电极和漏电极，第一薄膜晶体管的源电极与数据线连接，第二薄膜晶体管的源电极处形成过孔，然后用干刻工艺刻掉第一薄膜晶体管和第二薄膜晶体管源漏电极层上暴露的 n+非晶硅层，形成沟道区域，然后沉积钝化层，并通过光刻工艺和刻蚀工艺在第一薄膜晶体管和第二薄膜晶体管的钝化层上形成钝化层过孔，在钝化层过孔上和第二薄膜晶体管的源电极处形成的过孔上沉积导电层，导电层与像素电极连接，该导电层用于实现第二薄膜晶体管漏极与像素电极的连接、第一薄膜晶体管的漏极与像素电极的连接以及黑信号线与第二薄膜晶体管的源极的连接。

图 4 所示为图 3 中 A-A 向剖面图，图 4 显示了本发明实施例一中第二薄膜晶体管在阵列基板上沉积的结构示意图。图中，41 为第二薄膜晶体管的栅

极，42 为黑信号线，43 为钝化层，44 为在第二薄膜晶体管的源电极处形成的过孔 48 以及在钝化层 43 上形成的钝化层过孔 46 上沉积的导电层，导电层与像素电极连接，45 为第二薄膜晶体管的源漏电极层，47 为栅极绝缘层。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。




图 1




图 2




图 3




图 4

专利名称(译)	液晶显示面板		
公开(公告)号	CN101452165A	公开(公告)日	2009-06-10
申请号	CN200710178962.6	申请日	2007-12-07
[标]申请(专利权)人(译)	北京京东方光电科技有限公司		
申请(专利权)人(译)	北京京东方光电科技有限公司		
当前申请(专利权)人(译)	北京京东方光电科技有限公司		
[标]发明人	彭志龙		
发明人	彭志龙		
IPC分类号	G02F1/1362 G02F1/133 G09G3/36		
代理人(译)	刘芳		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及一种液晶显示面板，包括多条数据线、数据线驱动电路、多条第一栅线、第一栅线驱动电路，多条数据线和多条第一栅线交叉处形成多个像素单元，每一像素单元至少包括一像素电极以及一第一薄膜晶体管，第一薄膜晶体管的栅极与第一栅线连接，漏极与像素电极连接，源极与数据线连接，还包括：多条第二栅线、多条黑信号线以及第二栅线驱动电路，每一像素单元至少还包括一第二薄膜晶体管，第二薄膜晶体管的栅极与第二栅线连接，漏极与像素电极连接，源极与黑信号线连接。本发明提供的液晶显示面板可以实现在一帧时间内同时完成使像单元显示图像和显示黑色，能够有效消除拖影现象。

