

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G02F 1/1343

G02F 1/136 H01L 21/336

H01L 29/786



[12] 发明专利申请公开说明书

[21] 申请号 03134902.1

[43] 公开日 2004 年 5 月 19 日

[11] 公开号 CN 1497311A

[22] 申请日 2003.9.30 [21] 申请号 03134902.1
 [30] 优先权
 [32] 2002.10.4 [33] KR [31] 10-2002-0060706
 [71] 申请人 LG. 飞利浦 LCD 株式会社
 地址 韩国汉城
 [72] 发明人 金兴洙


[74] 专利代理机构 北京律诚同业知识产权代理有限公司
 代理人 徐金国 梁 挥

权利要求书 3 页 说明书 9 页 附图 9 页

[54] 发明名称 液晶显示装置的阵列基板及其制造方法

[57] 摘要

液晶显示装置的阵列基板包括：基板；设在基板上的栅极线和数据线，栅极线和数据线相互交叉形成像素区；与栅极线平行的公共线；从公共线上伸出并包含多个垂直部分的公共电极；与栅极线和数据线电性连接的薄膜晶体管，所述薄膜晶体管包括与栅极线连接的栅极，设在栅极之上的半导体层，设在半导体层之上并与数据线相连的源极，和设在半导体层之上并与源极彼此相隔一定距离的漏极，其中半导体层的一部分局部覆盖设在数据线和漏极之间的栅极侧面；所述阵列基板还包括设在像素区内的像素电极，所述像素电极与漏极相连，并包括多个垂直部分，所述多个垂直部分与公共电极的多个垂直部分相互交替设置。



ISSN 1008-4274

1. 一种液晶显示装置的阵列基板，包括：
基板；
- 5 设置在基板上的栅极线和数据线，栅极线和数据线相互交叉形成像素区；
与栅极线平行的公共线；
从公共线上伸出并包含多个垂直部分的公共电极；
与栅极线和数据线电性连接的薄膜晶体管，所述薄膜晶体管包括：
与栅极线连接的栅极；
- 10 设在栅极之上的半导体层；
设在半导体层之上并与数据线相连的源极；和
设在半导体层之上并与源极彼此相隔一定距离的漏极，其中半导体层的一部分局部覆盖设在数据线和漏极之间的栅极侧面；和
设在像素区内的像素电极，所述像素电极与漏极相连，并包括多个垂直部
- 15 分，所述多个垂直部分与公共电极的多个垂直部分相互交替设置。
2. 按照权利要求 1 所述的阵列基板，其特征在于，部分覆盖栅极侧面的那部分半导体层的长度在约 $2\mu\text{m}$ -约 $3\mu\text{m}$ 的范围内，该长度从栅极和漏极的交叉点开始沿着栅极的侧面延伸。
3. 按照权利要求 1 所述的阵列基板，其特征在于，半导体层进一步包括
20 与数据线对应的延伸部分。
4. 按照权利要求 1 所述的阵列基板，其特征在于，薄膜晶体管进一步包括设在半导体层和源极之间以及半导体层和漏极之间的欧姆接触层。
5. 按照权利要求 1 所述的阵列基板，其特征在于，公共电极进一步包括
与多个垂直部分相连的水平部分。
- 25 6. 按照权利要求 1 所述的阵列基板，其特征在于，像素电极进一步包括与多个垂直部分的第一端部相连的延伸部分和与多个垂直部分的第二端部相连的水平部分。
7. 按照权利要求 6 所述的阵列基板，其特征在于，像素电极的水平部分
与公共线重叠从而形成存储电容。
- 30 8. 按照权利要求 1 所述的阵列基板，其特征在于，栅极的侧面靠近像素

电极并具有相对于栅极线倾斜的表面。

9. 按照权利要求 1 所述的阵列基板，其特征在于，薄膜晶体管具有 U 形沟道，所述沟道对应于源极和漏极之间的半导体层。

10. 一种液晶显示装置的阵列基板，包括：

5 基板；

设在基板上的栅极线和数据线，栅极线和数据线相互交叉形成像素区；

与栅极线和数据线电性连接的薄膜晶体管，所述薄膜晶体管包括：

与栅极线连接的栅极；

设在栅极之上的半导体层；

10 设在半导体层之上并与数据线相连的源极；和

设在半导体层之上并与源极彼此相隔一定距离的漏极，其中半导体层的一部分局部覆盖设在数据线和漏极之间的栅极侧面；和

设在像素区内的像素电极，所述像素电极与漏极相连。

11. 按照权利要求 10 所述的阵列基板，其特征在于，局部覆盖栅极侧面的那部分半导体层的长度在约 $2\mu\text{m}$ -约 $3\mu\text{m}$ 的范围内，该长度从栅极和漏极的交叉点开始沿着栅极的侧面延伸。

12. 按照权利要求 10 所述的阵列基板，其特征在于，半导体层进一步包括与数据线对应的延伸部分。

13. 按照权利要求 10 所述的阵列基板，其特征在于，薄膜晶体管进一步包括设在半导体层和源极之间以及半导体层和漏极之间的欧姆接触层。

14. 按照权利要求 10 所述的阵列基板，其特征在于，栅极的侧面靠近像素电极并具有相对于栅极线倾斜的表面。

15. 按照权利要求 10 所述的阵列基板，其特征在于，薄膜晶体管具有 U 形沟道，所述沟道对应于源极和漏极之间的半导体层。

25 16. 一种制造液晶显示装置阵列基板的方法，包括：

在基板上形成栅极线和栅极；

在基板上形成公共线和公共电极，公共线与栅极线平行而且公共电极从公共线上伸出并包括多个垂直部分；

在栅极线、栅极、公共线、和公共电极上形成栅极绝缘层；

30 在栅极上方的栅极绝缘层上形成半导体层；

在半导体层上形成数据线、源极和漏极，所述数据线与栅极线交叉构成像素区，源极设置在栅极之上并与数据线相连，而漏极与源极相隔一定距离；

在像素区内形成像素电极，像素电极与漏极相连并包括多个垂直部分，所述多个垂直部分与公共电极的多个垂直部分相互交替设置；和

5 在像素电极上形成钝化层，

其中半导体层的一部分局部地覆盖设在数据线和漏极之间的栅极侧面。

17. 按照权利要求 16 所述的方法，其特征在于，局部覆盖栅极侧面的那部分半导体层的长度在约 $2\mu\text{m}$ —约 $3\mu\text{m}$ 的范围内，该长度从栅极和漏极的交叉点开始沿着栅极的侧面延伸。

10 18. 按照权利要求 16 所述的方法，其特征在于，薄膜晶体管具有 U 形沟道，所述沟道对应于源极和漏极之间的半导体层。

19. 按照权利要求 16 所述的方法，其特征在于，形成公共线和公共电极的步骤是与形成栅极线和栅极的步骤同时进行的。

15 20. 按照权利要求 16 所述的方法，其特征在于，形成像素电极的步骤是与形成数据线、源极和漏极的步骤同时进行的。

21. 制造液晶显示装置阵列基板的方法，包括：

在基板上形成栅极线和栅极；

在栅极线和栅极上形成栅极绝缘层；

在栅极上方的栅极绝缘层上形成半导体层；

20 在半导体层上形成数据线、源极和漏极，所述数据线与栅极线交叉构成像素区，源极设置在栅极之上并与数据线相连，而漏极与源极相隔一定距离；

在数据线、源极和漏极上形成钝化层；和

在像素区内形成像素电极，像素电极与漏极相连，

其中半导体层的一部分局部地覆盖设在数据线和漏极之间的栅极侧面。

25 22. 按照权利要求 21 所述的方法，其特征在于，局部覆盖栅极侧面的那部分半导体层的长度在约 $2\mu\text{m}$ —约 $3\mu\text{m}$ 的范围内，该长度从栅极和漏极的交叉点开始沿着栅极的侧面延伸。

液晶显示装置的阵列基板及其制造方法

- 5 本发明要求 2002 年 10 月 4 日在韩国申请的第 2002-60706 号韩国专利申请
的权益，该申请在本申请中以引用的形式加以结合。

技术领域

- 10 本发明涉及一种液晶显示 (LCD) 装置和制造液晶显示装置的方法，更确切地说，
本发明涉及液晶显示装置的阵列基板和制造液晶显示装置阵列基板的方法。

背景技术

- 15 通常，液晶显示 (LCD) 装置是利用液晶材料的光学各向异性和偏振特性来驱动的。
LCD 装置通常包括两个彼此相隔一定间距且相互面对的基板，和设在两个基板之间的
液晶材料层。每个基板包括彼此相对的电极，其中施加到每个电极上的电压在电极之
间感生垂直于基板的电场。通过改变所加电场的强度或方向可以改变液晶材料层的
液晶分子取向。所以，LCD 装置是通过根据液晶分子的取向改变透过液晶材料层的
光透射率而显示图像的。因此，LCD 装置具有极好的光透射率和孔径比。
20

- 由于包含薄膜晶体管和按矩阵排布的象素电极的 LCD 装置 (通常称之为有源矩阵型
LCD 装置) 具有高分辨率和快速显示运动图像的能力，所以这种 LCD 装置获得了
广泛应用。然而，LCD 装置存在视角窄的缺点。为了克服视角窄的缺陷，开发了
共平面开关 (IPS) LCD 装置，这种装置能产生平行于基板表面的电场。
25

- 图 1 是现有技术中共平面开关 (IPS) 液晶显示 (LCD) 装置用阵列基板的平面图。
在图 1 中，在基板 10 上沿着第一方向形成栅极线 12，并沿着第一方向形成平行于
栅极线 12 的公共线 16。此外，沿着垂直于第一方向的第二方向形成与栅极线 12
和公共线 16 交叉的数据线 24。而且，数据线 24 和栅极线 12 构成象素区 P。
30

在栅极线 12 和数据线 24 的交叉处形成起开关元件作用的薄膜晶体管 T。薄膜晶体管 T 由与栅极线 12 相连的栅极 14、与数据线 24 相连的源极 26、与源极 26 相隔一定距离的漏极 28 和设在栅极 12 和源极以及漏极 26、28 之间的半导体层 20 构成。源极 26 为 U 形，并围绕着呈棒形的漏极 28 的一部分。

5 在像素区 P 中，形成像素电极 30 和公共电极 17，其中像素电极 30 与漏极 28 相连而公共电极 17 与公共线 16 相连。像素电极 30 由延伸部分 30a、多个垂直部分 30b、和水平部分 30c 构成。延伸部分 30a 与漏极 28 相连，而多个彼此相隔一定距离的垂直部分 30b 从延伸部分 30a 上垂直伸出。水平部分 30c 与公共线 16 重叠并且与多个垂直部分 30b 相连。

10 公共电极 17 包括水平部分 17a 和多个垂直部分 17b，其中水平部分 17a 与像素电极 30 的延伸部分 30a 重叠。多个垂直部分 17b 从公共线 16 上垂直伸出并与像素电极 30 的多个垂直部分 30b 交替布置。多个垂直部分 17b 与公共电极 17 的水平部分 17a 相连。

公共线 16 和像素电极 30 的水平部分 30c 形成存储电容 C，该电容与液晶
15 电容并联。因此，公共线 16 起第一存储电极的作用，而水平部分 30c 起第二存储电极的作用。然而，如图 1 所示，数据线 24 和漏极 28 可能会共同造成电短路。

图 2 是作为现有技术的图 1 中区域“A”的放大平面图。在图 2 中，源极
20 26 从数据线 24 上伸出并沿着栅极 14 的第一侧设置在栅极 14 上方。同样，漏极 28 沿着栅极 14 的第二侧设置在栅极 14 的上方。而且，源极 26 为 U 形，在栅极 14 上方延伸的漏极 28 为棒形，源极 26 围绕着漏极 28。

在数据线 24、源极 26、和漏极 28 构成图形的过程中，沿着位于数据线
25 24 和漏极 28 之间的栅极 14 的阶梯部分留有剩余层 50。因此，当电压施加到 LCD 装置上时，数据线 24 和漏极 28 便会共同造成电短路。由于数据线 24 和漏极 28 会产生电短路，所以，驱动 LCD 装置时可能会出现问

为了解决这些问题，而在栅极 14 的上方并在数据线 24 和漏极 28 可能会
产生电短路的区域内设置了具有扩大面积的半导体层 20。然而，在形成半导体层 20 的过程中，半导体层 20 的位置可能会产生偏移，从而使数据线 24 和漏极 28 仍有可能出现电短路。

30

发明内容

因此,本发明在于提供一种液晶显示装置的阵列基板和制造液晶显示装置阵列基板的方法,其基本上克服了因现有技术的局限和缺点而导致的一个或多个问题。

5 本发明的目的是提供一种液晶显示装置的阵列基板,该阵列基板具有能防止漏极和数据线之间出现电短路的改进结构。

本发明的另一个目的是提供一种制造液晶显示装置阵列基板的方法,所述阵列基板能防止漏极和数据线之间出现电短路。

10 本发明的其它特征和优点将在下面的说明中给出,其中一部分特征和优点可以从说明中明显得出或是通过本发明的实践而得到。通过在文字说明部分、权利要求书以及附图中特别指出的结构,可以实现和获得本发明的目的和其它优点。

为了得到这些和其它优点并根据本发明的目的,作为具体的和广义的描述,本发明所述液晶显示装置的阵列基板包括:基板;设在基板上的栅极线和
15 数据线,栅极线和数据线相互交叉以形成像素区;与栅极线平行的公共线;从公共线上伸出并包含多个垂直部分的公共电极;与栅极线和数据线电性连接的薄膜晶体管,所述薄膜晶体管包括与栅极线连接的栅极,设在栅极之上的半导体层,设在半导体层之上并与数据线相连的源极,和设在半导体层之上并与源极彼此相隔一定距离的漏极,其中半导体层的一部分局部覆盖设在数据线和漏极
20 之间的栅极侧面;所述阵列基板还包括设在像素区内的像素电极,所述像素电极与漏极相连,并包括多个垂直部分,所述多个垂直部分与公共电极的多个垂直部分相互交替设置。

按照另一方面,所述液晶显示装置的阵列基板包括:基板;设在基板上的栅极线和数据线,栅极线和数据线相互交叉形成像素区;与栅极线和数据线电
25 性连接的薄膜晶体管,所述薄膜晶体管包括与栅极线连接的栅极,设在栅极之上的半导体层,设在半导体层之上并与数据线相连的源极,和设在半导体层之上并与源极彼此相隔一定距离的漏极,其中半导体层的一部分局部覆盖设在数据线和漏极之间的栅极侧面;所述阵列基板还包括设在像素区内的像素电极,所述像素电极与漏极相连。

30 按照另一方面,本发明所述制造液晶显示装置阵列基板的方法包括,在基

板上形成栅极线和栅极；在基板上形成公共线和公共电极，公共线与栅极线平行而且公共电极从公共线上伸出并包括多个垂直部分；在栅极线、栅极、公共线、和公共电极上形成栅极绝缘层；在栅极上方的栅极绝缘层上形成半导体层；在半导体层上形成数据线、源极和漏极，所述数据线与栅极线交叉构成像素区，源极设置在栅极之上并与数据线相连，而漏极与源极相隔一定距离；在像素区内形成像素电极，像素电极与漏极相连并包括多个垂直部分，所述多个垂直部分与公共电极的多个垂直部分相互交替设置；和在像素电极上形成钝化层，其中半导体层的一部分局部地覆盖设在数据线和漏极之间的栅极侧面。

按照另一方面，所述制造液晶显示装置阵列基板的方法包括，在基板上形成栅极线和栅极；在栅极线和栅极上形成栅极绝缘层；在栅极上方的栅极绝缘层上形成半导体层；在半导体层上形成数据线、源极和漏极，所述数据线与栅极线交叉构成像素区，源极设置在栅极之上并与数据线相连，而漏极与源极相隔一定距离；在数据线、源极和漏极上形成钝化层；在像素区内形成像素电极，像素电极与漏极相连，其中半导体层的一部分局部地覆盖设在数据线和漏极之间的栅极侧面。

很显然，上面的一般性描述和下面的详细说明都是示例性和解释性的，其意在对本发明的权利要求作进一步解释。

附图说明

本申请所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。附图中：

图 1 是现有技术中共平面开关（IPS）型液晶显示（LCD）装置阵列基板的平面图；

图 2 是表示现有技术的图 1 中区域“A”的放大平面图；

图 3 是按照本发明所述示例性 IPS 型 LCD 装置阵列基板的平面图；

图 4 是表示本发明的图 3 中区域“B”的放大平面图；

图 5A—5C 是沿图 3 中的线 V—V 剖切的剖面图，其表示制造本发明所述 IPS 型 LCD 装置阵列基板的示例性方法；

图 6A—6C 是沿图 3 中的线 VI—VI 剖切的剖面图，其表示制造本发明所述

IPS 型 LCD 装置阵列基板的另一种示例性方法；

图 7 是本发明所述液晶显示 (LCD) 装置另一个示例性阵列基板的平面图；
和

图 8A—8C 是沿图 7 中的线 VIII—VIII 剖切的剖面图，其表示制造本发明
5 所述 LCD 装置阵列基板的另一个示例性方法。

具体实施方式

现在将详细说明本发明的实施例，所述实施例的实例示于附图中。

图 3 是按照本发明所述示例性 IPS 型 LCD 装置阵列基板的平面图。按照图
10 3，在基板 100 上沿第一方向形成栅极线 102，并在基板 100 上沿着第一方向
形成与栅极线 102 平行的共用线 106。此外，在基板 100 上沿着与第一方向垂
直的第二方向形成与栅极线 102 和公共线 106 交叉的数据线 114，其中数据线
114 和栅极线 102 构成像素区 P1。

在栅极线和数据线 102 和 114 的交叉处形成起开关元件作用的薄膜晶体管
15 T1。薄膜晶体管 T1 可以包括与栅极线 102 相连的栅极 104、与数据线 114 相
连的源极 116、与源极 116 相隔一定距离的漏极 118，和位于栅极 104 和源极
及漏极 116、118 之间的半导体层 110。

在像素区 P1 中，形成像素电极 120 和公共电极 107，其中公共电极 107
可以包括多个垂直部分 107a 和水平部分 107b。垂直部分 107a 的第一端部与
20 公共线 106 相连，而垂直部分 107a 的第二端部与水平部分 107b 相连。

像素电极 120 可以包括延伸部分 120a、多个垂直部分 120b、和水平部分
120c。延伸部分 120a 可以从漏极 118 上伸出，并且可以与公共电极 107 的水
平部分 107b 重叠。多个垂直部分 120b 可以与公共电极 107 的多个垂直部分
107a 交替布置。垂直部分 120b 的第一端部与像素电极 120 的延伸部分 120a
25 相连，而垂直部分 120b 的第二端部与像素电极 120 的水平部分 120c 相连。象
素电极 120 的水平部分 120c 与公共线 106 重叠，由此形成存储电容 C。

在阵列基板中，源极 116 为 U 形，漏极 118 呈棒形，且源极 116 围绕着棒
形漏极 118。因此，与源极 116 和漏极 118 之间的半导体层 110 对应的薄膜晶
体管 T1 的沟道也为 U 形。由于沟道的长度减小而沟道的宽度增加，所以流过
30 沟道的电流增加。

例如，与图 1 相比，半导体层 110 可以向数据线 114 和漏极 118 之间的栅极 104 侧面伸出约 $2\mu\text{m}$ —约 $3\mu\text{m}$ 。因此，半导体层 110 可以部分地覆盖数据线 114 和漏极 118 之间的栅极 104 的侧面。

图 4 是表示本发明的图 3 中区域“B”的放大平面图。在图 4 中，设在栅极 104 和源极及漏极 116、118 之间的半导体层 110 的长度 E 在约 $2\mu\text{m}$ —约 $3\mu\text{m}$ 的范围内，该长度从栅极 104 和漏极 118 的交叉点开始沿着栅极 104 的侧面延伸，并盖住栅极 104 的侧面。例如，长度 E 可以约为 $1.8\mu\text{m}$ ，在使半导体层 110 形成图形的光刻工艺中，该长度是掩模对准余量 (aligning margin) 的最大值。尽管掩模的最大对准余量可以约为 $1.8\mu\text{m}$ ，但是半导体层 110 可以覆盖栅极 104 上暴露于数据线 114 和漏极 118 之间的侧面。

因此，在形成数据线 114、源极 116 和漏极 118 图形的工艺中，由于栅极 104 台阶部分的作用，使得沿栅极 104 侧面形成的剩余层 150 在半导体层 110 的作用下与漏极 118 不形成电连接。因此，可防止数据线 114 和漏极 118 产生电短路。

图 5A—5C 是沿图 3 中的线 V—V 剖切的剖面图，其表示制造本发明所述 IPS 型 LCD 装置阵列基板的示例性方法，而图 6A—6C 是沿图 3 中的线 VI—VI 剖切的剖面图，其表示制造本发明所述 IPS 型 LCD 装置阵列基板的另一种示例性方法。按照图 5A 和图 6A，在基板 100 上通过沉积第一金属层和使其形成一定图形来制成栅极线 102 (参见图 3)、栅极 104、和公共线 106。例如，第一金属层可以包括诸如铝 (Al)、铝和钕 (Nd) 的铝合金、钼 (Mo)、钨 (W)、和铬 (Cr) 等金属材料。栅极线 102 (参见图 3)、栅极 104 和公共线 106 可以用铝或铝合金以及钼或铬构成双层结构。

此外，可以形成包含多个垂直部分 107a 和水平部分 107b (参见图 3) 的公共电极。因此，可以与栅极线 102 平行地形成公共线 106 (参见图 3)，多个垂直部分 107a 可以与公共线 106 和水平部分 107b 相连 (参见图 3)。

然后，通过沉积氮化硅 (SiN_x) 和氧化硅 (SiO_2) 等无机绝缘材料，在基板 100 上形成覆盖栅极线 102 (参见图 3) 和栅极 104 的栅极绝缘层 108。

在图 5B 和 6B 中，在栅极绝缘层 108 上依次形成半导体层 110 和掺杂的半导体层 112a。半导体层 110 可以包括非晶硅，而掺杂的半导体层 112a 可以包括掺杂的非晶硅。

在图 5C 和 6C 中,可以通过沉积第二金属层并使其构成一定图形来形成数据线 114、源极 116 和漏极 118。第二金属层可以包括用于形成栅极线 102 (参见图 3)、栅极 104 和公共线 106 的金属材料。数据线 114 与栅极线 102 (参见图 3) 交叉形成以构成像素区 P1。此外,源极 116 可以与数据线 114 相连,漏极 118 与源极 116 在栅极 104 的上方相隔一定距离。

然后,在像素区 P1 中形成像素电极 120。像素电极 120 可以包括从漏极 118 上伸出的延伸部分 120a (参见图 3),与延伸部分 120a (参见图 3) 相连且与公共电极 107 的垂直部分 107a 交替设置的多个垂直部分 120b,和与多个垂直部分 120b 相连的水平部分 120c。

接着,当除去源极 116 和漏极 118 的某些部分时,使得掺杂的半导体层 112a 的某些部分暴露,由此形成欧姆接触层 112。因此,半导体层 110 可以包括栅极 104 上方的有源层 110a 和数据线 114 下方的延伸部分 110b。欧姆接触层 112 可以包括对应于漏极 118 的第一部分 112b 和对应于数据线 114 及源极 116 的第二部分 112c。半导体层 110 的延伸部分 110b 可以与欧姆接触层 112 的第二部分 112c 一起改善数据线 114 的沉积特性。

尽管图中未示出,但是源极 116 为 U 形,漏极 118 为棒形,源极 116 围绕着棒形漏极 118。因此,半导体层 110 可以覆盖设在数据线 114 和漏极 118 之间的栅极 104 的侧面。例如,从栅极 104 和漏极 118 的交叉点算起,覆盖栅极 104 侧面的半导体层 110 的长度可以在约 $2\mu\text{m}$ -约 $3\mu\text{m}$ 的范围内。

接着,通过涂敷例如苯并环丁烯 (BCB) 和丙烯酸树脂等透明有机材料,在基板 100 上形成覆盖像素电极 120 的钝化层 122。

按照本发明,由于半导体层 110 覆盖了数据线 114 和漏极 118 之间的栅极 104 的侧面,所以剩余层不会与漏极 118 电性接触。因此,可防止数据线 114 和漏极 118 产生电短路。

图 7 是本发明所述液晶显示 (LCD) 装置另一个示例性阵列基板的平面图。按照图 7,在基板 200 上沿第一方向形成栅极线 202,且在基板 200 上沿着与第一方向垂直的第二方向形成数据线 212,所述数据线 212 与栅极线 202 交叉进而构成像素区 P2。

在栅极线 202 和数据线 212 的交叉处形成起开关元件作用的薄膜晶体管 T2。薄膜晶体管 T2 可以包括与栅极线 202 相连的栅极 204,与数据线 212 相

连的源极 214，与源极 214 相隔一定距离的漏极 216，以及设在栅极 204 和源极及漏极 214、216 之间的半导体层 208。

此外，在像素区 P2 内形成像素电极 222。像素电极 222 可以包括透明导电材料并与漏极 216 相连。因此，像素电极 222 可以与栅极线 202 重叠从而形成存储电容。

在图 7 中，源极 214 可以为 U 形，而漏极 216 的一部分可以为棒形，源极 214 围绕着源极的棒形部分。因此，薄膜晶体管 T2 的沟道也可以为 U 形。由于 U 形的缘故，使得沟道的长度减小而沟道的宽度增加，所以流过沟道的电流将增加。

在图 7 中，半导体层 208 可以从栅极 204 和漏极 216 的交叉点沿着数据线 212 和漏极 216 之间的栅极 204 的侧面延伸。因此，半导体层 208 可以在从栅极 204 和漏极 216 的交叉点开始覆盖栅极 204 的侧面约 $2\mu\text{m}$ —约 $3\mu\text{m}$ 。

图 8A—8C 是沿图 7 中的线 VIII—VIII 剖切的剖面图，其表示制造本发明所述 LCD 装置阵列基板的另一个示例性方法。在图 8A 中，可以通过沉积第一金属层并使其构成一定图形在基板 200 上形成栅极线 202 和栅极 204。第一金属层可以包括例如铝 (Al)、铝和钕 (Nd) 的铝合金、钼 (Mo)、钨 (W)、和铬 (Cr) 等金属材料。栅极线 202 和栅极 204 可以形成包括铝或铝合金以及钼或铬的双层结构。

接着，通过沉积例如氮化硅 (SiN_x) 和氧化硅 (SiO_2) 等无机绝缘材料，在基板 200 上形成覆盖栅极线 202 和栅极 204 的栅极绝缘层 206。

在图 8B 中，在栅极绝缘层 206 上依次形成半导体层 208 和掺杂的半导体层 210a。半导体层 208 可以包括非晶硅，而掺杂的半导体层 210a 可以包括掺杂的非晶硅。

在图 8C 中，可以通过沉积第二金属层并使其构成一定图形来形成数据线 212、源极 214 和漏极 216。第二金属层可以包括用于形成栅极线 202 和栅极 204 的金属材料。数据线 212 与栅极线 202 交叉构成像素区 P2。此外，源极 214 可以与数据线 212 相连，漏极 216 可以在栅极 204 的上方与源极 214 相隔一定距离。尽管图中未示出，但是源极 214 可以为 U 形并且围绕着漏极 216 中呈棒形的那一部分。

接着，除去源极和漏极 214 和 216 之间掺杂半导体层 210a (参见图 8B)

的暴露部分，由此形成欧姆接触层 210。半导体层 208 可以包括位于栅极 204 上方的有源层 208a 和数据线 212 下方的延伸部分 208b。欧姆接触层 210 可以包括与漏极 216 对应的第一部分 210b 和与数据线 212 以及源极 214 对应的第二部分 210c。半导体层 208 的延伸部分 208b 可以与欧姆接触层 210 的第二部分 210c 一起改善数据线 212 的沉积特性。

然后，通过涂敷例如苯并环丁烯（BCB）和丙烯酸树脂等透明有机材料，在基板 200 上形成覆盖数据线 212、源极 214 和漏极 216 的钝化层 218。随后，使钝化层 218 构成一定图形，由此形成暴露一部分漏极 216 的漏极接触孔 220。

接下来，在钝化层 218 上的像素区 P2 内通过沉积例如氧化铟锡（ITO）和氧化铟锌（IZO）等透明导电材料并使其构成一定图形而形成像素电极 222。像素电极 222 可以通过漏极接触孔 220 与漏极 216 相连。

按照本发明，由于半导体层覆盖设在数据线和漏极之间的栅极侧面，所以，可以防止沿着数据线和漏极之间的栅极侧面形成剩余层。因此，可以防止数据线和漏极产生电短路。此外，可以提高 LCD 装置的图像质量，和提高生产率。

对于熟悉本领域的技术人员来说，很显然，在不脱离本发明构思或范围的情况下，可以对本发明的制造和应用做出各种改进和变型。因此，本发明意在覆盖那些落入所附权利要求及其等同物范围内的改进和变型。




图 1




图 2




图 3




图 4




图 5A




图 5B




图 5C




图 6A




图 6B




图 6C




图 7




图 8A




图 8B




图 8C

专利名称(译)	液晶显示装置的阵列基板及其制造方法		
公开(公告)号	CN1497311A	公开(公告)日	2004-05-19
申请号	CN03134902.1	申请日	2003-09-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG.飞利浦LCD株式会社		
当前申请(专利权)人(译)	LG.飞利浦LCD株式会社		
[标]发明人	金兴洙		
发明人	金兴洙		
IPC分类号	G02F1/136 G02F1/1343 G02F1/1362 G02F1/1368 H01L21/336 H01L29/786		
CPC分类号	G02F1/1368 G02F2001/136295 G02F1/134363		
代理人(译)	徐金国		
优先权	1020020060706 2002-10-04 KR		
其他公开文献	CN1284036C		
外部链接	Espacenet SIPO		

摘要(译)

液晶显示装置的阵列基板包括：基板；设在基板上的栅极线和数据线，栅极线和数据线相互交叉形成像素区；与栅极线平行的公共线；从公共线上伸出并包含多个垂直部分的公共电极；与栅极线和数据线电性连接的薄膜晶体管，所述薄膜晶体管包括与栅极线连接的栅极，设在栅极之上的半导体层，设在半导体层之上并与数据线相连的源极，和设在半导体层之上并与源极彼此相隔一定距离的漏极，其中半导体层的一部分局部覆盖设在数据线和漏极之间的栅极侧面；所述阵列基板还包括设在像素区内的像素电极，所述像素电极与漏极相连，并包括多个垂直部分，所述多个垂直部分与公共电极的多个垂直部分相互交替设置。

