

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/133 (2006.01)

G02F 1/136 (2006.01)

H01L 21/02 (2006.01)



[12] 发明专利说明书

专利号 ZL 200310118412.7

[45] 授权公告日 2006 年 12 月 6 日

[11] 授权公告号 CN 1288477C

[22] 申请日 2003.12.9

[21] 申请号 200310118412.7

[30] 优先权

[32] 2002.12.9 [33] KR [31] 078009/2002

[73] 专利权人 LG. 飞利浦 LCD 有限公司

地址 韩国首尔

[72] 发明人 金雄权 张允琼 朴承烈

审查员 张春伟

[74] 专利代理机构 北京三友知识产权代理有限公司

代理人 李 辉


权利要求书 6 页 说明书 18 页 附图 34 页

[54] 发明名称

液晶显示器件的阵列基板及其制造方法

[57] 摘要

一种用于液晶显示器件且具有薄膜晶体管上滤色器(COT)结构的阵列基板包括:在基板上沿横向方向形成的选通线,包括在其一端的选通焊盘;形成在基板上以覆盖选通线的第一绝缘层;在基板上沿着纵向方向在第一绝缘层上方形成的数据线,数据线与选通线限定像素区域且包括在其一端的数据焊盘;形成在选通线和数据线交叉区域的薄膜晶体管,薄膜晶体管包括栅电极、半导体层、源电极和漏电极;与薄膜晶体管、选通线、以及除漏电极第二部分之外的数据线重叠的黑底;形成在基板的整个表面上方以覆盖黑底的第二绝缘层;在像素区域内且接触漏电极的第二暴露部分的第一像素电极;在像素区域内的第一像素电极上的滤色器;和在滤色器上且接触第一像素电极的第二像素电极。



1. 一种用于液晶显示器件并具有薄膜晶体管上滤色器结构的阵列基板器件，其包括：
 - 5 在基板上沿横向方向形成的选通线，该选通线包括在其一端的选通焊盘；

形成在基板上以覆盖选通线的第一绝缘层，该第一绝缘层暴露选通焊盘的第一部分；

在基板上沿纵向方向在第一绝缘层上方形成的数据线，该数据线与
 - 10 选通线限定像素区域且其包括在其一端的数据焊盘；

形成在选通线和数据线交叉区域的薄膜晶体管，该薄膜晶体管包括栅电极、半导体层、源电极和漏电极；

与薄膜晶体管、选通线和除漏电极第二部分之外的数据线重叠的黑底；
 - 15 在基板的整个表面上形成以覆盖黑底的第二绝缘层，该第二绝缘层暴露选通焊盘的第一部分、数据焊盘的第三部分和像素区域；

在像素区域内且与漏电极的第二暴露部分相接触的第一像素电极；

在像素区域内的第一像素电极上的滤色器；和

在滤色器上且与第一像素电极相接触的第二像素电极。
 - 20 2. 根据权利要求1的器件，进一步包括：

接触选通焊盘的第一和第二选通焊盘端子；

接触数据焊盘的第一和第二数据焊盘端子；

设置在第一和第二选通焊盘端子之间的第一滤色器图形；和

设置在第一和第二数据焊盘端子之间的第二滤色器图形。
 - 25 3. 根据权利要求1或2的器件，进一步包括薄膜晶体管与黑底之间的无机绝缘层。
 4. 根据权利要求3的器件，其中无机绝缘层包括氮化硅和氧化硅中的一种。
 5. 根据权利要求4的器件，其中无机绝缘层暴露选通焊盘的第一

部分和数据焊盘的第三部分。

6. 根据权利要求1或2的器件，其中半导体层包括栅电极上方的本征非晶硅有源层和该有源层上的非本征非晶硅欧姆接触层。

7. 根据权利要求1的器件，其中第一和第二像素电极包括铟锡氧化物和铟锌氧化物中的一种。

8. 根据权利要求1的器件，其中滤色器包括红、绿和蓝颜色中的至少一种。

9. 根据权利要求1或2的器件，进一步包括选通线上方的第一绝缘层上的存储金属层。

10. 根据权利要求9的器件，其中第二绝缘层暴露存储金属层的第四部分。

11. 根据权利要求10的器件，其中第一像素电极接触由第二绝缘层暴露的存储金属层的第四部分。

12. 根据权利要求9的器件，其中存储金属层和部分选通线与插入在二者之间的第一绝缘层一起构成存储电容器。

13. 根据权利要求1或2的器件，其中第一像素电极直接接触基板。

14. 根据权利要求2的器件，其中第一和第二像素电极、第一和第二选通焊盘端子以及第一和第二数据焊盘端子包括铟锡氧化物和铟锌氧化物中的至少一种。

15. 根据权利要求2的器件，其中滤色器以及第一和第二滤色器图形包括红、绿和蓝颜色中的至少一种。

16. 一种形成用于液晶显示器件且具有薄膜晶体管上滤色器结构的阵列基板的方法，包括：

形成在基板上沿横向方向的选通线、选通线一端的选通焊盘和从选通线延伸的栅电极；

在基板上形成第一栅绝缘层以覆盖选通线、选通焊盘和栅电极；

依序在栅电极上方的第一栅绝缘层上形成本征非晶硅有源层和非本征非晶硅欧姆接触层；

形成数据线、数据焊盘、源电极和漏电极，该数据线设置成与选通

线垂直交叉并限定出像素区域，该数据焊盘设置在数据线的一端，该源电极在欧姆接触层的第一部分上从数据线延伸，且漏电极在欧姆接触层的第二部分上与源电极间隔开，以形成薄膜晶体管；

在基板的整个表面上形成第二绝缘层以覆盖薄膜晶体管；

- 5 在第二绝缘层上形成黑底以覆盖薄膜晶体管、选通线和除漏电极第一部分之外的数据线；

在基板的整个表面上方形成第三绝缘层以覆盖黑底；

构图第一、第二和第三绝缘层以暴露漏电极的第一部分；

- 10 在基板的整个表面上方形成第一透明电极层以覆盖被构图的第三绝缘层并接触漏电极被暴露的部分；

在像素区域内的第一透明电极层上形成滤色器；

在基板的整个表面上方形成第二透明电极层以覆盖滤色器和第一透明电极层；

构图第一和第二透明电极层以形成第一和第二像素电极；和

- 15 在形成第一和第二像素电极之后，构图在选通焊盘和数据焊盘上方的第一、第二和第三绝缘层的部分以分别形成选通焊盘接触孔和数据焊盘接触孔。

17. 根据权利要求 16 的方法，其中薄膜晶体管包括栅电极、有源层、欧姆接触层、源电极和漏电极。

- 20 18. 根据权利要求 16 的方法，其中第一和第二像素电极形成夹层像素电极。

19. 根据权利要求 16 的方法，其中滤色器插入在第一和第二像素电极之间。

- 25 20. 根据权利要求 16 的方法，其中选通焊盘接触孔暴露选通焊盘的第二部分，而数据焊盘接触孔暴露数据焊盘的第三部分。

21. 根据权利要求 16 的方法，其中第二绝缘层插入在薄膜晶体管与黑底之间。

22. 根据权利要求 16 的方法，其中第一至第三绝缘层包括氮化硅和氧化硅中的一种。

23. 根据权利要求 16 的方法, 其中第一和第二透明电极层包括铟锡氧化物和铟锌氧化物中的至少一种。

24. 根据权利要求 16 的方法, 其中滤色器包括红、绿和蓝颜色中的至少一种。

5 25. 根据权利要求 16 的方法, 其中形成数据线包括在选通线上方的第一绝缘层上形成存储金属层。

26. 根据权利要求 25 的方法, 其中第二和第三绝缘层暴露存储金属层的第五部分。

10 27. 根据权利要求 26 的方法, 其中第一像素电极接触存储金属层被暴露的第五部分。

28. 根据权利要求 25 的方法, 其中存储金属层和部分选通线与插入在二者之间的第一绝缘层一起构成存储电容器。

29. 根据权利要求 16 的方法, 其中第一像素电极直接与基板接触。

15 30. 一种形成用于液晶显示器件且具有薄膜晶体管上滤色器结构的阵列基板的方法, 其包括:

形成在基板上沿横向方向的选通线、选通线一端的选通焊盘和从选通线延伸的栅电极;

在基板上形成第一栅绝缘层以覆盖选通线、选通焊盘和栅电极;

20 在栅电极上方的第一栅绝缘层上依序形成本征非晶硅有源层和非本征非晶硅欧姆接触层;

形成数据线、数据焊盘、源电极和漏电极, 数据线设置成与选通线垂直交叉并限定出像素区域, 数据焊盘设置在数据线的一端, 源电极在欧姆接触层的第一部分上从数据线延伸, 且漏电极在欧姆接触层的第二部分上与源电极分隔开, 以在选通线和数据线的交叉处形成薄膜晶体管;

25 在基板的整个表面上方形成第二绝缘层以覆盖薄膜晶体管;

在第二绝缘层上并在薄膜晶体管、选通线和除漏电极的第一部分之外的数据线上方形形成黑底;

在基板的整个表面上方形成第三绝缘层以覆盖黑底;

构图第一、第二和第三绝缘层以暴露漏电极的第一部分并形成到选

通焊盘的选通焊盘接触孔和到数据焊盘的数据焊盘接触孔；

在基板的整个表面上方形成第一透明电极层以覆盖被构图的第三绝缘层，第一透明电极层接触漏电极被暴露的第一部分，穿过选通焊盘接触孔接触选通焊盘，并穿过数据焊盘接触孔接触数据焊盘；

- 5 在第一透明电极层上形成滤色器以及第一和第二滤色器图形，滤色器设置在像素区域内，而第一和第二滤色器图形分别设置在选通焊盘和数据焊盘上方；

在基板的整个表面上方形成第二透明电极层以覆盖滤色器、第一和第二滤色器图形、以及第一透明电极层；和

- 10 构图第一和第二透明电极层以形成第一和第二像素电极、第一和第二选通焊盘端子、以及第一和第二数据焊盘端子。

31. 根据权利要求 30 的方法，其中薄膜晶体管包括栅电极、有源层、欧姆接触层、源电极和漏电极。

- 15 32. 根据权利要求 30 的方法，其中第一和第二像素电极形成夹层像素电极。

33. 根据权利要求 30 的方法，其中滤色器插入在第一和第二像素电极之间。

- 20 34. 根据权利要求 30 的方法，其中第一滤色器图形插入在第一和第二选通焊盘端子之间，而第二滤色器图形插入在第一和第二数据焊盘端子之间。

35. 根据权利要求 30 的方法，其中构图第一、第二和第三绝缘层以形成多个暴露选通焊盘的选通焊盘接触孔和多个暴露数据焊盘的数据焊盘接触孔。

- 25 36. 根据权利要求 35 的方法，其中第一滤色器图形设置在每一个选通焊盘接触孔内。

37. 根据权利要求 30 的方法，其中形成第一和第二滤色器图形包括使用具有多个狭缝的掩模。

38. 根据权利要求 37 的方法，其中通过多个狭缝的光被衍射以形成具有矮高度的第一和第二滤色器图形。

39. 根据权利要求 30 的方法, 其中第二绝缘层插入在薄膜晶体管与黑底之间。

40. 根据权利要求 30 的方法, 其中第一、第二和第三绝缘层包括氮化硅和氧化硅中的至少一种。

5 41. 根据权利要求 30 的方法, 其中第一和第二透明电极层包括铟锡氧化物和铟锌氧化物中的至少一种。

42. 根据权利要求 30 的方法, 其中滤色器以及第一和第二滤色器图形包括红、绿和蓝颜色中的至少一种。

10 43. 根据权利要求 30 的方法, 其中形成数据线包括在选通线上方的第一绝缘层上形成存储金属层。

44. 根据权利要求 43 的方法, 其中第二和第三绝缘层暴露存储金属层的第二部分。

45. 根据权利要求 44 的方法, 其中第一像素电极接触存储金属层被暴露的第二部分。

15 46. 根据权利要求 43 的方法, 其中存储金属层和选通线的第三部分与插入在二者之间的第一绝缘层一起形成存储电容器。

47. 根据权利要求 30 的方法, 其中第一像素电极直接接触基板。

液晶显示器件的阵列基板及其制造方法

5 技术领域

本发明涉及显示器件和制造显示器件的方法，更为特别地，涉及液晶显示器件的阵列基板和制造液晶显示器件阵列基板的方法。

背景技术

10 通常，由于平板显示器件薄且重量轻，并具有低功率消耗，它们通常用作便携式电子设备的显示器。在各种类型的平板显示器件中，液晶显示器件（LCD）被普遍地用于便携式电脑和桌上型电脑监视器，因为它们具有高分辨率和产生高质量彩色图像的能力。

LCD 器件的操作使用液晶分子的光学各向异性和偏振特性以产生需
15 要的图像。液晶分子具有特定的排列方式，这是由于它们的通过感应的电场而改变的特定特性。例如感应到液晶分子的电场可以改变液晶分子的排列方式，且由于液晶分子的光学各向异性，入射光根据液晶分子的排列方式被折射。

LCD 器件包括：具有电极的上下基板，该上基板和下基板间隔开并
20 彼此面对；以及插入在两基板之间的液晶材料。因此，当电场通过各基板的电极感应到液晶材料时，液晶分子的排列方向根据施加的电压而改变以显示图像。通过控制感应电压，LCD 器件提供各种光透射率以显示图像数据。

在不同类型的 LCD 器件中，具有以矩阵形式布置的薄膜晶体管和像
25 素电极的有源矩阵 LCD（AM-LCD）提供高分辨率图像和优质的运动图像。典型的 LCD 板具有上基板、下基板以及插入其间的液晶材料层。上基板，通常称之为滤色器基板，包括公共电极和滤色器，而下基板，通常称之为阵列基板，包括诸如薄膜晶体管（TFT）的开关元件和像素电极。

图 1 是根据现有技术的液晶显示器件的展开透视图。在图 1 中，LCD

器件 11 包括通常被称为滤色器基板的上基板 5 和通常被称为阵列基板的下基板 22，以及插入在两板之间的液晶材料层 14。黑底 (black matrix) 6 和滤色器层 8 在上基板 5 上以阵列矩阵的形状形成，该上基板 5 包括由黑底 6 包围的多个红 (R)、绿 (G) 和蓝 (B) 滤色器。此外，在上基板 5 上形成公共电极 18 以覆盖滤色器层 8 和黑底 6。

在下基板 22 上按照对应于滤色器层 8 的阵列矩阵的形状形成多个薄膜晶体管 T，其中垂直设置多个交叉的选通线 13 和数据线 15 以便每一 TFT T 位于选通线 13 与数据线 15 的每个交叉点附近。而且，在由下基板 22 的选通线 13 和数据线 15 限定的像素区域 P 上形成多个像素电极 17。像素电极 17 包括具有高透射率的透明导电材料，如铟锡氧化物 (ITO) 或铟锌氧化物 (IZO)。

在图 1 中，存储电容器 C 设置成对应于每一像素 P 且与各像素电极 17 并联连接。存储电容器 C 包括用作第一电容器电极的部分选通线 13、用作第二电容器电极的存储金属层 30 以及置于其间的绝缘体 16 (图 2 中)。由于存储金属层 30 通过接触孔连接到像素电极 17，所以存储电容器 C 与像素电极 17 电接触。

因此，通过选通线 13 将扫描信号施加到薄膜晶体管 T 的栅电极，而通过数据线 15 将数据信号施加到薄膜晶体管 T 的源电极。结果，通过薄膜晶体管 T 的使能，排列和布置液晶材料层 14 的液晶分子，并控制穿过液晶层 14 的入射光来显示图像。例如，在像素电极 17 与公共电极 18 之间感应的电场重新布置液晶材料层 14 的液晶分子以便可以根据感应的电场控制入射光以显示需要的图像。

当制造图 1 的 LCD 器件 11 时，上基板 5 与下基板 22 对准并连接到下基板 22。然而，上基板 5 可能与下基板 22 未对准并由于连接上下基板 5 和 22 时的边缘误差而发生光泄漏。

图 2 是沿着图 1 的 II-II 示出根据现有技术的液晶显示器件的像素的示意性剖面图。在图 2 中，LCD 器件包括上基板 5、下基板 22 和液晶层 14，其中上下基板 5 和 22 彼此隔开，且液晶层 14 插入其间。薄膜晶体管 T 形成在下基板 22 的前表面上并包括栅电极 32、有源层 34、源电

极 36 和漏电极 38。另外，栅绝缘层 16 插入在栅电极 32 与有源层 34 之间以保护栅电极 32 和选通线 13。如图 1 中所示，栅电极 32 从选通线 13 延伸，而源电极 36 从数据线 15 延伸。栅、源和漏电极 32、36 和 38 由金属材料形成而有源层 34 由硅形成。而且，为了保护，在薄膜晶体管 T 上形成钝化层 40，其中像素电极 17 由透明导电材料形成并设置在钝化层 40 上，同时接触漏电极 38 和存储金属层 30。

如前所述，选通线 13 用作存储电容器 C 的第一电极而存储金属层 30 用作存储电容器 C 的第二电极。因此，栅电极 13 和存储金属层 30 与插入的栅绝缘层 16 构成存储电容器 C。

在图 2 中，上基板 5 在薄膜晶体管 T 上与下基板 22 分隔开。在上基板 5 的后表面上，黑底 6 设置在对应于薄膜晶体管 T、选通线 13 和数据线 15 的位置。例如，黑底 6 沿着上基板 5 的整个表面上形成并具有对应于下基板 22 的像素电极 17 的开口，如图 1 中所示。黑底 6 防止除部分像素电极 17 之外的光泄漏，并保护薄膜晶体管 T 免受光影响，因此阻止在薄膜晶体管 T 中产生光电流。滤色器层 8 形成在上基板 5 的后表面上以覆盖黑底 6，且其包括对应于一个像素区域 P 的红 8a、绿 8b 和蓝 8c 滤色器，其中像素电极 17 位于该像素区域 P。另外，由透明导电材料形成的公共电极 18 设置在上基板 5 上的滤色器层 8 上。

在图 2 中，像素电极 17 与滤色器 8a、8b 和 8c 中的其中之一具有一对一的对应。而且，为阻止像素电极 17 与选通线 13 和数据线 15 之间的串扰，像素电极 17 以间距 A 与数据线 15 分隔开并以间距 B 与选通线 13 分隔开。因此，在像素电极 17 与数据线 15 和选通线 13 之间的间距 A 和 B 内的开放间隔在 LCD 器件中造成光泄漏。例如，光泄漏主要发生在开放间隔 A 和 B 内，使得形成在上基板 5 上的黑底 6 应该覆盖这些开放间隔 A 和 B。然而，当相对于下基板 22 布置上基板 5(反之亦然)时，在上基板 5 与下基板 22 之间可能发生未对准。因此，延伸黑底 6 以完全覆盖这些开放间隔 A 和 B，来提供对准容限 (alignment margin) 以防止光泄漏。然而，通过延伸黑底，液晶板的孔径比下降量相当于黑底 6 的对准容限。此外，如果在黑底 6 的对准容限中有误差，则仍会在开放间隔 A 和 B 中

发生光泄漏，且该光泄漏会恶化 LCD 器件的图像质量。

发明内容

因此，本发明涉及基本上克服了由于现有技术的限制和缺点引起的一个或多个问题的液晶显示器件的阵列基板和制造阵列基板的方法。

本发明的一个目的是提供具有高孔径比的液晶显示器件的阵列基板。

本发明的又一目的是提供用于制造具有高孔径比的液晶显示器件的阵列基板的方法。

本发明的另一目的是提供形成用于液晶显示器件的阵列基板的方法，该方法具有简化且稳定的制造工艺以提高生产量。

在下述说明书中会阐述本发明的其它特征和优点，其部分地从说明书中显而易见，或可以通过本发明的实践而获知。通过在撰写的说明书和其权利要求书以及附图中特别指出的结构可以实现并获得本发明的目的和其它优点。

为实现这些和其它优点并根据本发明的目的，如具体并广泛地描述的，用于液晶显示器件且具有薄膜晶体管上滤色器结构的阵列基板器件包括：在基板上沿横向方向形成的选通线，该选通线包括在其一端的选通焊盘；形成在基板上以覆盖选通线的第一绝缘层，该第一绝缘层暴露选通焊盘的第一部分；在基板上沿着纵向方向在第一绝缘层上方形成的数据线，该数据线与选通线限定像素区域且包括在其一端的数据焊盘；形成在选通线和数据线交叉区域的薄膜晶体管，该薄膜晶体管包括栅电极、半导体层、源电极和漏电极；与薄膜晶体管、选通线、以及除漏电极第二部分之外的数据线重叠的黑底；形成在基板的整个表面上以覆盖黑底的第二绝缘层，第二绝缘层暴露选通焊盘的第一部分、数据焊盘的第三部分和像素区域；在像素区域内且接触漏电极的第二暴露部分的第一像素电极；在像素区域内的第一像素电极上的滤色器；和在滤色器上且接触第一像素电极的第二像素电极。

在另一方案中，形成用于液晶显示器件且具有薄膜晶体管上滤色器

结构的阵列基板的方法包括：形成在基板上沿着横向方向的选通线、选通线一端的选通焊盘和从选通线延伸的栅电极；在基板上形成第一栅绝缘层以覆盖选通线、选通焊盘和栅电极；依序在栅电极上方的第一栅绝缘层上形成本征非晶硅有源层和非本征非晶硅欧姆接触层；形成数据线、数据焊盘、源电极和漏电极，数据线设置成与选通线垂直交叉且限定出像素区域，数据焊盘设置在数据线的一端，源电极从欧姆接触层的第一部分上的数据线延伸，且漏电极在欧姆接触层的第二部分上与源电极分隔开，以形成薄膜晶体管；在基板的整个表面上形成第二绝缘层以覆盖薄膜晶体管；在第二绝缘层上形成黑底以覆盖薄膜晶体管、选通线和除漏电极第一部分之外的数据线；在基板的整个表面上形成第三绝缘层以覆盖黑底；构图第一、第二和第三绝缘层以暴露漏电极的第一部分；在基板的整个表面上形成第一透明电极层以覆盖构图的第三绝缘层并接触漏电极的暴露部分；在像素区域内的第一透明电极上形成滤色器；在基板的整个表面上形成第二透明电极层以覆盖滤色器和第一透明电极层；构图第一和第二透明电极层以形成第一和第二像素电极；并在形成第一和第二像素电极之后构图选通焊盘和数据焊盘上方的第一、第二和第三绝缘层的部分以分别形成选通焊盘接触孔和数据焊盘接触孔。

在另一方案中，形成用于液晶显示器件且具有薄膜晶体管上滤色器结构的阵列基板的方法，包括：形成在基板上沿着横向方向的选通线、选通线一端的选通焊盘和从选通线延伸的栅电极；在基板上形成第一栅绝缘层以覆盖选通线、选通焊盘和栅电极；在栅电极上方的第一栅绝缘层上依序形成本征非晶硅有源层和非本征非晶硅欧姆接触层；形成数据线、数据焊盘、源电极和漏电极，数据线设置成与选通线垂直交叉并限定出像素区域，数据焊盘设置在数据线的一端，源电极在欧姆接触层的第一部分上从数据线延伸，且漏电极在欧姆接触层的第二部分上与源电极分隔开，以在选通线和数据线的交叉处形成薄膜晶体管；在基板的整个表面上形成第二绝缘层以覆盖薄膜晶体管；在第二绝缘层上并在薄膜晶体管、选通线和除漏电极的第一部分之外的数据线上方形形成黑底；在基板的整个表面上方形形成第三绝缘层以覆盖黑底；构图第一、第二和第

三绝缘层以暴露漏电极的第一部分并形成到选通焊盘的选通焊盘接触孔和到数据焊盘的数据焊盘接触孔；在基板的整个表面上方形成第一透明电极层以覆盖构图的第三绝缘层，该第一透明电极层接触漏电极被暴露的第一部分，穿过选通焊盘接触孔接触选通焊盘，并穿过数据焊盘接触孔接触数据焊盘；在第一透明电极层上形成滤色器以及第一和第二滤色器图形，滤色器设置在像素区域内，第一和第二滤色器图形分别设置在选通焊盘和数据焊盘上方；在基板的整个表面上方形成第二透明电极层以覆盖滤色器、第一和第二滤色器图形、以及第一透明电极层；和构图第一和第二透明电极层以形成第一和第二像素电极、第一和第二选通焊盘端子、以及第一和第二数据焊盘端子。

可以理解前述总体描述和下面的详细描述是示例性的和解释性的，旨在对要求保护的本发明提供进一步解释。

附图说明

为提供对本发明的进一步理解且并入该说明书并作为其组成部分的附图示出本发明的实施例，并与说明书一起用来解释本发明的原理。在附图中：

图 1 是根据现有技术的液晶显示器件的展开透视图；

图 2 是沿图 1 的 II-II 示出根据现有技术的液晶显示器件的像素的示意性剖面图；

图 3 是根据本发明的示例性阵列基板的局部放大平面图；

图 4A-4H 是沿图 3 的 IV-IV 示出根据本发明的示例性制造工艺步骤的剖面图；

图 5A-5H 是沿图 3 的 V-V 示出根据本发明的示例性制造工艺步骤的剖面图；

图 6A-6H 是沿图 3 的 VI-VI 示出根据本发明的示例性制造工艺步骤的剖面图；

图 7 是根据本发明的另一示例性阵列基板的局部放大平面图；

图 8A-8G 是沿图 7 的 VIII-VIII 示出根据本发明的示例性制造工艺

步骤的剖面图；

图 9A-9G 是沿图 7 的 IX-IX 示出根据本发明的示例性制造工艺步骤的剖面图；

5 图 10A-10G 是沿图 7 的 X-X 示出根据本发明的示例性制造工艺步骤的剖面图；

图 11A 和 11B 是根据本发明的示例性选通焊盘和数据焊盘区域的剖面图；

图 12A 是根据本发明的示例性选通焊盘的平面图；和

图 12B 是根据本发明的图 12A 的剖面图。

10

具体实施方式

将根据附图中显示的例子对本发明的实施例进行详细描述。

15 图 3 是根据本发明的示例性阵列基板的局部放大平面图。在图 3 中，阵列基板 100 可以包括多个沿横向方向设置的选通线 102 和多个沿纵向方向设置的数据线 118，其中多个选通线 102 和多个数据线 118 彼此交叉以限定像素区域 P。每一选通线 102 和每一数据线 118 可以包括分别设置在各选通线 102 一端与各数据线 118 一端的选通焊盘 106 和数据焊盘 120。此外，薄膜晶体管 T 可以形成在选通线 102 和数据线 118 的每一交叉部分，且其可以包括栅电极 104、有源层 110、源电极 114 和漏电极 116。

20 在由多个选通线 102 和数据线 118 限定的像素区域 P 内，多个红(R)、绿(G)和蓝(B)滤色器 134a、134b 和 134c 可以设置在其中。此外，包括第一和第二像素电极 138 和 140 的双层像素电极结构可以设置成对应于每一像素区域 P。第一像素电极 138 和第二像素电极 140 可以具有相同形状。另选地，第一像素电极 138 和第二像素电极 140 可以具有不同形状。虽然未示出，但第一像素电极 138 可以设置在滤色器 134 下面且接触漏电极 116，而第二像素电极 140 可以设置在滤色器 134 上且接触第一像素电极 138。因此，滤色器 134 可以位于第一和第二像素电极 138 和 25 140 之间，且第二像素电极 140 可以通过第一像素电极 138 电接触漏电极 116。

在图 3 中, 存储电容器 C_{ST} 可以设置在部分选通线 102 和存储金属层 122 内。因此, 该部分选通线 102 可用作存储电容器 C_{ST} 的第一电极, 而存储金属层 122 可用作存储电容器 C_{ST} 的第二电极。另外, 第一和第二像素电极 138 和 140 可以电接触存储金属层 122 以便它们可以与存储电容器 C_{ST} 并联电连接。

在图 3 中, 阵列基板 100 可以包括薄膜晶体管上滤色器 (COT) 结构。在这种 COT 结构中, 黑底 128 和滤色器 134 可以形成在阵列基板 100 上。黑底 128 可以设置成对应于薄膜晶体管 T、选通线 102 和数据线 118 以防止 LCD 器件中的光泄漏。黑底 128 可以由不透明有机材料形成, 由此阻挡光入射到薄膜晶体管 T 并使薄膜晶体管免受外部影响。

在图 3 中, 可以提供选通焊盘接触孔 142 和数据焊盘接触孔 144 以分别暴露选通焊盘 106 和数据焊盘 120。在形成像素电极 138 和 140 的双层结构和滤色器 134 之后, 可以在形成阵列基板 100 的最后工艺期间进行形成选通焊盘接触孔 142 和数据焊盘接触孔 144 的工艺。因此, 用于构图滤色器 134a、134b 和 134c 的显影液不会损害由铝基材料形成的选通焊盘 106 和数据焊盘 120。

图 4A-4H 是沿图 3 的 IV-IV 示出根据本发明的示例性制造工艺步骤的剖面图, 图 5A-5H 是沿图 3 的 V-V 示出根据本发明的示例性制造工艺步骤的剖面图, 以及图 6A-6H 是沿图 3 的 VI-VI 示出根据本发明的示例性制造工艺步骤的剖面图。

在图 4A、5A 和 6A 中, 第一金属层可以淀积到基板 100 的表面上, 然后利用掩模工艺构图以形成选通线 102、栅电极 104 和选通焊盘 106。如前所述, 选通焊盘 106 可以设置在选通线 102 的一端, 而栅电极 104 可以从选通线 102 延伸。为了防止信号延迟, 第一金属层可以包括具有低电阻的铝基材料。由于铝基材料对用于构图滤色器的显影液具有弱的抗腐蚀性, 因此铝基材料会在构图滤色器期间受显影液损害。例如, 如果在选通焊盘 106 上还形成透明选通焊盘端子, 则显影液会在透明选通焊盘端子与选通焊盘 106 之间造成电蚀, 由此腐蚀选通焊盘 106。

在选通线 102、栅电极 104 和选通焊盘 106 在基板 100 上形成之后,

栅绝缘层 108 (或第一绝缘层) 可以形成在基板 100 上以覆盖选通线 102、栅电极 104 和选通焊盘 106。栅绝缘层 108 可以包括无机材料, 如氮化硅 (SiN_x) 和氧化硅 (SiO_2)。然后, 本征非晶硅层 (如 a-Si:H) 和掺杂非晶硅层 (如 $\text{n}^+\text{a-Si:H}$) 可以沿着栅绝缘层 108 的整个表面依序淀积, 并同时利用掩模工艺被构图以形成有源层 110 和欧姆接触层 112。欧姆接触层 112 可以位于栅电极 104 上方的有源层 110 上。

在图 4B、5B 和 6B 中, 在形成有源层 110 和欧姆接触层 112 之后, 第二金属层可以淀积在基板 100 上方, 然后, 利用掩模工艺被构图以形成源电极 114、漏电极 116、数据线 118、存储金属层 122 和数据焊盘 120。第二金属层可以包括铬 (Cr)、钼 (Mo)、钨 (W)、钛 (Ti)、铜 (Cu) 和它们的任意组合的合金中的至少一种。源电极 114 从数据线 118 延伸并可以接触欧姆接触层 112 的一个部分, 而漏电极 116 与源电极 114 分隔开且可以接触欧姆接触层 112 的另一部分。另外, 存储金属层 122 可以与部分选通线 102 重叠, 而数据焊盘 120 可以在数据线 118 端部连接到数据线 118。

接着, 位于源和漏电极 114 和 116 之间的部分欧姆接触层 112 可以利用源和漏电极 114 和 116 作掩模而被蚀刻。因此, 可以形成薄膜晶体管 T 和存储电容器 C_{ST} (在图 3 中), 其中薄膜晶体管 T 可以包括栅电极 104、有源层 110、欧姆接触层 112、源电极 114 和漏电极 116, 而存储电容器 C_{ST} (图 3 中) 可以由选通线 102、存储金属层 122 和插入其间的第一绝缘层 108 组成。

然后, 沿基板 100 的整个表面淀积第二绝缘层 124 以覆盖构图的第二金属层。第二绝缘层 124 可以由氮化硅 (SiN_x) 或氧化硅 (SiO_2) 形成, 其可以提高随后将要形成的有机层的粘附力。第二绝缘层 124 防止在有源层 110 与随后形成的有机层之间的不充分接触。然而, 如果有源层 110 与随后形成的有机层之间的接触充分, 则不需要形成第二绝缘层 124。

在图 4C、5C 和 6C 中, 可以将具有低介电常数的不透明有机材料 126 淀积在第二绝缘层 124 上, 其中不透明有机材料 126 可以为黑色以用作黑底。然后, 利用掩模工艺构图形成在第二绝缘层 124 上的不透明有机

材料 126。因此，可以在设置在显示区域中的薄膜晶体管 T、数据线 118 和选通线 102 上方形成黑底 128。由于黑底 128 包括有机材料，其可以对薄膜晶体管 T 提供保护。另外，黑底 128 可以覆盖部分存储金属层 122，由此保护存储电容器 C_{ST} （图 3 中）。

- 5 在图 4D、5D 和 6D 中，沿基板 100 的整个表面上形成第三绝缘层 130 以覆盖黑底 128。第三绝缘层 130 可以包括无机绝缘材料，如氮化硅(SiN_x) 或氧化硅 (SiO_2)。

在图 4E、5E 和 6E 中，利用掩模工艺在像素区域 P 内同时对第一、第二和第三绝缘层 108、124 和 130 构图。因此，暴露出漏电极 106 的端侧部分和存储金属层 122 的端侧部分。虽然图 4E 示出基板 100 通过构图第一绝缘层 108 被暴露出，但可以保留第一绝缘层 108 而仅第二和第三绝缘层 124 和 130 被构图以暴露漏电极 106 和存储金属层 122 的侧部。而且，基板 100 上第一绝缘层 108 余留的部分可以控制随后形成的滤色器的高度，在像素区域 P 内的第一、第二和第三绝缘层 108、124 和 130 构图期间，部分第一、第二和第三绝缘层 108、124 和 130 可以不被构图以便选通焊盘 106 和数据焊盘 120 不被暴露，如图 5E 和 6E 中所示。

在图 4F、5F 和 6F 中，可以形成第一透明电极层 132 和滤色器 134。可以沿基板 100 的整个表面淀积包括铟锡氧化物 (ITO) 和铟锌氧化物 (IZO) 中的至少一种的第一透明电极层 132，以覆盖被构图的第三绝缘层 130 并接触漏电极 106 和存储金属层 122 的被暴露的侧部。

接着，在第一像素电极 138 上形成彩色树脂，然后对其显影以形成分别具有红 (R)、绿 (G) 和蓝 (B) 颜色的滤色器 134a、134b 和 134c。用于显示色彩的全部光谱的滤色器 134a、134b 和 134c 可以形成在第一透明电极层 132 上的像素区域 P 中。当显影彩色树脂时，第一透明电极层 132 可以防止用于构图滤色器 134a、134b 和 134c 的显影液（即显影剂）渗透到下层的金属层。在选通线 102、栅电极 104 和选通焊盘 106 的台阶部分中，栅绝缘层 108 和其它绝缘层可能形成有缺陷，如针孔和裂缝。因此，当显影滤色器 134a、134b 和 134c 时，用于滤色器 134a、134b 和 134c 的显影剂可能渗透到第一、第二和第三绝缘层 108、124 和 130，

由此损坏由铝基材料形成的选通线 102、栅电极 104 和选通焊盘 106。然而，通过形成第一透明电极层 132，会防止选通线 102、栅电极 104 和选通焊盘 106 的损坏，由此稳定制造工艺。而且，可以通过第一透明电极层 132 保护化学性弱的选通线 102、栅电极 104 和选通焊盘 106 不受显影剂的损害。

在图 4G、5G 和 6G 中，第二透明电极层 136 可以沿基板 100 的整个表面形成以便接触滤色器 134 和第一透明电极层 132 的暴露部分。与第一透明电极层 132 相类似，第二透明电极层 136 可以包括铟锡氧化物和铟锌氧化物中的至少一种。在图 4G 中，第二透明电极层 136 可以在每一滤色器 134 的两侧接触第一透明电极层 132。

另外，可以同时构图第一和第二透明电极层 132 和 136 以形成包括第一像素电极 138 和第二像素电极 140 的双层像素电极（即夹层像素电极）。可以利用公共掩模同时构图第一和第二透明电极层 132 和 136，以便形成对应于每一像素区域 P 的夹层像素电极。另选地，可以首先构图第一透明电极层 132，在其上形成滤色器，然后构图第二透明电极层 136。每一滤色器 134 插入在夹层像素电极内以便它们位于第一和第二像素电极 138 和 140 之间。

在图 4G 中，第二像素电极 140 可以在滤色器 134 两侧接触第一像素电极 138。因此，夹层像素电极可以接触薄膜晶体管 T 且并联到存储电容器 C_{ST} 。

在图 5G 和 6G 中，当形成第一和第二像素电极 138 和 140 的夹层像素电极时，可以除去设置在选通焊盘 106 和数据焊盘 120 上方的第一和第二透明电极层 132 和 136 以暴露下面的第三绝缘层 130。

在图 4H、5H 和 6H 中，通过构图设置在选通焊盘 106 上方的第一、第二和第三绝缘层 108、124 和 130 的部分而暴露选通焊盘 106，由此形成选通焊盘接触孔 142。而且，通过构图设置在数据焊盘 120 上方的第二和第三绝缘层 124 和 130 的部分还可以暴露数据焊盘 120，由此形成数据焊盘接触孔 144。在选通焊盘接触孔 142 和数据焊盘接触孔 144 形成期间，在像素区域 P 中没有变化（图 4H 中）。

因此，由于形成选通焊盘接触孔 142 和数据焊盘接触孔 144 的工艺步骤可以作为形成阵列基板的最终制造步骤进行，所以用于构图滤色器的显影剂不会有害地影响或损害选通焊盘 106 和数据焊盘 120。即，堆积在选通焊盘 106 和数据焊盘 120 上和上方的第一、第二和第三绝缘层 108、124 和 130 的部分会保护选通焊盘 106 和数据焊盘 120 免受显影剂的损害，直到选通焊盘 106 和数据焊盘 120 被暴露。

图 7 是根据本发明的另一示例性阵列基板的局部放大平面图。在图 7 中，阵列基板 200 可以包括沿横向设置的多个选通线 202 和沿纵向设置的多个数据线 218，其中多个选通线 202 与多个数据线 218 彼此交叉限定像素区域 P。另外，每一选通线 202 和每一数据线 218 分别包括在每一选通线 202 端部和每一数据线 218 端部的选通焊盘 206 和数据焊盘 220。而且，薄膜晶体管 T 可以形成在选通线 202 与数据线 218 的每一交叉部分，且其可以包括栅电极 204、有源层 210、源电极 214 和漏电极 216。

在由多个选通线 202 和数据线 218 限定的像素区域 P 内，多个红(R)、绿(G)和蓝(B)滤色器 238a、238b 和 238 可以设置于其中。另外，包括第一和第二像素电极 248 和 250 的双层像素电极可以设置成对应于每一像素区域 P。第一像素电极 248 和第二像素电极 250 可以具有相同形状。另选地，第一像素电极 248 与第二像素电极 250 可以具有不同的形状。虽然未示出，第一像素电极 248 可以设置在滤色器 238 的下方并接触漏电极 216，而第二像素电极 250 可以设置在滤色器 238 上并接触第一像素电极 248。例如，滤色器 238 可以位于第一与第二像素电极 248 和 250 之间，且第二像素电极 250 可以通过第一像素电极 248 电接触漏电极 216。

在图 7 中，存储电容器 C_{ST} 包含在部分选通线 202 与存储金属层 222 内。因此，该部分选通线 202 用作存储电容器 C_{ST} 的第一电极，而存储金属层 222 用作存储电容器 C_{ST} 的第二电极。此外，第一和第二像素电极 248 和 250 可以电接触存储金属层 222 以便它们与存储电容器 C_{ST} 并联电连接。

类似于图 3 的具有薄膜晶体管上滤色器结构 (COT) 的阵列基板 100，在阵列基板 200 上形成黑底 228 和滤色器 238，其中黑底 228 设置成对应于薄膜晶体管 T、选通线 202 和数据线 218 以防止 LCD 器件中的光泄漏。

黑底 228 包括不透明有机材料，由此阻挡光入射到薄膜晶体管 T 并保护薄膜晶体管 T 免受外部影响。

除图 7 的 COT 结构之外，可以在选通焊盘 206 上方设置包括第一选通焊盘端子 252 和第二选通焊盘端子 254 的双层选通焊盘端子，且该双层选通焊盘端子与选通焊盘 206 电连通。而且，可以在数据焊盘 220 上方设置包括第一数据焊盘端子 256 和第二数据焊盘端子 258 的双层数据焊盘端子，而第一滤色器图形 240 可以插入在第一和第二选通焊盘端子 252 和 254 之间，第二滤色器图形 242 可以插入在第一和第二数据焊盘端子 256 和 258 之间。因此，第一和第二滤色器图形 240 和 242 可以阻止用于构图滤色器 238 的显影剂有害地影响选通焊盘 206 和数据焊盘 220。由于用于构图滤色器 238 的显影剂可能在焊盘端子 252、254、256 和 258 与焊盘 206 和 220 之间产生电蚀，因此滤色器图形 240 和 242 可以设置在选通焊盘 206 和数据焊盘 220 上方，尤其是分别设置在第一与第二选通焊盘端子 252 与 254 之间和第一与第二数据焊盘端子 256 与 258 之间。

图 8A-8G 是沿图 7 的 VIII-VIII 示出根据本发明的示例性制造工艺步骤的剖面图，图 9A-9G 是沿图 7 的 IX-IX 示出根据本发明的示例性制造工艺步骤的剖面图，图 10A-10G 是沿图 7 的 X-X 示出根据本发明的示例性制造工艺步骤的剖面图。

在图 8A、9A 和 10A 中，第一金属层淀积在基板 200 的表面上，然后利用掩模工艺对其构图以形成选通线 202、栅电极 204 和选通焊盘 206。因此，选通焊盘 206 设置在选通线 202 的端部，且栅电极 204 从选通线 202 延伸。此外，为了防止信号延迟，第一金属层包含具有低电阻的铝基材料。由于铝基材料对用于构图滤色器的显影液具有弱抗腐蚀性，所以铝基材料会在滤色器构图期间受显影液损害。例如，当在选通焊盘 206 上形成透明选通焊盘端子时，显影液会在透明选通焊盘端子与选通焊盘 206 之间造成电蚀，由此腐蚀选通焊盘 206。

在基板 200 上形成选通线 202、栅电极 204 和选通焊盘 206 之后，可以在基板 200 上形成栅绝缘层 208 (或第一绝缘层) 以覆盖选通线 202、栅电极 204 和选通焊盘 206。栅绝缘层 208 可以包含无机材料，如氮化硅

(SiN_x) 和氧化硅 (SiO_2)。然后, 本征非晶硅层 (如 a-Si:H) 和掺杂非晶硅层 (如 n^+a -Si:H) 可以沿着栅绝缘层 208 的整个表面依序淀积并同时利用掩模工艺被构图以形成有源层 210 和欧姆接触层 212。欧姆接触层 212 可以位于栅电极 204 上方的有源层 210 上。

5 在图 8B、9B 和 10B 中, 在形成有源层 210 和欧姆接触层 212 之后, 第二金属层可以淀积在基板 200 上方, 然后, 利用掩模工艺被构图以形成源电极 214、漏电极 216、数据线 218、存储金属层 222 和数据焊盘 220。第二金属层可以包括铬 (Cr)、钼 (Mo)、钨 (W)、钛 (Ti)、铜 (Cu) 和它们的任意组合的合金中的至少一种。此外, 源电极 214 从数据线 218 延
10 伸并可以接触欧姆接触层 212 的一个部分, 漏电极 216 与源电极 214 分隔开且接触欧姆接触层 212 的另一部分, 存储金属层 222 可以与部分选通线 202 重叠, 而数据焊盘 220 可以在数据线 218 端部连接到数据线 218。

接着, 可以利用源和漏电极 214 和 216 作掩模来蚀刻在源和漏电极 214 和 216 之间的欧姆接触层 212 的部分, 由此形成薄膜晶体管 T 和存储
15 电容器 C_{ST} (在图 7 中)。例如, 如图 7 中所示, 薄膜晶体管 T 包括栅电极 204、有源层 210、欧姆接触层 212、源电极 214 和漏电极 216, 而存储电容器 C_{ST} (图 7 中) 包括选通线 202、存储金属层 222 和插入其间的第一绝缘层 208。

然后, 沿基板 200 的整个表面淀积第二绝缘层 224 以覆盖被构图的
20 第二金属层, 且其可以包括氮化硅 (SiN_x) 或氧化硅 (SiO_2)。第二绝缘层 224 可以提高随后形成的有机层的粘附力并防止在有源层 210 与有机层之间的不良接触。另选地, 如果在有源层 210 与随后形成的有机材料之间没有发生不良接触, 则不需要第二绝缘层 224。

在图 8C、9C 和 10C 中, 可以将具有低介电常数的不透明有机材料
25 226 淀积在第二绝缘层 224 上, 且其可以为黑色以用作黑底。通过利用掩模工艺构图, 在第二绝缘层 224 上形成不透明有机材料 226, 其中可以在设置在显示区域内的薄膜晶体管 T、数据线 218 和选通线 202 上方形成黑底 228。由于黑底 228 包含有机材料且其覆盖部分存储金属层 222, 因此其可以保护薄膜晶体管 T 和存储电容器。

在图 8D、9D 和 10D 中，沿基板 200 的整个表面上形成第三绝缘层 230 以覆盖黑底 228。第三绝缘层 230 可以包括无机绝缘材料，如氮化硅 (SiN_x) 或氧化硅 (SiO_2)。

在图 8E、9E 和 10E 中，利用掩模工艺在像素区域 P 内对第一、第二和第三绝缘层 208、224 和 230 同时构图。因此，暴露出漏电极 206 的端侧部分和存储金属层 222 的端侧部分。在构图像素区域 P 内的第一、第二和第三绝缘层 208、224 和 230 期间，暴露出部分选通焊盘 206 以形成选通焊盘接触孔 232。而且，还可以通过对数据焊盘 220 上方的第二和第三绝缘层 224 和 230 的构图而暴露出部分数据焊盘 220，由此形成数据焊盘接触孔 234。

虽然图 8E 示出基板 200 通过构图第一绝缘层 208 被暴露出，但可以保留部分第一绝缘层 208，使得第二和第三绝缘层 224 和 230 被构图以暴露漏电极 206 和存储金属层 222 的侧部。而且，基板 200 上的第一绝缘层 208 的余留部分可以控制随后形成的滤色器的高度。此外，设置在选通焊盘 206 和数据焊盘 220 上和上方的绝缘层也可以被构图，以在对像素区域 P 内的第一、第二和第三绝缘层 208、224 和 230 构图期间形成选通焊盘接触孔 232 和数据焊盘接触孔 234，如图 9E 和 10E 中所示。

在图 8F、9F 和 10F 中，示出在基板 200 上形成第一透明电极层 236、滤色器 238、以及第一和第二滤色器图形的步骤。例如，首先沿基板 200 的整个表面淀积诸如铟锡氧化物 (ITO) 或铟锌氧化物 (IZO) 的第一透明电极层 236，以覆盖被构图的第三绝缘层 230 并接触漏电极 206 和存储金属层 222 的被暴露的侧部。第一透明电极层 236 还可以分别通过选通焊盘接触孔 232 和数据焊盘接触孔 234 与选通焊盘 206 和数据焊盘 220 相接触。

接着，在第一像素电极 238 上形成彩色树脂，然后对其显影以形成分别具有红 (R)、绿 (G) 和蓝 (B) 颜色的滤色器 238a、238b 和 238c。通过形成并显影红、绿和蓝彩色树脂，依序形成红、绿和蓝滤色器 238a、238b 和 238c。当形成滤色器 238a、238b 和 238c 的其中之一时，例如当形成红 (R) 滤色器 238a 时，还可以分别在选通焊盘 206 和数据焊盘 220

上方形成第一和第二滤色器图形 240 和 242。特别地，第一滤色器图形 240 可以形成为对应于且适配于选通焊盘接触孔 232，而第二滤色器图形 242 形成为对应于且适配于数据焊盘接触孔 234。

在图 8G、9G 和 10G 中，第二透明电极层 246 可以沿基板 200 的整个表面形成以便接触滤色器 238 和第一透明电极层 236 的暴露部分。与第一透明电极层 236 相类似，第二透明电极层 246 可以包括铟锡氧化物或铟锌氧化物。如图 8G 中所示，第二透明电极层 246 可以在每一滤色器 238 的两侧接触第一透明电极层 236。

在图 8G、9G 和 10G 中，可以同时对第一和第二透明电极层 236 和 246 构图以形成包括第一像素电极 248 和第二像素电极 250 的双层像素电极（即夹层像素电极）。可以利用公共掩模同时构图第一和第二透明电极层 236 和 246，以便形成对应于每一像素区域 P 的夹层像素电极。另选地，可以首先构图第一透明电极层 236，在其上形成滤色器，然后构图第二透明电极层 246。每一滤色器 238 插入在夹层像素电极内以便其位于第一和第二像素电极 248 和 250 之间。由于第二像素电极 250 可以在滤色器 238 两侧接触第一像素电极 248，因此夹层像素电极可以接触薄膜晶体管 T 且并联到存储电容器 C_{ST} 。

在由第一和第二像素电极 248 和 250 组成的夹层像素电极形成期间，还可以构图选通焊盘和数据焊盘区域中的第一和第二像素电极层 236 和 246 以形成包括第一和第二选通焊盘端子 252 和 254 的双层选通焊盘端子和包括第一和第二数据焊盘端子 256 和 258 的双层数据焊盘端子。

在双层选通焊盘端子中，第一滤色器图形 240 插入在第一和第二选通焊盘端子 252 和 254 之间，而第二选通焊盘端子 254 可以在第一滤色器图形 240 周围接触第一选通焊盘端子 252。由于第一选通焊盘端子 252 接触选通焊盘 206，所以第二选通焊盘端子 254 也可以与选通焊盘 206 电连通。

在双层数据焊盘端子中，第二滤色器图形 242 可以插入在第一和第二数据焊盘端子 256 和 258 之间，且第二数据焊盘端子 258 在第二滤色器图形 242 周围接触第一数据焊盘端子 256。由于第一数据焊盘端子 256

接触数据焊盘 220，第二数据焊盘端子 258 也与数据焊盘 220 电连通。

因此，贯穿图 8A-8G、9A-9G 和 10A-10G 中示出的制造工艺，阵列基板具有设置在选通焊盘和数据焊盘上方的滤色器图形。另外，可以显示色彩全光谱的滤色器 238a、238b 和 238c 形成在第一透明电极层 236 上的像素区域 P 内。因此，当显影彩色树脂时，第一透明电极层 236 可以防止用于构图滤色器 238a、238b 和 238c 的显影液（即，显影剂）渗透到下面的金属层。在选通线 202、栅电极 204 和选通焊盘 206 的台阶部分中，栅绝缘层 108 和其它绝缘层会形成有缺陷，如针孔和裂缝。因此，当显影滤色器 238a、238b 和 238c 时，显影剂会渗透到第一、第二和第三绝缘层 208、224 和 230，由此损坏由铝基材料形成的选通线 202、栅电极 204 和选通焊盘 206。通过形成第一透明电极层 236，可以防止选通线 202、栅电极 204 和选通焊盘 206 的损坏并获得工艺的稳定。

而且，由于滤色器图形 240 和 242 可以形成在选通焊盘 206 和数据焊盘 220 上方的第一和第二焊盘电极之间，当将外部驱动电路连接到选通焊盘端子和数据焊盘端子时，滤色器图形可以用作冲击吸收器。

图 11A 和 11B 是根据本发明的示例性选通焊盘和数据焊盘区域的剖面图。在图 11A 和 11B 中，掩模 300 包括多个设置在对应于滤色器图形 240 和 242 的位置处的狭缝 320。因此，在用于形成滤色器和滤色器图形的掩模工艺期间，通过狭缝的光被衍射，由此轻微地曝光部分滤色器图形。在曝光工艺之后的显影工艺期间，轻微曝光的部分会被部分地显影，由此形成相对较矮高度的滤色器图形。

图 12A 是根据本发明的示例性选通焊盘的平面图，而图 12B 是根据本发明的图 12A 的剖面图。在图 12A 和 12B 中，在选通焊盘区域内形成多个选通焊盘接触孔以暴露部分选通焊盘 206，其中滤色器图形 240 设置成对应于各选通焊盘接触孔。首先形成选通焊盘端子 252 以通过多个选通焊盘接触孔接触选通焊盘 206，而在选通焊盘端子 252 上形成多个滤色器图形 240 以对应于并适配于选通焊盘接触孔。另外，形成第二选通焊盘端子 254 以覆盖多个滤色器图形并接触第一选通焊盘端子 252 的暴露部分。因此，第一和第二选通焊盘端子 252 和 254 可以包围滤色器图形

240。而且，可以将选通焊盘区域的结构应用于数据焊盘区域。

如图 12A 和 12B 中所示，选通焊盘结构增大了滤色器图形与选通焊盘端子之间的接触面积，由此增强了滤色器图形与选通焊盘端子之间的粘附。而且，图 12A 和 12B 的结构增大了选通焊盘端子和与选通焊盘电
5 连通的外部驱动电路的接触面积。

根据本发明，由于在阵列基板上形成黑底和滤色器，所以不需要下基板和上基板之间的对准容限，由此提高了孔径比。而且，可以很好地保护选通焊盘不受用于构图滤色器的显影剂的损害，由此稳定阵列基板的制造工艺，简化制造工艺并降低制造成本。

10 对本领域技术人员来说，在不脱离本发明的精神和范围下，在本发明的用于液晶显示器件的阵列基板和其制造方法中所做出的各种修改和变化是显而易见的。因此，本发明旨在涵盖落入附属的权利要求书和它们的等同物范围内的对本发明提出的修改和变化。




图 1
现有技术




图 3




图 4A




图 4B




图 4C




图 4D




图 4E




图 4F




图 4G




图 4H




图 6A




图 6B




图 5A




图 5B






图 6C






图 5C




图 6D




图 6E




图 5D




图 5E




图 6F




图 5F






图 6G






图 5G




图 5H




图 6H




图 7




图 8A




图 8B




图 8C




图 8D




图 8E




图 8F




图 8G




图 10A




图 10B




图 9A




图 9B






图 9C






图 10C




图 10D




图 10E




图 9D




图 9E




图 10F




图 9F






图 10G






图 9C




图 11A




图 11B




图 12A




图 12B

专利名称(译)	液晶显示器件的阵列基板及其制造方法		
公开(公告)号	CN1288477C	公开(公告)日	2006-12-06
申请号	CN200310118412.7	申请日	2003-12-09
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG.飞利浦LCD有限公司		
当前申请(专利权)人(译)	LG.飞利浦LCD有限公司		
[标]发明人	金雄权 张允琼 朴承烈		
发明人	金雄权 张允琼 朴承烈		
IPC分类号	G02F1/133 G02F1/136 H01L21/02 G02F1/1335 G02F1/1343 G02F1/1345 G02F1/1362 G02F1/1368 H01L29/786		
CPC分类号	G02F1/13458 G02F1/134336 G02F1/136209 G02F2001/136222		
代理人(译)	李辉		
优先权	1020020078009 2002-12-09 KR		
其他公开文献	CN1506721A		
外部链接	Espacenet SIPO		

摘要(译)

一种用于液晶显示器件且具有薄膜晶体管上滤色器(COT)结构的阵列基板包括：在基板上沿横向方向形成的选通线，包括在其一端的选通焊盘；形成在基板上以覆盖选通线的第一绝缘层；在基板上沿着纵向方向在第一绝缘层上方形成的数据线，数据线中选通线限定像素区域且包括在其一端的数据焊盘；形成在选通线和数据线交叉区域的薄膜晶体管，薄膜晶体管包括栅电极、半导体层、源电极和漏电极；与薄膜晶体管、选通线、以及除漏电极第二部分之外的数据线重叠的黑底；形成在基板的整个表面上方以覆盖黑底的第二绝缘层；在像素区域内且接触漏电极的第二暴露部分的第一像素电极；在像素区域内的第一像素电极上的滤色器；和在滤色器上且接触第一像素电极的第二像素电极。

