



(12) 发明专利

(10) 授权公告号 CN 102023426 B

(45) 授权公告日 2012. 02. 29

(21) 申请号 200910092900. 2

CN 1702711 A, 2005. 11. 30,

(22) 申请日 2009. 09. 10

审查员 刘亚利

(73) 专利权人 北京京东方光电科技有限公司

地址 100176 北京市经济技术开发区西环中
路 8 号

(72) 发明人 韩承佑

(74) 专利代理机构 北京同立钧成知识产权代理
有限公司 11205

代理人 刘芳

(51) Int. Cl.

G02F 1/1362 (2006. 01)

G02F 1/1368 (2006. 01)

G09G 3/20 (2006. 01)

(56) 对比文件

US 7277145 B2, 2007. 10. 02,


权利要求书 3 页 说明书 8 页 附图 3 页

(54) 发明名称

阵列基板以及液晶面板

(57) 摘要

本发明涉及一种阵列基板以及液晶面板。该阵列基板,包括横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线,第一栅线和第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素,第三栅线和第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素,从同一条数据线上分支出来的第一子数据线和第二子数据线。本发明通过从同一条数据线分支出来的两个子数据线分别向同一行的 4 个像素提供图像信号的方式,克服了现有的数据线共享方案只能使两列像素共享一条数据线的缺陷,从而大幅减少了所需的数据集成电路的个数,从而进一步提高了制造成本方面的优势。



1. 一种阵列基板,包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线,其特征在于,包括:

横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线,

所述第一栅线和所述第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素,

所述第三栅线和所述第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素,

从同一条数据线上分支出来的第一子数据线和第二子数据线,所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸,所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸,

所述第一像素通过仅当所述第一栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第一开关器件,分别与所述第一栅线、所述第三栅线和所述第一子数据线电连接;

所述第二像素通过仅当所述第二栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件,分别与所述第二栅线、所述第三栅线和所述第一子数据线电连接;

所述第三像素通过仅当所述第一栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件,分别与所述第一栅线和所述第二子数据线电连接;

所述第四像素通过仅当所述第二栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件,分别与所述第二栅线和所述第二子数据线电连接;

所述第五像素通过仅当所述第三栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件,分别与所述第三栅线、所述第五栅线和所述第一子数据线电连接;

所述第六像素通过仅当所述第四栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件,分别与所述第四栅线、所述第五栅线和所述第一子数据线电连接;

所述第七像素通过仅当所述第三栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件,分别与所述第三栅线和所述第二子数据线电连接;

所述第八像素通过仅当所述第四栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件,分别与所述第四栅线和所述第二子数据线电连接。

2. 根据权利要求1所述的阵列基板,其特征在于,

所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成;

所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。

3. 根据权利要求1或2所述的阵列基板,其特征在于,所述第一开关器件由第一像素的第一子薄膜晶体管和第一像素的第二子薄膜晶体管构成,

其中,所述第一像素的第一子薄膜晶体管的栅极与所述第三栅线电连接,其源极与所述第一栅线电连接,其漏极与所述第一像素的第二子薄膜晶体管的栅极电连接;

所述第一像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第一像素电连接。

4. 根据权利要求1或2所述的阵列基板,其特征在于,所述第二开关器件由第二像素的第一子薄膜晶体管和第二像素的第二子薄膜晶体管构成,

其中,所述第二像素的第一子薄膜晶体管的栅极与所述第三栅线电连接,其源极与所述第二栅线电连接,其漏极与所述第二像素的第二子薄膜晶体管的栅极电连接;

所述第二像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第二像素电连接。

5. 根据权利要求1或2所述的阵列基板,其特征在于,所述第三开关器件由第三像素的第一薄膜晶体管构成,

所述第三像素的第一薄膜晶体管的栅极与所述第一栅线电连接,其源极与第二子数据线电连接,其漏极与第三像素电连接。

6. 根据权利要求1或2所述的阵列基板,其特征在于,所述第四开关器件由第四像素的第一薄膜晶体管构成,

所述第四像素的第一薄膜晶体管的栅极与所述第二栅线电连接,其源极与第二子数据线电连接,其漏极与第四像素电连接。

7. 根据权利要求1或2所述的阵列基板,其特征在于,所述第五开关器件由第五像素的第一子薄膜晶体管和第五像素的第二子薄膜晶体管构成,

其中,所述第五像素的第一子薄膜晶体管的栅极与所述第五栅线电连接,其源极与所述第三栅线电连接,其漏极与所述第五像素的第二子薄膜晶体管的栅极电连接;

所述第五像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第五像素电连接。

8. 根据权利要求1或2所述的阵列基板,其特征在于,所述第六开关器件由第六像素的第一子薄膜晶体管和第六像素的第二子薄膜晶体管构成,

其中,所述第六像素的第一子薄膜晶体管的栅极与所述第五栅线电连接,其源极与所述第四栅线电连接,其漏极与所述第六像素的第二子薄膜晶体管的栅极电连接;

所述第六像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第六像素电连接。

9. 根据权利要求1或2所述的阵列基板,其特征在于,所述第七开关器件由第七像素的第一薄膜晶体管构成,

所述第七像素的第一薄膜晶体管的栅极与所述第三栅线电连接,其源极与第二子数据线电连接,其漏极与第七像素电连接。

10. 根据权利要求1或2所述的阵列基板,其特征在于,所述第八开关器件由第八像素的第一薄膜晶体管构成,

所述第八像素的第一薄膜晶体管的栅极与所述第四栅线电连接,其源极与第二子数据线电连接,其漏极与第八像素电连接。

11. 一种液晶面板,包括彩膜基板、阵列基板以及位于所述彩膜基板和所述阵列基板之间的液晶,

所述阵列基板包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据

线,其特征在于,包括:

横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线,

所述第一栅线和所述第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素,

所述第三栅线和所述第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素,

从同一条数据线上分支出来的第一子数据线和第二子数据线,所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸,所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸,

所述第一像素通过仅当所述第一栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第一开关器件,分别与所述第一栅线、所述第三栅线和所述第一子数据线电连接;

所述第二像素通过仅当所述第二栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件,分别与所述第二栅线、所述第三栅线和所述第一子数据线电连接;

所述第三像素通过仅当所述第一栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件,分别与所述第一栅线和所述第二子数据线电连接;

所述第四像素通过仅当所述第二栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件,分别与所述第二栅线和所述第二子数据线电连接;

所述第五像素通过仅当所述第三栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件,分别与所述第三栅线、所述第五栅线和所述第一子数据线电连接;

所述第六像素通过仅当所述第四栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件,分别与所述第四栅线、所述第五栅线和所述第一子数据线电连接;

所述第七像素通过仅当所述第三栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件,分别与所述第三栅线和所述第二子数据线电连接;

所述第八像素通过仅当所述第四栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件,分别与所述第四栅线和所述第二子数据线电连接。

12. 根据权利要求 11 所述的液晶面板,其特征在于,

所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成;

所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。

阵列基板以及液晶面板

技术领域

[0001] 本发明属于半导体领域,特别涉及阵列基板以及液晶面板。

背景技术

[0002] 液晶显示装置是一种通过位于面板内的像素电极和公共电极之间形成的电场,控制液晶分子的排列,并通过控制液晶分子对光的折射率,显示画面的一种平板显示装置。液晶显示装置的面板由阵列基板(array substrate)和彩膜基板(color filter substrate)构成,其中阵列基板由横向延伸的栅线和纵向延伸的数据线构成,并且在每个栅线和数据线的交叉处设有一个开关,以控制每个像素。

[0003] 在阵列基板的设计中,为了提高在制造成本方面的优势,研发出很多能够降低制造成本的技术方案,其中的一种为减少数据集成电路(Data IntegratedCircuit,简称为DIC)的方法,即将数据线数量减少为一半的数据线共享(Dataline sharing,简称为DLS)方案。

[0004] 图1为现有的采用数据线共享方案的阵列基板结构示意图。如图1所示,阵列基板上从上至下依次设有横向延伸的第一栅线G1、第二栅线G2、第三栅线G3和第四栅线G4,

[0005] 在第一栅线G1和第二栅线G2之间依次横向设置有第一像素1、第二像素2、第三像素3和第四像素4,在第三栅线G3和第四栅线G4之间依次横向设置有第五像素5、第六像素6、第七像素7和第八像素8,其中在第一栅线G1分别向第一像素1和第三像素3提供高电平驱动信号;第二栅线G2分别向第二像素2和第四像素4提供高电平驱动信号;第三栅线G3分别向第五像素5和第七像素7提供高电平驱动信号;第四栅线G4分别向第六像素6和第八像素8提供高电平驱动信号。

[0006] 阵列基板设有纵向延伸的第一数据线D1和第二数据线D2,其中第一数据线D1的一侧分别与第一像素4和第五像素5电连接,第一数据线D1的另一侧分别与第二像素2和第六像素6电连接;第二数据线D2的一侧分别与第三像素3和第七像素7电连接,第二数据线D2的另一侧分别与第四像素4和第八像素8电连接。

[0007] 具有现有结构的阵列基板具体显示画面的过程如下:

[0008] 在第一阶段,第一栅线G1提供高电平驱动信号。第一像素接收第一数据线D1的图像信号,第三像素接收第二数据线D2的图像信号。

[0009] 在第二阶段,第二栅线G2提供高电平驱动信号。第二像素接收第一数据线D1的图像信号,第四像素接收第二数据线D2的图像信号。

[0010] 通过第一阶段和第二阶段,阵列基板完成了对第一行的扫描。

[0011] 在第三阶段,第三栅线G3提供高电平驱动信号。第五像素接收第一数据线D1的图像信号,第七像素接收第二数据线D2的图像信号。

[0012] 在第四阶段,第四栅线G4提供高电平驱动信号。第六像素接收第一数据线D1的图像信号,第八像素接收第二数据线D2的图像信号。

[0013] 通过第三阶段和第四阶段,阵列基板完成了对第二行的扫描。

[0014] 在具有上述结构的阵列基板中,每两列像素共享一条数据线,相比每条数据线只给一列像素输入信号的阵列基板相比,使得数据集成电路数量减半。为了降低成本,提高市场竞争力,亟待研发出进一步降低数据集成电路数的液晶显示装置及其阵列基板。

发明内容

[0015] 本发明的目的是提供一种阵列基板以及液晶面板,使得进步一减少阵列基板所需的数据集成电路数量。

[0016] 为实现上述目的,本发明提供了一种阵列基板,其中包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线,包括:横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线,所述第一栅线和所述第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素,所述第三栅线和所述第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素,从同一条数据线上分支出来的第一子数据线和第二子数据线,所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸,所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸,所述第一像素通过仅当所述第一栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第一开关器件,分别与所述第一栅线、所述第三栅线和所述第一子数据线电连接;所述第二像素通过仅当所述第二栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件,分别与所述第二栅线、所述第三栅线和所述第一子数据线电连接;所述第三像素通过仅当所述第一栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件,分别与所述第一栅线和所述第二子数据线电连接;所述第四像素通过仅当所述第二栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件,分别与所述第二栅线和所述第二子数据线电连接;所述第五像素通过仅当所述第三栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件,分别与所述第三栅线、所述第五栅线和所述第一子数据线电连接;所述第六像素通过仅当所述第四栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件,分别与所述第四栅线、所述第五栅线和所述第一子数据线电连接;所述第七像素通过仅当所述第三栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件,分别与所述第三栅线和所述第二子数据线电连接;所述第八像素通过仅当所述第四栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件,分别与所述第四栅线和所述第二子数据线电连接。

[0017] 其中,所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成;所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。

[0018] 其中,所述第一开关器件由第一像素的第一子薄膜晶体管和第一像素的第二子薄膜晶体管构成,其中,所述第一像素的第一子薄膜晶体管的栅极与所述第三栅线电连接,其源极与所述第一栅线电连接,其漏极与所述第一像素的第二子薄膜晶体管的栅极电连接;所述第一像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第一像素电连接。

[0019] 其中,所述第二开关器件由第二像素的第一子薄膜晶体管和第二像素的第二子薄膜晶体管构成,其中,所述第二像素的第一子薄膜晶体管的栅极与所述第三栅线电连接,其源极与所述第二栅线电连接,其漏极与所述第二像素的第二子薄膜晶体管的栅极电连接;所述第二像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第二像素电连接。

[0020] 其中,所述第三开关器件由第三像素的第一薄膜晶体管构成,所述第三像素的第一薄膜晶体管的栅极与所述第一栅线电连接,其源极与第二子数据线电连接,其漏极与第三像素电连接。

[0021] 其中,所述第四开关器件由第四像素的第一薄膜晶体管构成,所述第四像素的第一薄膜晶体管的栅极与所述第二栅线电连接,其源极与第二子数据线电连接,其漏极与第四像素电连接。

[0022] 其中,所述第五开关器件由第五像素的第一子薄膜晶体管和第五像素的第二子薄膜晶体管构成,其中,所述第五像素的第一子薄膜晶体管的栅极与所述第五栅线电连接,其源极与所述第三栅线电连接,其漏极与所述第五像素的第二子薄膜晶体管的栅极电连接;所述第五像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第五像素电连接。

[0023] 其中,所述第六开关器件由第六像素的第一子薄膜晶体管和第六像素的第二子薄膜晶体管构成,其中,所述第六像素的第一子薄膜晶体管的栅极与所述第五栅线电连接,其源极与所述第四栅线电连接,其漏极与所述第六像素的第二子薄膜晶体管的栅极电连接;所述第六像素的第二子薄膜晶体管的源极与所述第一子数据线电连接,其漏极与所述第六像素电连接。

[0024] 其中,所述第七开关器件由第七像素的第一薄膜晶体管构成,所述第七像素的第一薄膜晶体管的栅极与所述第三栅线电连接,其源极与第二子数据线电连接,其漏极与第七像素电连接。

[0025] 其中,所述第八开关器件由第八像素的第一薄膜晶体管构成,所述第八像素的第一薄膜晶体管的栅极与所述第四栅线电连接,其源极与第二子数据线电连接,其漏极与第八像素电连接。

[0026] 为实现上述目的,本发明还提供了一种液晶面板,包括彩膜基板、阵列基板以及位于所述彩膜基板和所述阵列基板之间的液晶,所述阵列基板包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线,包括:横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线,所述第一栅线和所述第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素,所述第三栅线和所述第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素,从同一条数据线上分支出来的第一子数据线和第二子数据线,所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸,所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸,所述第一像素通过仅当所述第一栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第一开关器件,分别与所述第一栅线、所述第三栅线和所述第一子数据线电连接;所述第二像素通过仅当所述第二栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件,分别与所述第二栅线、所述第三栅线和所述第一子数

据线电连接；所述第三像素通过仅当所述第一栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件，分别与所述第一栅线和所述第二子数据线电连接；所述第四像素通过仅当所述第二栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件，分别与所述第二栅线和所述第二子数据线电连接；所述第五像素通过仅当所述第三栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件，分别与所述第三栅线、所述第五栅线和所述第一子数据线电连接；所述第六像素通过仅当所述第四栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件，分别与所述第四栅线、所述第五栅线和所述第一子数据线电连接；所述第七像素通过仅当所述第三栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件，分别与所述第三栅线和所述第二子数据线电连接；所述第八像素通过仅当所述第四栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件，分别与所述第四栅线和所述第二子数据线电连接。

[0027] 其中，所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成；所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。

[0028] 本发明通过从同一条数据线分支出来的两个子数据线分别向同一行的 4 个像素提供图像信号的方式，克服了现有的数据线共享方案只能使两列像素共享一条数据线的缺陷，从而大幅减少了所需的数据集成电路的个数，具体为：与现有的数据线共享方案相比能够减少一半的数据集成电路，从而进一步提高了制造成本方面的优势。

附图说明

[0029] 图 1 为现有的采用数据线共享方案的阵列基板结构示意图；

[0030] 图 2 为采用本发明的数据线共享方案的阵列基板结构示意图；

[0031] 图 3 为本发明的栅线的时序图；

[0032] 图 4 为本发明的液晶面板的结构示意图。

具体实施方式

[0033] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

[0034] 图 2 为采用本发明的数据线共享方案的阵列基板结构示意图。如图 2 所示，阵列基板至少包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线。该阵列基板具体包括：

[0035] 横向延伸的第一栅线 G1、第二栅线 G2、第三栅线 G3、第四栅线 G4 和第五栅线 G5，所述第一栅线 G1 和所述第二栅线 G2 之间依次设有第一像素 1、第二像素 2、第三像素 3 和第四像素 4，所述第三栅线 G3 和所述第四栅线 G4 之间依次设有第五像素 5、第六像素 6、第七像素 7 和第八像素 8，从与一个数据集成电路连接的一条数据线 D 上分支出来的第一子数据线 D1 和第二子数据线 D2，所述第一子数据线 D1 在所述第一像素 1 和所述第二像素 2 之间纵向延伸，所述第二子数据线 D2 在所述第三像素 3 和所述第四像素 4 之间纵向延伸，所述第一像素 1 通过仅当所述第一栅线 G1 和所述第三栅线 G3 同时提供高电平驱动信号时

允许第一子数据线 D1 上的图像信号充入像素内的第一开关器件,分别与所述第一栅线 G1、所述第三栅线 G3 和所述第一子数据线 D1 电连接;所述第二像素 2 通过仅当所述第二栅线 G2 和所述第三栅 G3 线同时提供高电平驱动信号时允许第一子数据线 D1 上的图像信号充入像素内的第二开关器件,分别与所述第二栅线 G2、所述第三栅 G3 线和所述第一子数据线 D1 电连接;所述第三像素 3 通过仅当所述第一栅线 G1 提供高电平驱动信号时允许第二子数据线 D2 上的图像信号充入像素内的第三开关器件,分别与所述第一栅线 G1 和所述第二子数据线 D2 电连接;所述第四像素 4 通过仅当所述第二栅线 G2 提供高电平驱动信号时允许第二子数据线 D2 上的图像信号充入像素内的第四开关器件,分别与所述第二栅线 G2 和所述第二子数据线 D2 电连接;所述第五像素 5 通过仅当所述第三栅线 G3 和所述第五栅线 G5 同时提供高电平驱动信号时允许第一子数据线 D1 上的图像信号充入像素内的第五开关器件,分别与所述第三栅线 G3、所述第五栅 G5 线和所述第一子数据线 D1 电连接;所述第六像素 6 通过仅当所述第四栅线 G4 和所述第五栅线 G5 同时提供高电平驱动信号时允许第一子数据线 D1 上的图像信号充入像素内的第六开关器件,分别与所述第四栅线 G4、所述第五栅线 G5 和所述第一子数据线 D1 电连接;所述第七像素 7 通过仅当所述第三栅线 G3 提供高电平驱动信号时允许第二子数据线 D2 上的图像信号充入像素内的第七开关器件,分别与所述第三栅线 G3 和所述第二子数据线 D2 电连接;所述第八像素 8 通过仅当所述第四栅线 G4 提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件,分别与所述第四栅线 G4 和所述第二子数据线 D2 电连接。

[0036] 本发明实施例的阵列基板,通过从同一条数据线分支出来的两个子数据线分别向同一行的 4 个像素提供图像信号的方式,克服了现有的数据线共享方案只能使两列像素共享一条数据线的缺陷,从而大幅减少了所需的数据集成电路的个数,具体为:与现有的数据线共享方案相比能够减少一半的数据集成电路,从而进一步提高了制造成本方面的优势。

[0037] 在本实施例中,所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成;所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。

[0038] 如图 2 所示,在本实施例中,所述第一开关器件由第一像素的第一子薄膜晶体管 T11 和第一像素的第二子薄膜晶体管 T12 构成,其中,所述第一像素的第一子薄膜晶体管 T11 的栅极与所述第三栅线 G3 电连接,其源极与所述第一栅线 G1 电连接,其漏极与所述第一像素的第二子薄膜晶体管 T12 的栅极电连接;所述第一像素的第二子薄膜晶体管 T12 的源极与所述第一子数据线电连接,其漏极与所述第一像素电连接。

[0039] 如图 2 所示,在本实施例中,所述第二开关器件由第二像素的第一子薄膜晶体管 T21 和第二像素的第二子薄膜晶体管 T22 构成,其中,所述第二像素的第一子薄膜晶体管 T21 的栅极与所述第三栅线 G3 电连接,其源极与所述第二栅线 G2 电连接,其漏极与所述第二像素的第二子薄膜晶体管 T22 的栅极电连接;所述第二像素的第二子薄膜晶体管 T22 的源极与所述第一子数据线电连接,其漏极与所述第二像素电连接。

[0040] 如图 2 所示,在本实施例中,所述第三开关器件由第三像素的第一薄膜晶体管构成 T3,所述第三像素的第一薄膜晶体管 T3 的栅极与所述第一栅线 G1 电连接,其源极与第二子数据线电连接,其漏极与第三像素电连接。

[0041] 如图 2 所示,在本实施例中,所述第四开关器件由第四像素的第一薄膜晶体管 T4

构成,所述第四像素的第一薄膜晶体管 T4 的栅极与所述第二栅线 G2 电连接,其源极与第二子数据线电连接,其漏极与第四像素电连接。

[0042] 如图 2 所示,在本实施例中,所述第五开关器件由第五像素的第一子薄膜晶体管 T51 和第五像素的第二子薄膜晶体管 T52 构成,

[0043] 其中,所述第五像素的第一子薄膜晶体管 T51 的栅极与所述第五栅线 G5 电连接,其源极与所述第三栅线 G3 电连接,其漏极与所述第五像素的第二子薄膜晶体管 T52 的栅极电连接;所述第五像素的第二子薄膜晶体管 T52 的源极与所述第一子数据线电连接,其漏极与所述第五像素电连接。

[0044] 如图 2 所示,在本实施例中,所述第六开关器件由第六像素的第一子薄膜晶体管 T61 和第六像素的第二子薄膜晶体管 T62 构成,其中,所述第六像素的第一子薄膜晶体管 T61 的栅极与所述第五栅线 G5 电连接,其源极与所述第四栅线 G4 电连接,其漏极与所述第六像素的第二子薄膜晶体管 T62 的栅极电连接;所述第六像素的第二子薄膜晶体管 T62 的源极与所述第一子数据线电连接,其漏极与所述第六像素电连接。

[0045] 如图 2 所示,在本实施例中,所述第七开关器件由第七像素的第一薄膜晶体管构成 T7,所述第七像素的第一薄膜晶体管 T7 的栅极与所述第三栅线 G3 电连接,其源极与第二子数据线电连接,其漏极与第七像素电连接。

[0046] 如图 2 所示,在本实施例中,所述第八开关器件由第八像素的第一薄膜晶体管 T8 构成,所述第八像素的第一薄膜晶体管 T8 的栅极与所述第四栅线 G4 电连接,其源极与第二子数据线电连接,其漏极与第八像素电连接。

[0047] 为了便于对本发明的理解,以下通过时序图,对上述阵列基板的显示原理进行详细的说明。

[0048] 图 3 为本发明的栅线的时序图。如图 3 所示,具有上述结构的阵列基板具体显示画面的过程如下:

[0049] 在第一阶段中,只有第一栅线 G1 和第三栅线 G3 提供高电平驱动信号。此时,一方面,第一像素的第一子薄膜晶体管被导通,将第一栅线 G1 的高电平驱动信号传输至第一像素的第二子薄膜晶体管的栅极,并使其导通,从而第一像素接收数据线的图像信号;另一方面,随着第一栅线 G1 和第三栅线 G3 的高电平驱动信号,第三像素的第一薄膜晶体管和第七像素的第一薄膜晶体管也分别被导通,因此在第一阶段内第三像素和第七像素接收与第一像素相同的图像信号。

[0050] 在第二阶段中,只有第二栅线 G2 和第三栅线 G3 提供高电平驱动信号。此时,一方面,第二像素的第一子薄膜晶体管被导通,将第二栅线 G2 的高电平驱动信号传输至第二像素的第二子薄膜晶体管的栅极,并使其导通,从而第二像素接收数据线的图像信号;另一方面,随着第二栅线 G2 和第三栅线 G3 的高电平驱动信号,第四像素的第一薄膜晶体管和第七像素的第一薄膜晶体管也分别被导通,因此在第二阶段内第四像素和第七像素接收与第二像素相同的图像信号。

[0051] 在第三阶段中,只有第一栅线 G1 提供高电平驱动信号。此时,第三像素的第一薄膜晶体管被导通,从而第三像素接收数据线的图像信号。由于在显示一帧画面的过程中,第三像素不会再接收来自数据线的图像信号,因此在显示下一帧画面之前,第三像素会维持在第三阶段内接收的图像信号。

[0052] 在第四阶段中,只有第二栅线 G2 提供高电平驱动信号。此时,一方面,第四像素的第一薄膜晶体管被导通,因此第四像素接收数据线的图像信号;另一方面,随着第二栅线 G2 的高电平驱动信号,第七像素的第一薄膜晶体管也被导通,因此在第四阶段内第七像素接收与第四像素相同的图像信号。由于在显示一帧画面的过程中,第四像素不会再接收来自数据线的图像信号,因此在显示下一帧画面之前,第四像素会维持在第四阶段内接收的图像信号。

[0053] 通过第一阶段~第四阶段,阵列基板完成了对第一行的扫描。

[0054] 在第五阶段中,只有第三栅线 G3 和第五栅线 G5 提供高电平驱动信号。此时,一方面,第五像素的第一子薄膜晶体管被导通,将第五栅线 G5 的高电平驱动信号传输至第五像素的第二子薄膜晶体管的栅极,并使其导通,使得第五像素接收数据线的图像信号;另一方面,随着第三栅线 G3 的高电平驱动信号,第七像素的第一薄膜晶体管也被导通,因此在第五阶段内第七像素接收与第五像素相同的图像信号。

[0055] 在第六阶段中,只有第四栅线 G4 和第五栅线 G5 提供高电平驱动信号。此时,一方面,第六像素的第一子薄膜晶体管被导通,将第四栅线 G4 的高电平驱动信号传输至第六像素的第二子薄膜晶体管的栅极,并使其导通,使得第六像素接收数据线的图像信号;另一方面,随着第四栅线 G4 的高电平驱动信号,第八像素的第一薄膜晶体管也被导通,因此在第六阶段内第八像素接收与第六像素相同的图像信号。

[0056] 在第七阶段中,只有第三栅线 G3 提供高电平驱动信号。此时,第七像素的第一薄膜晶体管被导通,从而第七像素接收数据线的图像信号。由于在显示一帧画面的过程中,第七像素不会再接收来自数据线的图像信号,因此在显示下一帧画面之前,第七像素会维持在第七阶段内接收的图像信号。

[0057] 在第八阶段中,只有第四栅线 G4 提供高电平驱动信号。此时,第八像素的第一薄膜晶体管被导通,从而第八像素接收数据线的图像信号。由于在显示一帧画面的过程中,第八像素不会再接收来自数据线的图像信号,因此在显示下一帧画面之前,第八像素会维持在第八阶段内接收的图像信号。

[0058] 通过第五阶段~第八阶段,阵列基板完成了对第二行的扫描。

[0059] 虽然在显示一帧的过程中,有些像素会多次接收来自数据线的图像信号,但是由于会被最后接收的图像信号被覆盖,并维持到显示下一帧画面之前,因此不会被肉眼所察觉的前提下完整地显示了一副画面。

[0060] 图 4 为本发明的液晶面板的结构示意图。如图 4 所示,本实施例的液晶面板,包括彩膜基板 CS、阵列基板 AS 以及位于所述彩膜基板 CS 和所述阵列基板 AS 之间的液晶,所述阵列基板包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线。该阵列基板具体包括:横向延伸的第一栅线 G1、第二栅线 G2、第三栅线 G3、第四栅线 G4 和第五栅线 G5,所述第一栅线 G1 和所述第二栅线 G2 之间依次设有第一像素 1、第二像素 2、第三像素 3 和第四像素 4,所述第三栅线 G3 和所述第四栅线 G4 之间依次设有第五像素 5、第六像素 6、第七像素 7 和第八像素 8,从同一条数据线上分支出来的第一子数据线和第二子数据线,所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸,所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸,所述第一像素通过仅当所述第一栅线 G1 和所述第三栅线 G3 同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的

第一开关器件,分别与所述第一栅线 G1、所述第三栅线 G3 和所述第一子数据线电连接;所述第二像素通过仅当所述第二栅线 G2 和所述第三栅线 G3 同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件,分别与所述第二栅线 G2、所述第三栅线 G3 和所述第一子数据线电连接;所述第三像素通过仅当所述第一栅线 G1 提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件,分别与所述第一栅线 G1 和所述第二子数据线电连接;所述第四像素通过仅当所述第二栅线 G2 提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件,分别与所述第二栅线 G2 和所述第二子数据线电连接;所述第五像素通过仅当所述第三栅线 G3 和所述第五栅线 G5 同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件,分别与所述第三栅线 G3、所述第五栅线 G5 和所述第一子数据线电连接;所述第六像素通过仅当所述第四栅线 G4 和所述第五栅线 G5 同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件,分别与所述第四栅线 G4、所述第五栅线 G5 和所述第一子数据线电连接;所述第七像素通过仅当所述第三栅线 G3 提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件,分别与所述第三栅线 G3 和所述第二子数据线电连接;所述第八像素通过仅当所述第四栅线 G4 提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件,分别与所述第四栅线 G4 和所述第二子数据线电连接。

[0061] 本发明实施例的液晶面板,通过从同一条数据线分支出来的两个子数据线分别向同一行的 4 个像素提供图像信号的方式,克服了现有的数据线共享方案只能使两列像素共享一条数据线的缺陷,从而大幅减少了所需的数据集成电路的个数,具体为:与现有的数据线共享方案相比能够减少一半的数据集成电路,从而进一步提高了制造成本方面的优势。

[0062] 在本实施例中,所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成;所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。

[0063] 关于每个开关器件,在关于本发明阵列基板的说明中已经详细记载,并且其工作原理也在关于本发明阵列基板的说明中已经详细记载,因此在这里对上述两点不再赘述。

[0064] 最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。




图 1




图 2




图 3




图 4

专利名称(译)	阵列基板以及液晶面板		
公开(公告)号	CN102023426B	公开(公告)日	2012-02-29
申请号	CN200910092900.2	申请日	2009-09-10
[标]申请(专利权)人(译)	北京京东方光电科技有限公司		
申请(专利权)人(译)	北京京东方光电科技有限公司		
当前申请(专利权)人(译)	北京京东方光电科技有限公司		
[标]发明人	韩承佑		
发明人	韩承佑		
IPC分类号	G02F1/1362 G02F1/1368 G09G3/20		
代理人(译)	刘芳		
审查员(译)	刘亚利		
其他公开文献	CN102023426A		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及一种阵列基板以及液晶面板。该阵列基板，包括横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线，第一栅线和第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素，第三栅线和第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素，从同一条数据线上分支出来的第一子数据线和第二子数据线。本发明通过从同一条数据线分支出来的两个子数据线分别向同一行的4个像素提供图像信号的方式，克服了现有的数据线共享方案只能使两列像素共享一条数据线的缺陷，从而大幅减少了所需的数据集成电路的个数，从而进一步提高了制造成本方面的优势。

