

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200710300840. X

[51] Int. Cl.

G02F 1/1362 (2006.01)

H01L 27/12 (2006.01)

G02F 1/1343 (2006.01)

H01L 21/84 (2006.01)

H01L 21/00 (2006.01)

G03F 7/00 (2006.01)

[43] 公开日 2009年1月21日

[11] 公开号 CN 101349844A

[51] Int. Cl. (续)

H01L 29/786 (2006.01)

[22] 申请日 2007.12.29

[21] 申请号 200710300840. X

[30] 优先权

[32] 2007.7.20 [33] KR [31] 10-2007-0073047

[71] 申请人 乐金显示有限公司

地址 韩国首尔

[72] 发明人 林周洙 金 焕 金孝昱 林柄昊

[74] 专利代理机构 北京三友知识产权代理有限公司

代理人 李 辉


权利要求书 5 页 说明书 29 页 附图 36 页

[54] 发明名称

用于液晶显示装置的阵列基板及其制造方法

[57] 摘要

本发明涉及用于液晶显示装置的阵列基板及其制造方法。一种用于液晶显示装置的阵列基板，该阵列基板包括：基板；所述基板上的选通线；与所述选通线交叉以限定像素区的数据线；连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；覆盖所述数据线和所述薄膜晶体管的钝化图案；以及从所述漏极起延伸的像素电极。



- 1、一种用于液晶显示装置的阵列基板，该阵列基板包括：
基板；
所述基板上的选通线；
与所述选通线交叉以限定像素区的数据线；
连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；
覆盖所述数据线和所述薄膜晶体管的钝化图案；以及
从所述漏极起延伸的像素电极。
- 2、根据权利要求1所述的用于液晶显示装置的阵列基板，所述阵列基板还包括位于所述选通线的一端处的选通接点和位于所述数据线的一端处的数据接点，其中，所述选通接点和所述数据接点由相同材料形成在同一层中。
- 3、根据权利要求2所述的用于液晶显示装置的阵列基板，所述阵列基板还包括接触所述选通接点的选通接点端子和接触所述数据接点的数据接点端子，其中，所述选通接点端子和所述数据接点端子通过所述钝化图案而暴露出来。
- 4、根据权利要求1所述的用于液晶显示装置的阵列基板，所述阵列基板还包括：
与所述选通线平行且分隔开的公共线；和
在所述像素区中与所述像素电极分隔开的公共电极。
- 5、根据权利要求1或4所述的用于液晶显示装置的阵列基板，其中，所述数据线、所述源极以及所述漏极中的每一个都具有由第一导电材料层和该第一导电材料层上的第二导电材料层形成的双层结构。
- 6、根据权利要求5所述的用于液晶显示装置的阵列基板，其中，所述像素电极包括通过所述钝化图案暴露出的所述第一导电材料层。
- 7、根据权利要求5所述的用于液晶显示装置的阵列基板，其中，所

述第一导电材料层包括由铟锡氧化物和铟锌氧化物组成的一组透明材料中的一种。

8、根据权利要求7所述的用于液晶显示装置的阵列基板，所述阵列基板还包括所述半导体层与所述源极之间的和所述半导体层与所述漏极之间的缓冲金属层，其中，所述半导体层包括由本征非晶硅制成的有源层和由掺杂非晶硅制成的欧姆接触层。

9、根据权利要求8所述的用于液晶显示装置的阵列基板，其中，所述缓冲金属层包括钼。

10、根据权利要求7所述的用于液晶显示装置的阵列基板，其中，所述第二导电材料层包括由铜、钼、钼合金、铝、铝合金以及铬组成的一组不透明材料中的一种。

11、根据权利要求4所述的用于液晶显示装置的阵列基板，其中，所述像素电极包括从所述漏极起延伸的延伸部、从所述延伸部起垂直延伸的多个垂直部，并且其中，所述公共电极包括多个垂直部，所述公共电极的所述多个垂直部与所述像素电极的所述多个垂直部交替。

12、根据权利要求11所述的用于液晶显示装置的阵列基板，所述阵列基板还包括覆盖所述选通线的栅绝缘层，其中，所述公共电极通过所述栅绝缘层中的公共接触孔连接至所述公共线。

13、根据权利要求5所述的用于液晶显示装置的阵列基板，其中，所述像素电极和所述公共电极中的每一个都包括通过所述钝化图案暴露出的所述第一导电材料层。

14、根据权利要求5所述的用于液晶显示装置的阵列基板，其中，所述第一导电材料层包括由铟锡氧化物和铟锌氧化物组成的一组透明材料中的一种或者由钼以及钼合金组成的一组不透明材料中的一种。

15、根据权利要求14所述的用于液晶显示装置的阵列基板，其中，所述第二导电材料层包括由铜、钼、钼合金、铝、铝合金以及铬组成的一组不透明材料中的一种。

16、根据权利要求1所述的用于液晶显示装置的阵列基板，其中，所述像素电极与相邻像素区中的相邻选通线交叠，以限定存储电容器，

该存储电容器包括所述相邻选通线的交叠部分作为第一电容器电极并包括所述像素电极的交叠部分作为第二电容器电极。

17、一种液晶显示装置用阵列基板的制造方法，所述方法包括以下步骤：

通过第一掩模工艺在基板上形成选通线、连接至所述选通线的栅极、位于所述选通线的一端处的选通接点；

在所述选通线、所述栅极以及所述选通接点上形成栅绝缘层；

通过第二掩模工艺在所述栅绝缘层上形成半导体层，其中该半导体层的边界位于所述栅极之内；以及

通过第三掩模工艺形成与所述选通线交叉的数据线、连接至所述数据线的源极、与所述源极分隔开的漏极、从所述漏极起延伸的像素电极、接触所述选通接点的选通接点端子以及连接至所述数据线的的数据接点端子，并且在所述数据线、所述源极以及所述漏极上形成钝化图案。

18、根据权利要求17所述的液晶显示装置用阵列基板的制造方法，其中，所述第一掩模工艺还包括以下步骤：在所述基板上形成数据接点，所述第二掩模工艺还包括以下步骤：在所述栅绝缘层中形成数据接点接触孔，所述数据接点端子通过所述数据接点接触孔接触所述数据接点。

19、根据权利要求17所述的液晶显示装置用阵列基板的制造方法，其中，所述第二掩模工艺还包括以下步骤：

在所述栅绝缘层上顺序地形成本征硅层和掺杂硅层；

在所述掺杂硅层上形成第一光刻胶图案，所述第一光刻胶图案具有第一部分和厚度比该第一部分大的第二部分，所述栅绝缘层对应于通过所述第一光刻胶图案暴露出的所述选通接点和所述数据接点；

利用所述第一光刻胶图案作为刻蚀掩模对所述掺杂硅层和所述本征硅层进行构图；

局部地去除所述第一光刻胶图案以形成与所述栅极对应的第二光刻胶图案；以及

利用所述第二光刻胶图案作为刻蚀掩模对所述掺杂硅层、所述本征硅层以及所述栅绝缘层进行构图，以形成半导体层并在所述栅绝缘层中

形成选通接点接触孔，所述选通接点接触孔暴露出所述选通接点。

20、根据权利要求 19 所述的液晶显示装置用阵列基板的制造方法，其中，形成所述第一光刻胶图案的所述步骤包括以下步骤：

在所述掺杂硅层上形成光刻胶层；

在所述光刻胶层上方设置具有透射区、半透射区以及阻挡区的掩模，所述半透射区的透射率比所述阻挡区的透射率大而比所述透射区的透射率小，所述透射区对应于所述选通接点和所述数据接点，所述阻挡区对应于所述栅极；

通过所述掩模曝光所述光刻胶层；以及

将所述光刻胶层显影以形成所述第一光刻胶图案。

21、根据权利要求 17 所述的液晶显示装置用阵列基板的制造方法，其中，所述第三掩模工艺包括以下步骤：

在所述半导体层上顺序地形成第一导电材料层和第二导电材料层；

在所述第二导电材料层上形成第一光刻胶图案，所述第一光刻胶图案具有第一部分和厚度比该第一部分大的第二部分，所述第二导电材料层对应于通过所述第一光刻胶图案暴露出的所述栅极；

利用所述第一光刻胶图案作为刻蚀掩模对所述第二导电材料层和所述第一导电材料层进行构图，以形成所述数据线、所述源极、所述漏极以及像素电极图案；

局部地去除所述第一光刻胶图案，以形成与所述像素电极图案对应的第二光刻胶图案；

在所述第二光刻胶图案、所述数据线、所述源极以及所述漏极上形成钝化层；

去除所述第二光刻胶图案和所述第二光刻胶图案上的所述钝化层，以形成所述钝化图案；以及

去除所述像素电极图案的所述第二导电材料层，以形成所述像素电极。

22、根据权利要求 21 所述的液晶显示装置用阵列基板的制造方法，其中，所述形成第一光刻胶图案的步骤包括以下步骤：

在所述第二导电材料层上形成光刻胶层；

在所述光刻胶层上方设置具有透射区、半透射区以及阻挡区的掩模，所述半透射区的透射率比所述阻挡区的透射率大而比所述透射区的透射率小，所述透射区对应于所述半导体层的中央部分，所述半透射区对应于所述数据线、所述源极以及所述漏极，所述阻挡区对应于所述像素电极；

通过所述掩模曝光所述光刻胶层；以及

将所述光刻胶层显影以形成所述第一光刻胶图案。

23、根据权利要求 17 所述的液晶显示装置用阵列基板的制造方法，其中，所述钝化图案是通过溅射法形成的。

24、根据权利要求 17 所述的液晶显示装置用阵列基板的制造方法，所述方法还包括以下步骤：

通过所述第一掩模工艺在所述基板上形成公共线；以及

通过所述第三掩模工艺形成连接至所述公共线的公共电极，所述公共电极在所述像素区中与所述像素电极交替。

25、根据权利要求 24 所述的液晶显示装置用阵列基板的制造方法，其中，所述第二掩模工艺还包括以下步骤：在所述栅绝缘层中形成暴露出所述公共线的公共接触孔。

26、一种液晶显示装置，该液晶显示装置包括滤色器基板、根据权利要求 1 所述的阵列基板，以及在所述滤色器基板与所述阵列基板之间的液晶层。

用于液晶显示装置的阵列基板及其制造方法

技术领域

本发明涉及液晶显示（LCD）装置和制造液晶显示装置的方法，更具体地说，涉及具有钝化图案的液晶显示装置用阵列基板和通过三个掩模工艺制造该阵列基板的方法。

背景技术

液晶显示（LCD）装置利用液晶分子的光学各向异性和极化特性来生成图像。液晶分子具有长、薄形状，并且具有包括初始预倾斜（pretilt）角的初始配向。可以通过施加电场以影响液晶分子的排列来控制该配向。由于液晶的光学各向异性特性，入射光的折射依赖于液晶分子的配向。由此，通过适当地控制施加的电场，可以生成具有期望亮度的图像。

在已知类型的液晶显示器（LCD）中，具有按矩阵形式排列的薄膜晶体管（TFT）和像素电极的有源矩阵 LCD（AM-LCD）因其在显示运动图像方面的高分辨率和出众性能而成为着重研究和开发的目标。

可以通过四个掩模工艺来制造用于液晶显示（LCD）装置的阵列基板，下面将对该制造方法进行说明。

图 1 是示出根据现有技术的液晶显示装置用阵列基板的示意平面图。在图 1 中，在基板 10 上形成有选通线 20、栅极 25 以及选通接点（gate pad）52。栅极 25 从选通线 20 起延伸，选通接点 52 形成在选通线 20 的一端处。而且，在基板 10 上形成有数据线 30、源极 32、漏极 34 以及数据接点（data pad）62。数据线 30 与选通线 20 交叉以限定像素区 P。源极 32 从数据线 30 起延伸，并且漏极 34 与源极 32 分隔开。数据接点 62 形成在数据线 30 的一端处。选通接点 52 上的选通接点端子 54 通过选通接点接触孔 CH2 连接至选通接点 52，数据接点 62 上的数据接点端子 64 通过数据接点接触孔 CH3 连接至数据接点 62。

薄膜晶体管 (TFT) T 连接至选通线 20 和数据线 30。TFT T 包括栅极 25、(图 2I 中的) 半导体层 42, 源极 32 以及漏极 34。半导体层 42 形成在栅极 25 上, 并且源极 32 和漏极 34 接触半导体层 42。半导体层 42 包括由本征非晶硅(a-Si:H)制成的有源层 40 和由掺杂非晶硅(n+ a-Si:H)制成的(图 2I 中的) 欧姆接触层 41。另外, 半导体层 42 与数据线 30、数据接点 62、源极 32 以及漏极 34 具有相同形状并且形成在数据线 30、数据接点 62、源极 32 以及漏极 34 之下。具体地说, 有源层 40 暴露在数据线 30、源极 32 以及漏极 34 之外。而且, 通过局部地去除(图 2F 中的) 欧姆接触图案 41b 将有源层 40 暴露在源极 32 与漏极 34 之间, 以限定用于电流流动的(图 2G 中的) 沟道区 ch。

将像素电极 70 形成在像素区 P 中并且通过漏极接触孔 CH1 连接至漏极 34。像素电极 70 与对应于前一像素区的选通线 20 交叠以限定存储电容器 Cst, 该存储电容器 Cst 包括选通线 20 的交叠部分作为第一电容器电极和像素电极 70 的交叠部分作为第二电容器电极。

图 2A 到 2I 是沿图 1 的 II-II 线截取的示意截面图, 示出了根据现有技术的利用四掩模工艺制造液晶显示装置用阵列基板的方法。

在示出第一掩模工艺的图 2A 中, 通过淀积并构图诸如铜 (Cu)、钼 (Mo)、铝 (Al)、铝 (Al) 合金以及铬 (Cr) 的导电金属材料, 在具有像素区 P 的基板 10 上形成选通线 20、栅极 25 以及选通接点 52。尽管图 2A 中未示出, 但栅极 25 从选通线 20 起延伸, 并且选通接点 52 形成在选通线 20 的一端处。在选通线 20、栅极 25 以及选通接点 52 上形成有栅绝缘层 45。栅绝缘层 45 包括诸如氮化硅 (SiNx) 和二氧化硅 (SiO₂) 的无机绝缘材料。

图 2B 到 2G 示出了第二掩模工艺。在图 2B 中, 在栅绝缘层 45 上顺序地形成有本征硅层 40a 和掺杂硅层 41a。本征硅层 40a 包括本征非晶硅 (a-Si:H), 而掺杂硅层 41a 包括掺杂非晶硅层 (n+ a-Si:H)。例如, 可以利用化学汽相淀积 (CVD) 法在形成栅绝缘层 45 的容室中顺序地形成本征硅层 40a 和掺杂硅层 41a。接下来, 在掺杂硅层 41a 上形成源极漏极金属层 75。源极漏极金属层 75 包括诸如铜 (Cu)、钼 (Mo)、铝 (Al)、铝

(Al) 合金以及铬 (Cr) 的导电金属材料。

在图 2C 中, 在源极漏极金属层 75 上形成光刻胶 (PR) 层 80, 并且在 PR 层 80 上方设置掩模 HTM。掩模 HTM 具有透射区 A、半透射区 B 以及阻挡区 C。半透射区 B 的透射率小于透射区 A 的透射率而大于阻挡区 C 的透射率。通过形成半透射膜或形成缝隙图案而获得半透射区 B 的透射率。因此, 当将 PR 层暴露于通过掩模 HTM 的光时, 对应于半透射区 B 的 PR 层 80 被不完全地曝光。另外, 将对应于透射区 A 的 PR 层 80 完全曝光, 而对应于阻挡区 C 的 PR 层没有被曝光。将阻挡区 C 设置成对应于在后续工艺中形成的 (图 2E 中的) 数据线 20、数据接点 62、(图 2G 中的) 源极 32 以及 (图 2G 中的) 漏极 34, 并且将半透射区 B 设置成对应于在后续工艺中形成在源极 32 与漏极 34 之间的 (图 2G 中的) 沟道区 ch。

在图 2D 中, 通过曝光并显影 PR 层 80 在源极漏极金属层 75 上形成第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86。第一 PR 图案 82 具有对应于 (图 2C 中的) 半透射区 B 的第一部分和对应于 (图 2C 中的) 阻挡区 C 的第二部分。因此, 第二部分之间的第一部分具有比第二部分的第二厚度小的第一厚度。而且, 因为第二 PR 图案 84 和第三 PR 图案 86 对应于 (图 2C 中的) 阻挡区 C, 所以第二 PR 图案 84 和第三 PR 图案 86 具有第二厚度。第二 PR 图案 84 和第三 PR 图案 86 分别对应于 (图 2E 中的) 数据线 30 和 (图 2C 中的) 数据接点 62。将对应于 (图 2C 中的) 透射区 A 的 (图 2C 中的) PR 层 80 完全去除, 以暴露出源极漏极金属层 75。

在图 2E 中, 利用第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86 作为刻蚀掩模对 (图 2D 中的) 源极漏极金属层 75 进行构图, 以形成源极漏极金属图案 72、数据线 30 以及数据接点 62。源极漏极金属图案 72、数据线 30 以及数据接点 62 分别对应于第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86。而且, 将对应于 (图 2C 中的) 透射区 A 的 (图 2D 中的) 源极漏极金属层 75 完全去除, 以暴露出掺杂硅层 41a。尽管图 2E 中未示出, 但将源极漏极金属图案 72 电连接至数据线 30。

顺序地，利用第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86 作为刻蚀掩模对掺杂硅层 41a 和本征硅层 40a 进行构图，以形成有源层 40 和欧姆接触层 41b。结果，有源层 40 和欧姆接触层 41b 与源极漏极金属图案 72、数据线 30 以及数据接点 62 具有相同形状，并且形成在源极漏极金属图案 72、数据线 30 以及数据接点 62 之下。尽管有源层 40 和欧姆接触层 41b 仅需要在源极漏极金属图案 72 之下呈岛状，但由于是将源极漏极金属层 72、掺杂硅层 41a 以及本征硅层 40a 一起构图，所以有源层 40 和欧姆接触层 41b 形成在数据线 30 和数据接点 62 以及源极漏极金属图案 72 之下，并且数据线 30 之下和数据接点 62 之下的有源层 40 和欧姆接触层 41b 从源极漏极金属图案 72 之下的有源层 40 和欧姆接触层 41b 起延伸。

在图 2F 中，通过灰化而局部地去除第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86。结果，将第一 PR 图案 82 的具有第一厚度的第一部分完全去除，以暴露出源极漏极金属图案 72。另外，将第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86 三者的具有第二厚度的第二部分局部地去除，以具有比第二厚度小的缩减的厚度。因为，灰化是各向同性工艺，所以还将第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86 三者的侧部去除，以暴露出源极漏极金属图案 72、数据线 30 以及数据接点 62 三者外缘处的第一边缘部分 F。而且，还暴露出源极漏极金属图案 72 内部的第二边缘部分 G。

在图 2G 中，利用局部去除后的第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86 对源极漏极金属图案 72 和欧姆接触图案 41b 进行构图，以形成源极 32、漏极 34 以及欧姆接触层 41。将有源层 40 和欧姆接触层 41 定义为半导体层 42，从而，栅极 25、半导体层 42、源极 32 以及漏极 34 限定了薄膜晶体管 (TFT) T。将源极 32 与漏极 34 之间暴露出的有源层 40 用作沟道区 ch。因为消除了第一边缘部分 F 中的欧姆接触图案 41b，所以第一边缘图案 F 中的有源层 40 凸出于数据线 30、数据接点 62、源极 32 以及漏极 34 四者的外缘之外。另外，因为消除了第二边缘部分 G 中的欧姆接触图案 41b，所以有源层 40 的沟道区 ch 具有比设计

值大的长度。这可能导致 TFT T 性质的劣化。接下来，通过脱模来去除第一 PR 图案 82、第二 PR 图案 84 以及第三 PR 图案 86。

图 2H 示出了第三掩模工艺。在图 2H 中，通过淀积并构图诸如氮化硅 (SiN_x) 或二氧化硅 (SiO_2) 的无机绝缘材料和诸如苯并环丁烯 (BCB) 和丙烯酸树脂的有机绝缘材料中的一种，在数据线 30 和 TFT T 上形成钝化层 55。钝化层 55 具有暴露出漏极 34 的漏极接触孔 CH1、暴露出选通接点 52 的选通接点接触孔 CH2 以及暴露出数据接点 62 的数据接点接触孔 CH3。选通接点接触孔 CH2 形成在栅绝缘层 45 和钝化层 55 中，而将漏极接触孔 CH1 和数据接点接触孔 CH3 形成在钝化层 55 中。因此，可能不完全地暴露出选通接点 52，或者可能因刻蚀时间长而破坏漏极 34 和数据接点 62。该不完全暴露和破坏可以造成接触性质的劣化。

图 2I 示出了第四掩模工艺。在图 2I 中，通过淀积并构图诸如铟锡氧化物 (ITO) 和铟锌氧化物 (IZO) 的透明导电材料在钝化层 55 上形成像素电极 70、选通接点端子 54 以及数据接点端子 64。像素电极 70 通过漏极接触孔 CH1 连接至漏极 34。另外，选通接点端子 54 通过选通接点接触孔 CH2 连接至选通接点 52，而数据接点端子 64 通过数据接点接触孔 CH3 连接至数据接点 62。像素电极 70 与对应于前一像素区的选通线 20 交叠，以限定存储电容器 Cst，所述存储电容器 Cst 具有：选通线 20 的交叠部分和像素电极 70 的交叠部分分别作为第一电容器电极和第二电容器电极，和选通绝缘层 45 以及作为介电层的钝化层 55。

在根据现有技术的通过四掩模工艺制造的 LCD 装置用阵列基板中，因为利用同一掩模（第二掩模）形成数据线 30、源极 32、漏极 34 以及半导体层 42，所以将半导体层 42 形成在了数据线 30、源极 32 以及漏极 34 之下。

具体地说，因为源极 32 之下的有源层 40 连接至数据线 30 之下的有源层 40，所以 TFT T 的有源层 40 凸出于栅极 25。结果，因暴露于背光单元而在 TFT T 的有源层 40 的凸出部分中生成光电流从而导致 TFT T 的电学性质的劣化。

另外，数据线 30 之下的有源层 40 凸出于数据线 30 的外缘。在数据

线 30 之下的有源层 40 的凸出部分中可能生成光电流。而且，因为数据线 30 之下的有源层 40 比数据线 30 更接近像素电极 70，所以数据线 30 之下的有源层 40 与像素电极 70 之间的耦合电容大于数据线 30 与像素电极 70 之间的耦合电容。数据线 30 之下的有源层 40 与像素电极 70 之间的耦合电容造成了显示波纹图案的波状噪声。

发明内容

描述了一种呈岛状半导体层的液晶显示（LCD）装置用阵列基板和利用三个掩模工艺制造 LCD 装置用阵列基板的方法。

本发明提供了一种用于液晶显示装置的阵列基板，该阵列基板包括：基板；所述基板上的选通线；与所述选通线交叉以限定像素区的数据线；连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；覆盖所述数据线和所述薄膜晶体管的钝化图案；以及从所述漏极起延伸的像素电极。

在另一方面中，本发明提供了一种液晶显示装置用阵列基板的制造方法，该方法包括以下步骤：通过第一掩模工艺在基板上形成选通线、连接至所述选通线的栅极、位于所述选通线的一端处的选通接点、以及数据接点；在所述选通线、所述栅极以及所述选通接点上形成栅绝缘层；通过第二掩模工艺在所述栅绝缘层上形成半导体层，该半导体层的边界位于所述栅极之内；以及通过第三掩模工艺形成与所述选通线交叉的数据线、连接至所述数据线的源极、与所述源极分隔开的漏极、从所述源极起延伸的像素电极、接触所述选通接点的选通接点端子、以及连接至所述数据线的的数据接点端子，并且在所述数据线、所述源极以及所述漏极上形成钝化图案。

在又一方面中，本发明提供了一种液晶显示装置，该液晶显示装置包括滤色器基板、根据本发明的阵列基板以及在所述滤色器基板与所述阵列基板之间的液晶层。

附图说明

所包含的附图用于提供对本发明的进一步理解，并且附图被并入本申请中而构成本申请的一部分，附图例示了本发明的实施方式。

图 1 是示出根据现有技术的液晶显示装置用阵列基板的示意平面图；

图 2A 到 2I 是沿图 1 的 II-II 线截取的示意截面图，其示出了根据现有技术的利用四个掩模工艺的液晶显示装置用阵列基板的制造方法；

图 3 是示出根据本发明第一实施方式的液晶显示装置用阵列基板的示意平面图；

图 4A 到 4M 是沿图 3 的 IV-IV 线截取的示意截面图，其示出了根据本发明第一实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法；

图 5 是示出根据本发明第二实施方式的液晶显示装置用阵列基板的示意平面图；

图 6A 到 6M 是沿图 5 的 VI-VI 线截取的示意截面图，其示出了根据本发明第二实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法；

图 7 是示出根据本发明第三实施方式的液晶显示装置用阵列基板的示意平面图；

图 8 是沿图 7 的 VIII-VIII 线截取的示意截面图；以及

图 9 是示出根据本发明第四实施方式的液晶显示装置用阵列基板的示意平面图。

具体实施方式

下面，对附图中例示的实施方式进行详细说明。尽可能使用类似标号来表示相同或相似的部分。

图 3 是示出根据本发明第一实施方式的液晶显示装置用阵列基板的示意平面图。

在图 3 中，在基板 100 上形成有选通线 120、栅极 125 以及选通接

点 152。栅极 125 从选通线 120 起延伸，并且将选通接点 152 形成在选通线 120 的一端处。而且，在基板 100 上形成有数据线 130、源极 132、漏极 134 以及数据接点 162。数据线 130 与选通线 120 交叉以限定像素区 P。源极 132 从数据线 130 起延伸，并且漏极 134 与源极 132 分隔开。源极 132 呈 U 形，而漏极 134 具有与 U 形对应的条状。数据线 130、源极 132 以及漏极 134 中的每一个都包括具有（图 4H 中的）透明导电材料层 170a 和（图 4H 中的）不透明导电材料层 175 的双层结构。数据接点 162 形成在数据线 130 的一端处。选通接点 152 和数据接点 162 由相同材料形成在同一层中。选通接点 152 上的选通接点端子 154 通过选通接点接触孔 CH4 连接至选通接点 152，而数据接点 162 上的数据接点端子 164 通过数据接点接触孔 CH5 连接至数据接点 162。选通接点端子 154 和数据接点端子 164 包括透明导电材料。

薄膜晶体管（TFT）T 连接至选通线 120 和数据线 130。TFT T 包括栅极 125、（图 4K 中的）半导体层 143，源极 132 以及漏极 134。半导体层 143 形成在栅极 125 上方，并且源极 132 和漏极 134 接触该半导体层 143。半导体层 143 包括由本征非晶硅（a-Si:H）制成的有源层 140 和由掺杂非晶硅（n+a-Si:H）制成的（图 4K 中的）欧姆接触层 141。因为半导体层 143 是利用与用于数据线 130、数据接点 162、源极 132 以及漏极 134 的掩模不同的掩模形成，所以半导体层 143 呈岛状并且设置在栅极 125 之内。结果，TFT 的半导体层 143 没有暴露于来自背光单元（未示出）的光，从而在 TFT 中没有生成光电流。因此，防止了因光电流而造成的 TFT 的电学性质的劣化。

因为透明导电材料层 170a 形成在由源极 132 和漏极 134 制成的双层结构中的不透明导电材料层 175 之下，所以透明导电材料层 170a 可以直接接触欧姆接触层 141。透明导电材料层 170a 具有比欧姆接触层 141 相对高得多的逸出功（work function）。因此，当透明导电材料层 170a 直接接触欧姆接触层 141 时，欧姆接触层 141 与源极 132 和漏极 134 之间的逸出功差相对较大。结果，TFT T 可以具有相对高的源极 132 和漏极 134 的接触电阻或整流接触（其可以称为 Schottky 接触并且其中电流仅沿着

特定方向流动), 而不是欧姆接触(其可以称为非整流接触或电阻接触)。

(图 4K 中的)缓冲金属层 142 可以形成在源极 132 和漏极 134 与欧姆接触层 141 之间来降低接触电阻, 以使获得欧姆接触。例如, 缓冲金属层 142 可以包括钼并且具有大约 50 Å 的厚度。

在另一实施方式中, 如果 TFT T 具有相对低的接触电阻和欧姆接触, 则可以省略缓冲金属层 142。例如, 在形成欧姆接触层 141 之后, 可以利用等离子处理欧姆接触层 141, 以在欧姆接触层 141 的表面上形成非常薄的氮化硅 (SiN_x) 层, 作为缓冲分隔层。接着, 可以将源极 132 和第一漏极 134 形成在缓冲分隔层上。在没有缓冲金属层的情况下, TFT T 仍可以因非常薄的 SiN_x 层而具有相对低的接触电阻和欧姆接触。

通过局部地去除(图 4J 中的)缓冲金属图案 142b 和(图 4J 中的)欧姆接触图案 141b, 暴露出源极 132 与漏极 134 之间的有源层 140, 以限定用于电流流动的(图 4K 中的)沟道区 ch。

通过诸如溅射法的物理汽相淀积(PVD)法形成(图 4L 中的)钝化层 158a, 并且利用剥离(lift-off)法对钝化层 158a 进行构图, 以在数据线 130、源极 132 以及漏极 134 上形成(图 4M 中的)钝化图案 158。另外, 在像素区 P 中形成有像素电极 172。像素电极 172 具有透明导电材料层 170a, 并且连接至漏极 134。而且, 像素电极 172 与对应于前一像素区的选通线 120 交叠, 以限定存储电容器 Cst, 该存储电容器 Cst 包括选通线 120 的交叠部分作为第一电容器电极并包括像素电极 172 的交叠部分作为第二电容器电极。

通过三个掩模工艺制造图 3 的阵列基板, 并且半导体层 143 在栅极 125 之内呈岛状。而且, 利用剥离工艺对通过溅射法形成的钝化层 158a 进行构图, 以形成钝化图案 158。

图 4A 到 4M 是沿图 3 的 IV-IV 线截取的示意截面图, 其示出了根据本发明第一实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法。

在示出第一掩模工艺的图 4A 中, 利用第一掩模(未示出)淀积并构图诸如铜(Cu)、钼(Mo)、铝(Al)、铝(Al)合金以及铬(Cr)的导

电金属材料，在具有像素区 P、选通接点区 GP 以及数据接点 DP 的基板 100 上形成选通线 120、栅极 125 以及选通接点 152。尽管图 4A 中未示出，但栅极 125 从选通线 120 起延伸，并将选通接点 152 形成在选通接点区 GP 中选通线 120 的一端处。另外，将呈岛状的数据接点 162 形成在基板 100 的数据接点区 DP 中。数据接点 162 和选通线 120 由相同材料形成在同一层中。数据接点 162 被设置成对应于后续工艺中形成的（图 3 中的）数据线 130 的一端。在另一实施方式中，可以省略数据接点 162，并且可以在数据接点区 DP 中仅形成（图 4M 中的）数据接点端子 164。在选通线 120、栅极 125、选通接点 152 以及数据接点 162 上形成有栅绝缘层 145。该栅绝缘层 145 包括诸如氮化硅（ SiN_x ）和二氧化硅（ SiO_2 ）的无机绝缘材料。

图 4B 到 4G 示出了第二掩模工艺。在图 4B 中，在栅绝缘层 145 上顺序地形成本征硅层 140a 和掺杂硅层 141a。本征硅层 140a 包括本征非晶硅（ a-Si:H ），而掺杂硅层 141a 包括掺杂非晶硅层（ n+a-Si:H ）。例如，可以利用化学汽相淀积（CVD）法在形成栅绝缘层 145 的容室中顺序地形成本征硅层 140a 和掺杂硅层 141a。接下来，在掺杂硅层 141a 上形成缓冲金属材料层 142a。缓冲金属材料层 142a 可以包括钼并且具有大约 50 Å 的厚度。

在图 4C 中，在缓冲金属材料层 142a 上形成第一光刻胶（PR）层 180，并且在第一 PR 层 180 上方设置第二掩模 M12。该第二掩模 M12 具有透射区 A、半透射区 B 以及阻挡区 C。半透射区 B 的透射率小于透射区 A 的透射率而大于阻挡区 C 的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区 B 的透射率。因此，当第一 PR 层 180 暴露于通过第二掩模 M12 的光时，对应于半透射区 B 的第一 PR 层 180 不完全地曝光。另外，对应于透射区 A 的第一 PR 层 180 完全曝光，而对应于阻挡区 C 的第一 PR 层 180 没有被曝光。将阻挡区 C 设置成对应于具有后续工艺中形成的（图 3 中的）薄膜晶体管（TFT）T 的区域，并且将透射区 A 设置成对应于选通接点区 GP 和数据接点区 DP。将半透射区 B 设置成对应于基板 100 的其它区域。

在图 4D 中, 在通过(图 4C 中的)第二掩模 M12 曝光(图 4C 中的)第一 PR 层 180 之后, 将曝光的第一 PR 层 180 显影以形成第一 PR 图案 182。第一 PR 图案 182 具有与第二掩模 M12 的半透射区 B 相对应的第一部分 182a 和与第二掩模 M12 的阻挡区 C 相对应的第二部分 182b。因此, 第一部分 182a 具有比第二部分 182b 小的厚度。将与第二掩模 M12 的透射区 A 相对应的第一 PR 层 180 完全去除, 以暴露出缓冲金属材料层 142a。

在图 4E 中, 利用第一 PR 图案 182 作为刻蚀掩模对缓冲金属材料层 142a、掺杂硅层 141a、本征硅层 140a 以及栅绝缘层 145 顺序地进行构图。这里, 将与选通接点区 GP 和数据接点区 DP 相对应的栅绝缘层 145 局部地去除, 使得可以保留栅绝缘层 145 的一部分。例如, 保留的栅绝缘层 145 的厚度可以小于未构图栅绝缘层 145 的厚度的一半。因为栅绝缘层 145 被局部地去除, 所以可以稳定地执行随后的用于选通接点 152 或数据接点 162 的接点开口步骤。用于栅绝缘层 145 的材料(例如, 氮化硅(SiN_x)或二氧化硅(SiO_2))的刻蚀率可以低于用于掺杂硅层 141a 和本征硅层 140a 的材料的刻蚀率。因此, 当没有去除栅绝缘层 145 时, 在随后的接点开口步骤中选通接点 152 或数据接点 162 可能没有通过栅绝缘层 145 暴露出来, 或随后的接点开口步骤的处理时间可能相对较长。另外, 当完全去除栅绝缘层 145 时, 在随后的接点开口步骤中可能劣化选通接点 152 或数据接点 162。

在图 4F 中, 通过灰化而局部地去除第一 PR 图案 182。结果, 将第一 PR 图案 182 的第一部分 182a 完全去除, 以暴露出缓冲金属材料层 142a, 并且保留第二 PR 图案 182 的第二部分 182b, 以形成具有减小的厚度的第二 PR 图案 184。

在图 4G 中, 利用第二 PR 图案 184 作为刻蚀掩模对缓冲金属材料层 142a、掺杂硅层 141a 以及本征硅层 140a 进行构图, 以在栅极 125 上方形成半导体图案 144 和缓冲金属图案 142b。半导体图案 144 呈岛状并且包括由本征非晶硅制成的有源层 140、由掺杂非晶硅制成的欧姆接触图案 141b。在对掺杂硅层 141a 和本征硅层 140a 进行构图的同时, 完全去除位于选通接点区 GP 和数据接点区 DP 中的保留的栅绝缘层 145, 以形成

暴露出选通接点 152 的选通接点接触孔 CH4 和暴露出数据接点 162 的数据接点接触孔 CH5。

在本发明的第一实施方式中，因为在第二掩模工艺期间形成的半导体图案 144 的有源层 140 在栅极 125 之内呈岛状，所以防止将有源层 140 暴露于背光单元，并且还防止了 TFT T 的电学性质的劣化。结果，改善了 LCD 装置的显示质量。另外，因为半导体图案 144 的有源层 140 在栅极 125 之内呈岛状，所以，减小了用于防止光泄漏的黑底（未示出）的面积。而且，因为将数据线、源极以及漏极直接形成在基板上，而不存在其间凸出的半导体层，所以进一步减小了黑底的面积，并且防止了诸如因凸出半导体层与像素电极之间的干扰而造成的波状噪音的劣化。

接下来，通过脱模步骤去除（图 4F 中的）第二 PR 图案 184，由此完成第二掩模工艺。

图 4H 到 4M 示出了第三掩模工艺。在图 4H 中，在缓冲金属图案 142b 和栅绝缘层 145 上顺序地形成透明导电材料层 170a 和不透明导电材料层 175。例如，透明导电材料层 170a 可以包括铟锡氧化物（ITO）和铟锌氧化物（IZO）中的一种。另外，不透明导电材料层 175 可以包括铜（Cu）、钼（Mo）、诸如钼钛合金（MoTi）的钼（Mo）合金、铝（Al）、诸如铝钽合金（AlNd）的铝（Al）合金以及铬（Cr）中的至少一种。接下来，将第二 PR 层 190 形成在不透明导电材料层 175 上，并且在第二 PR 层 190 上方设置第三掩模 M13。第三掩模 M13 具有透射区 A、半透射区 B 以及阻挡区 C。半透射区 B 的透射率小于透射区 A 的透射率而大于阻挡区 C 的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区 B 的透射率。因此，当第二 PR 层 190 暴露于通过第三掩模 M13 的光时，将对应于半透射区 B 的第二 PR 层 190 不完全地曝光。另外，将对应于透射区 A 的第二 PR 层 190 完全曝光，而对应于阻挡区 C 的第二 PR 层 190 没有被曝光。将阻挡区 C 设置成对应于像素区 P、选通接点区 GP 以及数据接点区 DP，而将半透射区 B 设置成对应于后续工艺中形成的缓冲金属图案 142b 和（图 3 中的）数据线 130 的边界区域。将透射区 A 设置成对应于缓冲金属图案 142b 的中央区域和基板 100 的其它区

域。

在图 4I 中，在通过（图 4H 中的）第三掩模 M13 曝光（图 4H 中的）第二 PR 层 190 之后，将曝光的第二 PR 层 190 显影，以获得第三 PR 图案 192。第三 PR 图案 192 具有与第三掩模 M13 的半透射区 B 对应的第一部分 192a 和与第三掩模 M13 的阻挡区 C 对应的第二部分 192b。因此，第一部分 192a 具有比第二部分 192b 小的厚度。将与第三掩模 M13 的透射区 A 对应的第二 PR 层 192 完全去除，以暴露出不透明导电材料层 175。

在图 4J 中，利用第三 PR 图案 192 作为刻蚀掩模对不透明导电材料层 175 和透明导电材料层 170a 顺序地进行构图，以形成数据线 130、源极 132、漏极 134、像素电极图案 172a、选通接点端子图案 154a 以及数据接点端子图案 164a。例如，可以通过具有各向同性的性质的湿刻（wet etching）法对不透明导电材料层 175 和透明导电材料层 170a 进行构图。因此，可以将不透明导电材料层 175 和透明导电材料层 170a 过刻蚀（over-etched），以形成底切（undercut）形状，从而使构图后的不透明导电材料层 175 和构图后的透明导电材料层 170a 二者的侧边设置在第三 PR 图案 192 侧边的内部。结果，暴露出第三 PR 图案 192 的侧部的底表面。当执行随后的剥离工艺（其中，在 PR 图案上形成钝化层，接着将钝化层和 PR 图案一起去除）时，脱模溶液可以容易地渗入 PR 图案的暴露出的底表面。

数据线 130、源极 132、漏极 134、像素电极图案 172a、选通接点端子图案 154a 以及数据接点端子图案 164a 中的每一个都具有由不透明导电材料层 175 和透明导电材料层 170a 形成的双层结构。源极 132 和漏极 134 设置在缓冲金属图案 142b 的两侧，像素电极图案 172a 设置在像素区 P 中。另外，像素电极图案 172a 延伸以与前一像素区 P 中的选通线 120（即前一选通线）交叠。选通接点端子图案 154a 和数据接点端子图案 164a 分别接触选通接点 152 和数据接点 162。数据线 130、源极 132、漏极 134、像素电极图案 172a、选通接点端子图案 154a 以及数据接点端子图案 164a 中的每一个都限定具有第三 PR 图案 192 的一底切形状，并且暴露出第三 PR 图案 192 的侧部的底表面。

在图 4K 中, 利用 (图 4J 中的) 第三 PR 图案 192 作为刻蚀掩模对 (图 4J 中的) 缓冲金属图案 142b 和 (图 4J 中的) 欧姆接触图案 141b 进行构图。因此, 将缓冲金属层 142 和欧姆接触层 141 形成在有源层 140 的两侧, 并且暴露出有源层 140, 以限定作为 TFT T 的电流路径的沟道区 ch。有源层 140 和欧姆接触层 141 构成半导体层 143, 而栅极 125、半导体层 143、源极 132 以及漏极 134 构成 TFT T。缓冲金属层 142 降低源极 132 和漏极 134 的透明导电材料层 170a 与欧姆接触层 141 之间的接触电阻和逸出功差, 从而可以获得欧姆接触, 并且可以改善 TFT T 的电学性质。接下来, 通过灰化局部地去除第三 PR 图案 192。结果, 将第三 PR 图案 192 的第一部分 192a 完全去除, 以暴露出数据线 130、源极 132 以及漏极 134, 而将第三 PR 图案 192 的第二部分 192b 保留, 以形成具有缩减的厚度的第四 PR 图案 194。结果, 第四 PR 图案 194 形成在像素电极图案 172a、选通接点端子图案 154a 以及数据接点端子图案 164a 上。

在图 4L 中, 钝化层 158a 形成在第四 PR 图案 194、数据线 130、源极 132 以及漏极 134 上。钝化层 158a 包括诸如氮化硅 (SiN_x) 和二氧化硅 (SiO_2) 的无机绝缘材料中的一种。另外, 通过物理汽相淀积 (PVD) 法 (例如, 溅射法) 形成钝化层 158a。

通过化学汽相淀积 (CVD) 法形成的钝化层存在缺点。因为 CVD 法需要超过大约 $350\text{ }^\circ\text{C}$ 的温度, 所以当通过 CVD 法形成钝化层时, 由耐热性大约为 $150\text{ }^\circ\text{C}$ 的有机材料制成的第四 PR 图案 194 可能塌落 (fall down)。第四 PR 图案 194 的台阶高度 (step height) 可能被缩减, 或者第四 PR 图案 194 的台阶因诸如塌落的变形而变得平缓。因此, 通过 CVD 法形成的钝化层可能不间断地覆盖基板 100 的整个表面, 并且在后续剥离工艺期间, 用于第四 PR 图案 194 的脱模溶液可能不渗入钝化层。结果, 通过 CVD 法形成的钝化层可能在后续剥离工艺中造成劣化, 如不希望残留的第四 PR 图案 194 和钝化层。而且, 不希望残留的第四 PR 图案 194 在后续工艺中可能与液晶材料发生反应, 致使 LCD 装置的显示质量降低。

为了解决通过 CVD 法形成的钝化层的上述问题, 通过溅射法形成本发明第一实施方式的钝化层 158a。因为是在低于大约 $150\text{ }^\circ\text{C}$ 的温度下形

成通过溅射法形成的钝化层 158a，所以第四 PR 图案 194 没有变形并且没有塌落。另外，可以将通过溅射法形成的钝化层 158a 应用于包括诸如塑料的柔性材料的基板。因为没有改变第四 PR 图案 194 的高度和形状，所以钝化层 158a 没有不间断地覆盖基板 100 的整个表面。而是钝化层 158a 因台阶而在第四 PR 图案 194 的边界处断开。结果，第四 PR 图案 194 上的钝化层 158a 的一部分没有连接至钝化层 158a 的其它部分而是与钝化层 158a 的其它部分分开。

在图 4M 中，将脱模溶液施加于具有钝化层 158a 的基板 100。例如，脱模溶液可以包括用于光刻胶材料的脱模剂。脱模溶液渗入第四 PR 图案 194 的底表面，并且将钝化层 158a 在第四 PR 图案 194 上的部分连同第四 PR 图案 194 一起去除。结果，将钝化层 158a 的其它部分保留，以形成钝化图案 158，并且在剥离工艺之后暴露出像素电极图案 172a、选通接点端子图案 154a 以及数据接点端子图案 164a。接下来，利用钝化图案 158 作为刻蚀掩模去除像素电极图案 172a 的不透明导电材料层 175、选通接点端子图案 154a 的不透明导电材料层 175、以及数据接点端子图案 164a 的不透明导电材料层 175，以形成像素电极 172、选通接点端子 154 以及数据接点端子 164。

因此，在通过三个掩模工艺制造的根据本发明第一实施方式的阵列基板中，因为数据线 130、源极 132 以及漏极 134 覆盖有钝化图案 158，所以防止了因微粒而造成的劣化，并且改进了 LCD 装置的可靠性。另外，数据线 130、源极 132 以及漏极 134 中的每一个都包括不透明导电材料层 175 和透明导电材料层 170a，而像素电极 172、选通接点端子 154 以及数据接点端子 164 中的每一个都包括透明导电材料层 170a。

像素电极 172 与前一选通线 120 交叠以限定存储电容器 Cst，该存储电容器 Cst 包括前一选通线 120 的交叠部分作为第一电容器电极、像素电极 172 的交叠部分作为第二电容器电极，并包括作为介电层的栅绝缘层 145。因为仅将相对薄的栅绝缘层 145 用作介电层，所以存储电容器 Cst 的电容被最大化，而存储电容器 Cst 的面积被最小化。

在根据本发明第一实施方式的阵列基板中，因为 TFT 的半导体层在

栅极之内呈岛状，所以改进了 TFT 的电学性质，并且增大了孔径比。另外，因为数据线、源极以及漏极覆盖有钝化图案，所以改进了 LCD 装置的可靠性。而且，因为通过溅射法形成钝化图案，所以最小化了剥离工艺中的劣化。

然而，在根据本发明第一实施方式的阵列基板中，因为将像素电极形成为对应于大致整个像素区，所以对脱模溶液的渗透面积有限制。在面内切换（IPS）模式 LCD 装置中，将像素电极和公共电极交替地形成在阵列基板的像素区中。因此，用于 IPS 模式 LCD 装置的阵列基板在根据本发明的制造工艺上有优点。

图 5 是示出根据本发明第二实施方式的液晶显示装置用阵列基板的示意平面图。在根据本发明第二实施方式的阵列基板中，因为公共电极和像素电极在像素区中相互交替，所以更有效地执行了剥离工艺。另外，因为公共电极和像素电极中的每一个都包括透明导电材料，所以进一步改善了亮度。

在图 5 中，在基板 200 上形成有选通线 220、栅极 225、选通接点 252 以及公共线 250。栅极 225 从选通线 220 起延伸，并且选通接点 252 形成在选通线 220 的一端处。公共线 250 和选通线 220 平行且分隔开。而且，在基板 200 上形成有数据线 230、源极 232、漏极 234 以及数据接点 262。数据线 230 与选通线 220 交叉以限定像素区 P。源极 232 从数据线 230 起延伸，并且漏极 234 与源极 232 分隔开。源极 232 呈 U 形，而漏极 234 具有与 U 形对应的条状。数据线 230、源极 232 以及漏极 234 中的每一个都包括具有（图 6H 中的）透明导电材料层 270a 和（图 6H 中的）不透明导电材料层 275 的双层结构。将数据接点 262 形成在数据线 230 的一端处。选通接点 252 和数据接点 262 由相同材料形成在同一层上。选通接点 252 上的选通接点端子 254 通过选通接点接触孔 CH6 连接至选通接点 252，数据接点 262 上的数据接点端子 264 通过数据接点接触孔 CH7 连接至数据接点 262。选通接点端子 254 和数据接点端子 264 包括透明导电材料。

薄膜晶体管（TFT）T 连接至选通线 220 和数据线 230。TFT T 包括

栅极 225、(图 6K 中的) 半导体层 243, 源极 232 以及漏极 234。半导体层 243 形成在栅极 225 上方, 并且源极 232 和漏极 234 接触半导体层 243。半导体层 243 包括由本征非晶硅 (a-Si:H) 制成的有源层 240 和由掺杂非晶硅 (n+a-Si:H) 制成的 (图 6K 中的) 欧姆接触层 241。因为半导体层 243 是利用和用于数据线 230、数据接点 262、源极 232 以及漏极 234 的掩模不同的掩模形成, 所以半导体层 243 呈岛状并且设置在栅极 225 之内。结果, TFT T 的半导体层 243 没有被暴露于来自背光单元 (未示出) 的光, 从而在 TFT T 中没有生成光电流。因此, 防止了因光电流而造成的 TFT T 的电学性质的劣化。

因为透明导电材料层 270a 形成在由源极 232 和漏极 234 形成的双层结构中的不透明导电材料层 275 之下, 所以透明导电材料层 270a 可以直接接触欧姆接触层 241。透明导电材料层 270a 具有比欧姆接触层 241 相对更高的逸出功。因此, 当透明导电材料层 270a 直接接触欧姆接触层 241 时, 欧姆接触层 241 与源极 232 和漏极 234 之间的逸出功差相对较大。结果, TFT T 可以具有源极 232 和漏极 234 的相对高的接触电阻, 或整流接触而不是欧姆接触。(图 6K 中的) 缓冲金属层 242 可以形成在源极 232 和漏极 234 与欧姆接触层 241 之间, 以降低接触电阻, 从而获得欧姆接触。例如, 缓冲金属层 242 可以包括钼并且具有大约 50 Å 的厚度。

在另一实施方式中, 如果 TFT T 具有相对低的接触电阻和欧姆接触, 则可以省略缓冲金属层 242。例如, 在形成欧姆接触层 241 之后, 可以利用等离子处理欧姆接触层 241, 以在欧姆接触层 241 的表面上形成非常薄的氮化硅 (SiN_x) 层, 作为缓冲分隔层。接着, 可以将源极 232 和第一漏极 234 形成在缓冲分隔层上。在没有缓冲金属层的情况下, TFT T 仍可以因非常薄的 SiN_x 层而具有相对低的接触电阻和欧姆接触。

通过局部地去除 (图 6J 中的) 缓冲金属图案 242b 和 (图 6J 中的) 欧姆接触图案 241b 而暴露出源极 232 与漏极 234 之间的有源层 240, 以限定用于电流流动的 (图 6K 中的) 沟道区 ch。

通过诸如溅射法的物理汽相淀积 (PVD) 法形成 (图 6L 中的) 钝化层 258a, 并且利用剥离法对钝化层 258a 进行构图, 以在数据线 230、源

极 232 以及漏极 234 上形成（图 6M 中的）钝化图案 258。

在像素区 P 中形成有连接至漏极 234 的像素电极 272。像素电极 272 包括延伸部 272b、多个呈条状的垂直部 272c 以及连接部 272d。延伸部 272b 从漏极 234 起延伸，并且多个垂直部 272c 从延伸部 272b 起垂直地延伸。连接部 272d 连接多个垂直部 272c。而且，在像素区 P 中形成有包括多个垂直部 260a 的公共电极 260。多个垂直部 260a 中的每一个都呈条状。公共电极 260 的多个垂直部 260a 通过公共接触孔 CMH 连接至公共线 250。在像素区 P 中，公共电极 260 的多个垂直部 260a 和像素电极 272 的多个垂直部 272c 交替。

像素电极 272 和公共电极 260 中的每一个都包括（图 6M 中的）透明导电材料层 270a。而且，像素电极 272 的连接部 272d 与公共线 250 交叠以限定存储电容器 Cst，该存储电容器 Cst 包括公共线 220 的交叠部分作为第一电容器电极，并包括像素电极 272 的交叠部分作为第二电容器电极。

通过三个掩模工艺制造图 5 的阵列基板，并且半导体层 243 在栅极 225 之内呈岛状。而且，利用剥离工艺对通过溅射法形成的钝化层 258a 进行构图，以形成钝化图案 258。而且，因为像素电极和公共电极在像素区中呈条状，所以扩大了脱模溶液的渗透面积，并且获得剥离工艺的优良结果。

图 6A 到 6M 是沿图 5 的 VI-VI 线截取的示意截面图，其示出了根据本发明第二实施方式的利用三个掩模工艺的液晶显示装置用阵列基板的制造方法。

在示出第一掩模工艺的图 6A 中，通过利用第一掩模（未示出）淀积并构图诸如铜（Cu）、钼（Mo）、铝（Al）、铝（Al）合金以及铬（Cr）的导电金属材料，在具有像素区 P、选通接点区 GP 以及数据接点区 DP 的基板 200 上形成选通线 220、栅极 225、选通接点 252 以及公共线 250。尽管图 6A 中未示出，但栅极 225 从选通线 220 起延伸，并将选通接点 252 形成在选通接点区 GP 中选通线 220 的一端处。将公共线和选通线 220 分隔开且平行。另外，将呈岛状的数据接点 262 形成在基板 200 的数据

接点区 DP 中。数据接点 262 和选通线 220 由相同材料形成在同一层中。数据接点 262 被设置成对应于位于后续工艺中形成的（图 5 中）数据线 230 的一端处的数据接点区 DP。在另一实施方式中，可以省略数据接点 262。在选通线 220、栅极 225、选通接点 252、公共线 250 以及数据接点 262 上形成有栅绝缘层 245。栅绝缘层 245 包括诸如氮化硅（ SiN_x ）和二氧化硅（ SiO_2 ）的无机绝缘材料。

图 6B 到 6G 示出了第二掩模工艺。在图 6B 中，在栅绝缘层 245 上顺序地形成有本征硅层 240a 和掺杂硅层 241a。本征硅层 240a 包括本征非晶硅（a-Si:H），而掺杂硅层 241a 包括掺杂非晶硅层（n+a-Si:H）。例如，可以利用化学汽相淀积（CVD）法在形成栅绝缘层 245 的容室中顺序地形成本征硅层 240a 和掺杂硅层 241a。接下来，在掺杂硅层 241a 上形成缓冲金属材料层 242a。该缓冲金属材料层 242a 可以包括钼并且具有大约 50 Å 的厚度。

在图 6C 中，在缓冲金属材料层 242a 上形成第一光刻胶（PR）层 280，并且在第一 PR 层 280 上方设置第二掩模 M22。该第二掩模 M22 具有透射区 A、半透射区 B 以及阻挡区 C。半透射区 B 的透射率小于透射区 A 的透射率而大于阻挡区 C 的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区 B 的透射率。因此，当第一 PR 层 280 暴露于通过第二掩模 M22 的光时，将对应于半透射区 B 的第一 PR 层 280 不完全地曝光。另外，将对应于透射区 A 的第一 PR 层 280 完全曝光，而对应于阻挡区 C 的第一 PR 层 280 没有被曝光。将阻挡区 C 设置成对应于具有后续工艺中形成的（图 5 中的）薄膜晶体管（TFT）T 的区域，并且将透射区 A 设置成对应于选通接点区 GP 和数据接点区 DP。将半透射区 B 设置成对应于基板 200 的其它区域。

在图 6D 中，在通过（图 6C 中的）第二掩模 M22 曝光（图 6C 中的）第一 PR 层 280 之后，将曝光后的第一 PR 层 280 显影以形成第一 PR 图案 282。第一 PR 图案 282 具有对应于第二掩模 M22 的半透射区 B 的第一部分 282a 和对应于第二掩模 M22 的阻挡区 C 的第二部分 282b。因此，第一部分 282a 的厚度比第二部分 282b 小。将与第二掩模 M22 的透射区

A 相对应的第一 PR 层 280 完全去除，以暴露出缓冲金属材料层 242a。

在图 6E 中，利用第一 PR 图案 282 作为刻蚀掩模对缓冲金属材料层 242a、掺杂硅层 241a、本征硅层 240a 以及栅绝缘层 245 顺序地进行构图。这里，将与公共线 250、选通接点区 GP 中的选通接点 252、以及数据接点区 DP 中的数据接点 262 对应的栅绝缘层 245 局部地去除，从而可以保留栅绝缘层 245 的一部分。例如，保留的栅绝缘层 245 的厚度可以小于未构图栅绝缘层 245 的厚度的一半。因为将栅绝缘层 245 局部地去除，所以可以稳定地执行随后的用于公共线 250、选通接点 252 以及数据接点 262 的接点开口步骤。用于栅绝缘层 245 的材料（例如，氮化硅（ SiN_x ）或二氧化硅（ SiO_2 ））的刻蚀率低于用于掺杂硅层 241a 和本征硅层 240a 的材料的刻蚀率。因此，当没有去除栅绝缘层 245 时，在随后的接点开口步骤中公共线 250、选通接点 252 以及数据接点 262 可能没有通过栅绝缘层 145 暴露出来。另外，完全去除栅绝缘层 245 时，在随后的接点开口步骤中可能劣化公共线 250、选通接点 252 以及数据接点 262。

在图 6F 中，通过灰化局部地去除第一 PR 图案 282。结果，将第一 PR 图案 282 的第一部分 282a 完全去除，以暴露出缓冲金属材料层 242a，并且保留第二 PR 图案 282 的第二部分 282b，以形成具有缩减的厚度的第二 PR 图案 284。

在图 6G 中，利用第二 PR 图案 284 作为刻蚀掩模对图 6F 中的缓冲金属材料层 242a、掺杂硅层 241a 以及本征硅层 240a 进行构图，以在栅极 225 上方形成半导体图案 244 和缓冲金属图案 242b。半导体图案 244 呈岛状并且包括由本征非晶硅制成的有源层 240、由掺杂非晶硅制成的欧姆接触图案 241b。在对掺杂硅层 241a 和本征硅层 240a 进行构图的同时，完全去除与公共线 250、选通接点区 GP 中的选通接点 252、以及数据接点区 DP 中的数据接点 262 相对应的保留的栅绝缘层 245，以形成暴露出公共线 250 的公共接触孔 CMH、暴露出选通接点 252 的选通接点接触孔 CH6、以及暴露出数据接点 262 的数据接点接触孔 CH7。

在本发明的第二实施方式中，因为在第二掩模工艺期间形成的半导体图案 244 的有源层 240 在栅极 225 之内呈岛状，所以防止了将有源层

240 暴露于背光单元,并且还防止了 TFT 的电学性质的劣化。结果,改善了 LCD 装置的显示质量。另外,因为半导体图案 244 的有源层 240 在栅极 225 内呈岛状,所以,减小了用于防止光泄漏的黑底(未示出)的面积。而且,因为将数据线、源极以及漏极直接形成在基板上,而不存在其间凸出的半导体层,所以进一步减小了黑底的面积,并且防止了诸如因凸出半导体层与像素电极之间的干涉而造成的波状噪声的劣化。

接下来,通过脱模步骤去除(图 6F 中的)第二 PR 图案 284,由此完成第二掩模工艺。

图 6H 到 6M 示出了第三掩模工艺。在图 6H 中,在缓冲金属图案 242b 和栅绝缘层 245 上顺序地形成透明导电材料层 270a 和不透明导电材料层 275。例如,透明导电材料层 270a 可以包括铟锡氧化物(ITO)和铟锌氧化物(IZO)中的一种。另外,不透明导电材料层 275 可以包括铜(Cu)、钼(Mo)、诸如钼钛合金(MoTi)的钼(Mo)合金、铝(Al)、诸如铝钽合金(AlNd)的铝(Al)合金以及铬(Cr)中的至少一种。接下来,将第二 PR 层 290 形成在不透明导电材料层 275 上,并且在第二 PR 层 290 上方设置第三掩模 M23。第三掩模 M23 具有透射区 A、半透射区 B 以及阻挡区 C。半透射区 B 的透射率小于透射区 A 的透射率而大于阻挡区 C 的透射率。通过形成半透射膜或在石英板上形成不透明缝隙图案来获得半透射区 B 的透射率。因此,当第二 PR 层 290 暴露于通过第三掩模 M23 的光时,对应于半透射区 B 的第二 PR 层 290 被不完全地曝光。另外,对应于透射区 A 的第二 PR 层 290 被完全地曝光,而对应于阻挡区 C 的第二 PR 层 290 没有被曝光。

将透射区 A 和阻挡区 C 交替地设置在像素区 P 中。另外,将阻挡区 C 设置成对应于选通接点区 GP 和数据接点区 DP,而将半透射区 B 设置成对应于缓冲金属图案 242b 的边界区、公共线 250 的边界区以及后续工艺中形成的(图 5 中的)数据线 230。将透射区 A 设置成对应于缓冲金属图案 242b 的中央区域、公共线 250 的中央区域以及基板 200 的其它区域。

在图 6I 中,在通过(图 6H 中的)第三掩模工艺 M23 曝光(图 6H

中的) 第二 PR 层 290 之后, 将曝光后的第二 PR 层 290 显影以获得第三 PR 图案 292。第三 PR 图案 292 具有与第三掩模 M23 的半透射区 B 对应的第一部分 292a、以及与第三掩模 M23 的阻挡区 C 对应的第二部分 292b。因此, 第一部分 292a 具有比第二部分 292b 小的厚度。将与第三掩模 M23 的透射区 A 对应的第二 PR 层 290 完全去除, 以暴露出不透明导电材料层 275。

在图 6J 中, 利用第三 PR 图案 292 作为刻蚀掩模对不透明导电材料层 275 和透明导电材料层 270a 顺序地进行构图, 以形成数据线 230、源极 232、漏极 234、像素电极图案 272a、公共电极图案 260b、选通接点端子图案 254a 以及数据接点端子图案 264a。例如, 可以通过具有各向同性的性质的湿刻法对不透明导电材料层 275 和透明导电材料层 270a 进行构图。因此, 可以将不透明导电材料层 275 和透明导电材料层 270a 过刻蚀, 以形成底切形状, 从而将构图后的不透明导电材料层 275 和构图后的透明导电材料层 270a 二者的侧边设置在第三 PR 图案 292 的侧边的内部。结果, 暴露出第三 PR 图案 292 的侧部的底表面。当执行随后的剥离工艺(其中, 在 PR 图案上形成钝化层, 接着将钝化层和 PR 图案一起去除)时, 脱模溶液可以容易地渗入 PR 图案的暴露出的底表面。

数据线 230、源极 232、漏极 234、像素电极图案 272a、公共电极图案 260b、选通接点端子图案 254a 以及数据接点端子图案 264a 中的每一个都具有由不透明导电材料层 275 和透明导电材料层 270a 形成的双层结构。源极 232 和漏极 234 设置在缓冲金属图案 242b 的两侧, 而像素电极图案 272a 在像素区 P 中与公共电极图案 260b 交替。选通接点端子图案 254a 和数据接点端子图案 264a 分别接触选通接点 252 和数据接点 262。数据线 230、源极 232、漏极 234、像素电极图案 272a、公共电极图案 260b、选通接点端子图案 254a 以及数据接点端子图案 264a 中的每一个都限定具有第三 PR 图案 292 的一底切形状, 并且暴露出第三 PR 图案 292 的侧部的底表面。

在图 6K 中, 利用(图 6J 中的)第三 PR 图案 292 作为刻蚀掩模对(图 6J 中的)缓冲金属图案 242b 和(图 6J 中的)欧姆接触图案 241b

进行构图。因此，缓冲金属层 242 和欧姆接触层 241 形成在有源层 240 的两侧，并且暴露出有源层 240，以限定作为 TFT T 的电流路径的沟道区 ch。有源层 240 和欧姆接触层 241 构成半导体层 243，而栅极 225、半导体层 243、源极 232 以及漏极 234 构成 TFT T。缓冲金属层 242 降低了欧姆接触层 241 与源极 232 和漏极 234 二者的透明导电材料层 270a 之间的接触电阻和逸出功，从而可以获得欧姆接触，并且可以改进 TFT T 的电学性质。接下来，通过灰化局部地去除第三 PR 图案 292。结果，将第三 PR 图案 292 的第一部分 292a 完全去除，以暴露出数据线 230、源极 232 以及漏极 234，而将第三 PR 图案 292 的第二部分 292b 保留，以形成具有缩减的厚度的第四 PR 图案 294。结果，将第四 PR 图案 294 形成在像素电极图案 272a、公共电极图案 260b、选通接点端子图案 254a 以及数据接点端子图案 264a 上。

在图 6L 中，将钝化层 258a 形成在第四 PR 图案 294、数据线 230、源极 232 以及漏极 234 上。钝化层 258a 包括诸如氮化硅 (SiN_x) 和二氧化硅 (SiO_2) 的无机绝缘材料中的一种。另外，通过物理汽相淀积 (PVD) 法 (例如，溅射法) 形成钝化层 258a。

通过化学汽相淀积 (CVD) 法形成的钝化层存在缺点。因为 CVD 法需要超过大约 $350\text{ }^\circ\text{C}$ 的温度，所以当通过 CVD 法形成钝化层时，由耐热性大约为 $150\text{ }^\circ\text{C}$ 的有机材料制成的第四 PR 图案 294 可能塌落。第四 PR 图案 294 的台阶高度可能被缩减，或者第四 PR 图案 294 的台阶因诸如塌落的变形而变得平缓。因此，通过 CVD 法形成的钝化层可能不间断地覆盖基板 200 的整个表面，并且在后续剥离工艺期间，用于第四 PR 图案 294 的脱模溶液可能不渗入钝化层。结果，通过 CVD 法形成的钝化层可能在后续剥离工艺中造成劣化，如不希望的残留的第四 PR 图案 294 和钝化层。而且，不希望的残留第四 PR 图案 294 在后续工艺中可能与液晶材料发生反应，致使 LCD 装置的显示质量降低。

为了解决通过 CVD 法形成的钝化层的上述问题，通过溅射法形成本发明的第二实施方式的钝化层 258a。因为是在低于大约 $150\text{ }^\circ\text{C}$ 的温度下形成通过溅射法形成的钝化层 258a，所以第四 PR 图案 294 没有变形并

且没有塌落。另外，可以将通过溅射法形成的钝化层 258a 应用于包括诸如塑料的柔性材料的基板。因为没有改变第四 PR 图案 294 的高度和形状，所以钝化层 258a 没有不间断地覆盖基板 200 的整个表面。而是，钝化层 258a 因台阶而在第四 PR 图案 294 的边界处断开。结果，第四 PR 图案 294 上的钝化层 258a 的一部分没有连接至钝化层 258a 的其它部分而是与钝化层 258a 的其它部分分开。

在图 6M 中，将脱模溶液施加于具有钝化层 258a 的基板 200。例如，脱模溶液可以包括用于光刻胶材料的脱模剂。脱模溶液渗入第四 PR 图案 294 的底表面，并且将钝化层 258a 在第四 PR 图案 294 上的部分连同第四 PR 图案 294 一起去除。结果，将钝化层 258a 的其它部分保留，以形成钝化图案 258，并且在剥离工艺之后暴露出像素电极图案 272a、公共电极图案 260b、选通接点端子图案 254a 以及数据接点端子图案 264a。接下来，利用钝化图案 258 作为刻蚀掩模去除像素电极图案 272a 的不透明导电材料层 275、公共电极图案 260b 的不透明导电材料层 275、选通接点端子图案 254a 的不透明导电材料层 275 以及数据接点端子图案 264a 的不透明导电材料层 275，以形成像素电极 272、公共电极 260、选通接点端子 254 以及数据接点端子 264。

像素电极 272 包括延伸部 272b、多个呈条状的垂直部 272c、以及连接部 272d。延伸部 272b 从漏极 234 的透明导电材料层 270a 起延伸，并且多个垂直部 272c 从延伸部 272b 起垂直地延伸。连接部 272d 连接多个垂直部 272c。而且，在像素区 P 中形成包括多个垂直部 260a 的公共电极 260。多个垂直部 260a 中的每一个都呈条状。公共电极 260 的多个垂直部 260a 通过公共接触孔 CMH 连接至公共线 250。在像素区 P 中，公共电极 260 的多个垂直部 260a 与像素电极 272 的多个垂直部 272c 交替。

因此，在通过三个掩模工艺制造的根据本发明第二实施方式的阵列基板中，因为数据线 230、源极 232 以及漏极 234 覆盖有钝化图案 258，所以防止了因微粒而造成的劣化，并且改善了 LCD 装置的可靠性。另外，数据线 230、源极 232 以及漏极 234 中的每一个都包括不透明导电材料层 275 和透明导电材料层 270a，而像素电极 272、公共电极 260、选通接点

端子 254 以及数据接点端子 264 中的每一个都包括透明导电材料层 270a。

像素电极 272 的连接部 272d 与公共线 250 交叠以限定存储电容器 Cst, 该存储电容器 Cst 包括公共线 250 的交叠部分作为第一电容器电极、像素电极 272 的连接部 272d 的交叠部分作为第二电容器电极, 并包括作为介电层的栅绝缘层 245。因为仅将相对薄的栅绝缘层 245 用作介电层, 所以存储电容器 Cst 的电容被最大化, 而存储电容器 Cst 的面积被最小化。

在根据本发明第二实施方式的阵列基板中, 因为 TFT 的半导体层在栅极之内呈岛状, 所以改进了 TFT 的电学性质, 并且增加了孔径比。另外, 因为数据线、源极以及漏极覆盖有钝化图案, 所以改进了 LCD 装置的可靠性。而且, 因为通过溅射法形成钝化图案, 所以最小化了剥离工艺中的劣化。而且, 因为像素电极和公共电极是交替地形成以在像素区中呈条状, 所以脱模溶液容易地渗透并且进一步改进了剥离工艺。

图 7 是示出根据本发明第三实施方式的液晶显示装置用阵列基板的示意平面图, 图 8 是沿图 7 的 VIII-VIII 线截取的示意截面图。在根据本发明第三实施方式的液晶显示装置用阵列基板中, 因为公共电极和像素电极在像素区中彼此交替, 所以更有效地执行了剥离工艺。另外, 因为公共电极和像素电极中的每一个都具有由不透明导电材料制成的单层结构, 所以进一步改善了对比度。

在图 7 和 8 中, 在基板 300 上形成有选通线 320、栅极 325、选通接点 352 以及公共线 350。栅极 325 从选通线 320 起延伸, 并且选通接点 352 形成在选通线 320 的一端处。公共线 350 和选通线 320 平行且分隔开。而且, 在基板 300 上形成有数据线 330、源极 332、漏极 334 以及数据接点 362。数据线 330 与选通线 320 交叉以限定像素区 P。源极 332 从数据线 330 起延伸, 并且漏极 334 与源极 332 分隔开。源极 332 呈 U 形, 而漏极 334 具有与 U 形对应的条状。数据线 330、源极 332 以及漏极 334 中的每一个都包括具有第一不透明导电材料层 370a 和第二不透明导电材料层 375 的双层结构。第一不透明导电材料层 370a 包括钼 (Mo) 和诸如钼钛合金 (MoTi) 的钼合金中的一种, 而第二不透明导电材料层 375 包括铜 (Cu)、铝 (Al)、诸如铝钨合金 (AlNd) 的铝 (Al) 合金以及铬 (Cr)

中的一种。

数据接点 362 形成在数据线 330 的一端处。选通接点 352 和数据接点 362 由相同材料形成在同一层上。选通接点 352 上的选通接点端子 354 通过选通接点接触孔 CH8 连接至选通接点 352，而数据接点 362 上的数据接点端子 364 通过数据接点接触孔 CH9 连接至数据接点 362。选通接点端子 354 和数据接点端子 364 包括第一不透明导电材料 370a。

薄膜晶体管 (TFT) T 连接至选通线 320 和数据线 330。TFT T 包括栅极 325、半导体层 343，源极 332 以及漏极 334。半导体层 343 形成在栅极 325 上方，并且源极 332 和漏极 334 接触该半导体层 343。半导体层 343 包括由本征非晶硅 (a-Si:H) 制成的有源层 340 和由掺杂非晶硅 (n+a-Si:H) 制成的欧姆接触层 341。因为利用和用于数据线 330、数据接点 362、源极 332 以及漏极 334 的掩模不同的掩模形成了半导体层 343，所以半导体层 343 呈岛状并且设置在栅极 325 之内。结果，TFT T 的半导体层 343 没有暴露于来背光单元 (未示出) 的光，从而在 TFT T 中没有生成光电流。因此，防止了因光电流而造成的 TFT T 的电学性质的劣化。

因为将第一不透明导电材料层 370a 形成在由源极 332 和漏极 334 制成的双层结构中的不透明导电材料层 375 之下，所以第一不透明导电材料层 370a 可以直接接触欧姆接触层 341。因为第一不透明导电材料层 370a 不具有比欧姆接触层 341 相对高得多的逸出功，所以欧姆接触层 341 与源极 332 和漏极 334 之间的逸出功差相对不大。结果，TFT T 可以具有源极 332 和漏极 334 的相对低的接触电阻，从而可以省略源极 332 和漏极 334 与欧姆接触层 341 之间的缓冲金属层。

暴露出源极 332 与漏极 334 之间的有源层 340，以限定用于电流流动的沟道区 ch。通过诸如溅射法的物理汽相淀积 (PVD) 法和剥离法在数据线 330、源极 332 以及漏极 334 上形成钝化图案 358。在像素区 P 中形成有连接至漏极 334 的像素电极 372。像素电极 372 包括延伸部 372b、多个呈条状的垂直部 372c、以及连接部 372d。延伸部 372b 从漏极 334 起延伸，并且多个垂直部 372c 从延伸部 372b 起垂直地延伸。连接部 372d 连接多个垂直部 372c。而且，在像素区 P 中形成有包括多个垂直部 360a

的公共电极 360。多个垂直部 360a 中的每一个都呈条状。公共电极 360 的多个垂直部 360a 通过公共接触孔 CMH 连接至公共线 350。公共电极 360 的多个垂直部 360a 在像素区 P 中和像素电极 372 的多个垂直部 372c 交替。

这里，公共电极 360 和像素电极 372 中的每一个都具有由第一不透明导电材料层 370a 制成的单层结构，从而可以减小旋错（disclination）。例如，由钼钛合金（MoTi）制成的第一不透明导电材料层 370a 可以具有大约 300 Å 的厚度，而由铜（Cu）制成的第二不透明导电材料层 370b 可以具有大约 2000 Å 的厚度。总厚度大约 2300 Å 的台阶差可以造成 LCD 装置中的旋错。由于台阶差而引起液晶分子的旋转方向不同从而可能出现旋错。即，当公共电极 360 和像素电极 372 之间感生电场时，第一区域中的液晶分子可能向着一方向旋转，而第二区域中的液晶分子由于台阶差可能向着另一方向旋转。在第一区域和第二区域之间可能有边界。因此，在显示的图像中可能会导致旋错。然而，在具有图 7 和 8 中的阵列基板的 LCD 装置中，因为公共电极 360 和像素电极 372 可以具有与第一不透明导电材料层 370a 对应的大约 300 Å 的总厚度，所以减小了总厚度上的台阶差，并且防止了因台阶差而造成的旋错。

像素电极 372 的连接部 372d 与公共线 350 交叠以限定存储电容器 Cst，该存储电容器 Cst 包括公共线 320 的交叠部分作为第一电容器电极并包括像素电极 372 的交叠部分作为第二电容器电极。

通过三个掩模工艺制造图 7 和 8 中的阵列基板，并且半导体层 343 在栅极 325 之内呈岛状。而且，利用剥离工艺对通过溅射法形成的钝化层 358a 进行构图，以形成钝化图案 358。而且，因为像素电极和公共电极在像素区中呈条状，所以扩大了脱模溶液的渗透面积，并且获得了剥离工艺的优良结果。因为像素电极 372 和公共电极 360 中的每一个都具有由第一不透明导电材料层 370a 制成的单层结构，所以减小了旋错和黑图像的亮度，并且改善了 LCD 装置的对亮度。

图 9 是示出根据本发明第四实施方式的液晶显示装置用阵列基板的示意平面图。

在图 9 中, 选通线 420、栅极 425 和公共线 450 形成在基板 400 上。选通线 420 沿着第一方向延伸。栅极 425 可以是选通线 420 的一部分。公共线 450 设置在相邻的栅极 420 之间。公共线 450 包括第一部分 450a、第二部分 450b 和第三部分 450c。第一部分 450a 和第三部分 450c 沿着第一方向延伸, 第二部分 450b 沿着与第一方向正交的第二方向延伸。第一部分 450a 和第三部分 450c 与选通线 420 平行并与选通线 420 分隔开。第二部分 450b 可以包括两部分, 这两部分中的每一部分都连接第一部分 450a 和第三部分 450c。此外, 数据线 430、源极 432 和漏极 434 形成在基板 400 上。数据线 430 沿着第二方向延伸并与选通线 420 交叉以限定像素区 P。源极 432 从数据线 430 起延伸, 并且漏极 434 与源极 432 分隔开。源极 432 呈 U 形并且漏极 434 具有与 U 形对应的条状。如先前实施方式所述, 数据线 430、源极 432 和漏极 434 中的每一个都包括具有透明导电金属材料层 (未示出) 和不透明导电材料层 (未示出) 的双层结构。

薄膜晶体管 (TFT) T 连接到选通线 420 和数据线 430。TFT T 包括栅极 425、半导体层、源极 432 和漏极 434。半导体层形成在栅极 425 上方, 并且源极 432 和漏极 434 接触该半导体层。半导体层包括由本征非晶硅 (a-Si:H) 制成的有源层 440 和由掺杂非晶硅 (n+a-Si:H) 制成的欧姆接触层 (未示出)。因为半导体层是利用与用于数据线 430、源极 432 以及漏极 434 的掩模不同的掩模形成, 所以半导体层呈岛状并且其边界设置在栅极 425 之内。结果, TFT 的半导体层没有暴露于来自背光单元 (未示出) 的光, 从而在 TFT 中没有生成光电流。因此, 防止了因光电流而造成的 TFT 的电学性质的劣化。尽管图中未示出, 但是在源极 432 和漏极 434 中的每一个和欧姆接触层之间还形成有缓冲金属层以减小接触电阻从而获得欧姆接触。

在源极 432 和漏极 434 之间暴露出有源层 440 以限定用于电流流动的沟道区。

尽管图中未示出, 但是通过诸如溅射法的物理汽相淀积 (PVD) 法形成有钝化层并利用剥离法对钝化层进行构图以在数据线 430、源极 432 以及漏极 434 上形成钝化图案。

连接到漏极 434 的像素电极 472 形成在像素区 P 中。像素电极 472 包括延伸部 472b 和多个呈条状的垂直部 472c。延伸部 472b 从漏极 434 起延伸, 多个垂直部 472c 沿着第二方向从延伸部 472b 延伸。延伸部 472b 与公共线 450 的第三部分 450c 交叠以形成存储电容器 Cst。此外, 公共电极 460 形成在像素区 P 中。公共电极 460 包括连接部 460a 和多个垂直部 460b。连接部 460a 与公共线 450 的第一部分 450a 交叠。连接部 460a 通过公共接触孔 CMH 连接到公共线 450 的第一部分 450a。多个垂直部 460b 沿着第二方向从连接部 460a 延伸。多个垂直部 460b 中的每一个都呈条状。公共电极 460 的多个垂直部 460b 在像素区 P 中与像素电极 472 的多个垂直部 472c 交替。

像素电极 472 和公共电极 460 中的每一个都包括透明导电材料层。公共电极 460 的垂直部 460b、像素电极 472 的垂直部 472c、公共线 450 的第二部分 450b、以及数据线 430 在像素区 P 的中部实质上弯曲以形成多域 (multi-domain)。

通过与先前实施方式类似的三个掩模工艺制造图 9 中的阵列基板, 并且半导体层在栅极 425 内呈岛状。并且, 利用剥离工艺对通过溅射法形成的钝化层构图以形成钝化图案。此外, 由于像素电极和公共电极在像素区中呈条状, 因此扩大了脱模溶液的渗透面积, 并获得了剥离工艺的优良结果。

显然, 对于本领域技术人员而言, 在不脱离本发明的精神或范围的情况下可以对本发明的液晶显示装置用驱动电路和及其驱动方法作出各种修改和变型。因而, 本发明旨在涵盖落在所附权利要求及其等同物范围内的对本发明的修改和变型。

本申请要求 2007 年 7 月 20 日提交的韩国专利申请 No. 2007-0073047 的优先权, 通过引用将其全部内容合并于此。




图 1
(现有技术)




图 2A
(现有技术)




图 2B
(现有技术)




图 2C
(现有技术)




图 2D
(现有技术)




图 2E
(现有技术)




图 2F
(现有技术)




图 2G
(现有技术)




图 2H
(现有技术)




图 3




图 4A




图 4B




图 4D




图 4G




图 4H




图 4J




图 4K




图 4L




图 4M




图 5




图 6A




图 6B




图 6C




图 6E




图 6F




图 6G




图 6H




图 6J




图 7




图 8




图 9

专利名称(译)	用于液晶显示装置的阵列基板及其制造方法		
公开(公告)号	CN101349844A	公开(公告)日	2009-01-21
申请号	CN200710300840.X	申请日	2007-12-29
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	林周洙 金焕 金孝昱 林柄昊		
发明人	林周洙 金焕 金孝昱 林柄昊		
IPC分类号	G02F1/1362 H01L27/12 G02F1/1343 H01L21/84 H01L21/00 G03F7/00 H01L29/786 G02F1/1345 G02F1/1368 H01L21/336		
CPC分类号	G02F2001/136231 G02F1/13458 G02F1/1368		
代理人(译)	李辉		
优先权	1020070073047 2007-07-20 KR		
其他公开文献	CN101349844B		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及用于液晶显示装置的阵列基板及其制造方法。一种用于液晶显示装置的阵列基板，该阵列基板包括：基板；所述基板上的选通线；与所述选通线交叉以限定像素区的数据线；连接至所述选通线和所述数据线的薄膜晶体管，该薄膜晶体管包括连接至所述选通线的栅极、其边界位于所述栅极之内的半导体层、连接至所述数据线的源极以及与所述源极分隔开的漏极；覆盖所述数据线和所述薄膜晶体管的钝化图案；以及从所述漏极起延伸的像素电极。

