

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6914239号
(P6914239)

(45) 発行日 令和3年8月4日 (2021. 8. 4)

(24) 登録日 令和3年7月15日 (2021. 7. 15)

(51) Int. Cl.

F I

G 0 9 G 3 / 3 2 3 3 (2016. 01)

G 0 9 G 3 / 3 2 3 3

G 0 9 G 3 / 2 0 (2006. 01)

G 0 9 G 3 / 2 0 6 7 0 A

H 0 1 L 5 1 / 5 0 (2006. 01)

G 0 9 G 3 / 2 0 6 2 4 B

H 0 1 L 2 7 / 3 2 (2006. 01)

G 0 9 G 3 / 2 0 6 8 0 G

H 0 5 B 3 3 / 1 4 A

請求項の数 9 (全 12 頁) 最終頁に続く

(21) 出願番号 特願2018-500693 (P2018-500693)
 (86) (22) 出願日 平成29年6月20日 (2017. 6. 20)
 (65) 公表番号 特表2020-503534 (P2020-503534A)
 (43) 公表日 令和2年1月30日 (2020. 1. 30)
 (86) 国際出願番号 PCT/CN2017/089214
 (87) 国際公開番号 WO2018/120679
 (87) 国際公開日 平成30年7月5日 (2018. 7. 5)
 審査請求日 令和2年6月5日 (2020. 6. 5)
 (31) 優先権主張番号 201611247392.7
 (32) 優先日 平成28年12月29日 (2016. 12. 29)
 (33) 優先権主張国・地域又は機関
 中国 (CN)

(73) 特許権者 510280589
 京東方科技集團股▲ふん▼有限公司
 BOE TECHNOLOGY GROU
 P CO., LTD.
 中華人民共和國100015北京市朝陽區
 酒仙橋路10號
 No. 10 Jiuxianqiao R
 d., Chaoyang Distric
 t, Beijing 100015, CH
 I NA
 (74) 代理人 100108453
 弁理士 村山 靖彦
 (74) 代理人 100110364
 弁理士 実広 信哉

最終頁に続く

(54) 【発明の名称】 画素回路、画素の駆動方法及び表示装置

(57) 【特許請求の範囲】

【請求項 1】

発光素子と、発光素子を駆動して発光させるために用いられる駆動ユニットとを含む画素回路において、

短絡制御ユニット及び発光制御ユニットとをさらに含み、

短絡制御ユニットは、発光素子と発光制御ユニットとの間に接続されて、発光素子の入力端子信号を取得するために用いられ、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、

発光制御ユニットは短絡制御ユニットに接続され、且つ駆動ユニットと発光素子との間に直列に配置され、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するために用いられ、

前記短絡制御ユニットは、直列に接続された短絡保護部とプリチャージ部とを含み、

発光素子の動作段階において、前記発光素子の入力端子信号が閾値より低い場合、前記短絡保護部は、前記発光制御ユニットをオフに制御し、

発光素子の非動作段階において、前記プリチャージ部は、前記発光制御ユニットをオンに制御する、

ことを特徴とする画素回路。

【請求項 2】

前記発光素子の入力端子は発光制御ユニットの出力端子と、短絡制御ユニットの入力端子に接続され、前記発光素子の出力端子は第2の電源端子に接続され、

10

20

前記駆動ユニットの入力端子は第 1 の電源端子に接続され、前記駆動ユニットの出力端子は発光制御ユニットの入力端子に接続され、

前記短絡制御ユニットの出力端子は発光制御ユニットの制御端子に接続される、
ことを特徴とする請求項 1 に記載の画素回路。

【請求項 3】

前記短絡保護部は、第 4 のトランジスタと第 5 のトランジスタとを含み；

前記第 4 のトランジスタの制御電極は第 1 の制御線に接続され、前記第 4 のトランジスタの第 1 の電極は第 5 のトランジスタの第 2 の電極とプリチャージ部に接続され、前記第 4 のトランジスタの第 2 の電極は第 2 の制御線に接続され、前記第 5 のトランジスタの制御電極は発光制御ユニットと発光素子に接続され、前記第 5 のトランジスタの第 1 の電極は第 3 の制御線に接続される、

10

ことを特徴とする請求項 1 に記載の画素回路。

【請求項 4】

前記プリチャージ部は、第 6 のトランジスタと、第 7 のトランジスタと、第 8 のトランジスタと、第 2 のキャパシタとを含み、

前記第 2 のキャパシタの第 1 の端子は発光制御ユニットと、第 6 のトランジスタの第 1 の電極に接続され、前記第 2 のキャパシタの第 2 の端子は第 8 のトランジスタの第 2 の電極と、第 7 のトランジスタの第 1 の電極に接続され、

前記第 8 のトランジスタの制御電極は第 8 の制御線に接続され、前記第 8 のトランジスタの第 1 の電極は短絡保護部に接続され、

20

前記第 7 のトランジスタの制御電極は第 5 の制御線に接続され、第 7 のトランジスタの第 2 の電極は第 7 の制御線に接続され、

前記第 6 のトランジスタの制御電極は第 4 の制御線に接続され、第 6 のトランジスタの第 2 の電極は第 6 の制御線に接続される、

ことを特徴とする請求項 1 に記載の画素回路。

【請求項 5】

前記第 4 のトランジスタと、第 5 のトランジスタとは同一のアスペクト比を有し、同一の閾値電圧を有している、

ことを特徴とする請求項 3 に記載の画素回路。

【請求項 6】

30

前記発光制御ユニットは第 3 のトランジスタを含み、

前記第 3 のトランジスタの制御電極は短絡制御ユニットに接続され；

前記第 3 のトランジスタの第 1 の電極は駆動ユニットに接続され、前記第 3 のトランジスタの第 2 の電極は発光素子に接続される、

ことを特徴とする請求項 1 ~ 5 のいずれか 1 項に記載の画素回路。

【請求項 7】

前記駆動ユニットは、第 1 のトランジスタと、第 2 のトランジスタと、第 1 のキャパシタとを含み、

前記第 1 のトランジスタの制御電極はゲート線に接続され、前記第 1 のトランジスタの第 1 の電極はデータ線に接続され、前記第 1 のトランジスタの第 2 の電極は第 1 のキャパシタの第 1 の端子と第 2 のトランジスタの制御電極に接続され、

40

前記第 2 のトランジスタの第 1 の電極は第 1 の電源端子と第 1 のキャパシタの第 2 の端子に接続され、前記第 2 のトランジスタの第 2 の電極は発光制御ユニットに接続される、

ことを特徴とする請求項 1 ~ 6 のいずれか 1 項に記載の画素回路。

【請求項 8】

請求項 1 ~ 7 のいずれか 1 項に記載の画素回路を含む表示装置。

【請求項 9】

請求項 1 ~ 7 のいずれか 1 項に記載の画素回路を用いた画素の駆動方法。

【発明の詳細な説明】

【技術分野】

50

【 0 0 0 1 】

本出願は、2016年12月29日に出願され、出願番号が201611247392.7であって、発明名称が“画素回路、画素の駆動方法及び表示装置”である中国特許出願に基づき優先権を主張し、当該中国特許出願の内容の全ては本願に援用される。

本発明は、表示技術分野に属し、特に、画素回路、画素の駆動方法及び表示装置に関する。

【 背景技術 】

【 0 0 0 2 】

アクティブマトリックスの有機発光ダイオードパネル (Active Matrix Organic Light Emitting Diode、AMOLED) の適用はますます広がっている。AMOLEDの画素表示素子は、有機発光ダイオード (Organic Light-Emitting Diode、OLED) であり、AMOLEDの発光は、薄膜トランジスタを駆動して飽和状態で駆動電流を発生させ、当該駆動電流がOLEDを駆動して発光させることにより実現される。

10

【 0 0 0 3 】

本発明者は、従来技術に少なくとも以下の問題があることを見出した。OLED画素回路において、陰陽極の間の各膜層が薄いため、陰陽極の短絡が発生しやすい。また、製造過程において、プロセスが複雑であり、膜層に異物がある場合、又は穴開け、クライミングなどプロセスへの制御がよくできなかった場合、当該部位の発光膜層が薄くなり、OLED陰陽極の間の抵抗が小さくなって、短絡が発生される。ある画素の陰陽極に短絡が発生された場合、この画素は発光できず、当該部位に黒点が現れる。同時に、大きな電流がこの画素に流れ、周辺の画素の発光に影響を与える。このため、陰陽極の間の短絡は表示品質に重大な影響を与え、表示品質を確保するためには、このような不良画素を除去して、陰陽極の間の短絡により発生される大電流を抑制する必要がある。従来技術においては、このような黒点画素を探して、レーザーアブレーションによりこの画素を破壊するため、プロセスが複雑である。

20

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 4 】

本発明は、従来技術においてOLED画素の陰陽極の間に短絡が発生して周辺の画素に影響を与え、表示品質に影響を与えるという問題に鑑みてなされ、画素回路、画素駆動方法及び表示装置を提供することをその目的とする。

30

【 課題を解決するための手段 】

【 0 0 0 5 】

上記目的を達成するために、本発明は以下の技術案を採用する。即ち、本発明によれば、画素回路を提供し、

発光素子と、発光素子を駆動して発光させるために用いられる駆動ユニットとを含む画素回路において、

短絡制御ユニット及び発光制御ユニットをさらに含み、

短絡制御ユニットは、発光素子と発光制御ユニットとの間に接続されて、発光素子の入力端子信号を取得するために用いられ、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、

40

発光制御ユニットは短絡制御ユニットに接続され、且つ駆動ユニットと発光素子との間に直列に配置され、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するために用いられる。

【 0 0 0 6 】

好ましくは、前記発光素子の入力端子は発光制御ユニットの出力端子と、短絡制御ユニットの入力端子に接続され、前記発光素子の出力端子は第2の電源端子に接続され、

前記駆動ユニットの入力端子は第1の電源端子に接続され、前記駆動ユニットの出力端子は発光制御ユニットの入力端子に接続され、

50

前記短絡制御ユニットの出力端子は発光制御ユニットの制御端子に接続される。

【 0 0 0 7 】

好ましくは、前記短絡制御ユニットは、直列に接続された短絡保護部とプリチャージ部を含み、

発光素子の動作段階において、前記発光素子の入力端子信号が閾値より低い場合に、前記短絡保護部は、前記発光制御ユニットをオフに制御し、

発光素子の非動作段階において、前記プリチャージ部は、前記発光制御ユニットをオンに制御する。

【 0 0 0 8 】

好ましくは、前記短絡保護部は、第4のトランジスタと第5のトランジスタとを含み、前記第4のトランジスタの制御電極は第1の制御線に接続され、前記第4のトランジスタの第1の電極は第5のトランジスタの第2の電極とプリチャージ部に接続され、前記第4のトランジスタの第2の電極は第2の制御線に接続され、前記第5のトランジスタの制御電極は発光制御ユニットと発光素子に接続され、前記第5のトランジスタの第1の電極は第3の制御線に接続される。

10

【 0 0 0 9 】

好ましくは、前記プリチャージ部は、第6のトランジスタと、第7のトランジスタと、第8のトランジスタと、第2のキャパシタとを含み、

前記第2のキャパシタの第1の端子は発光制御ユニットと、第6のトランジスタの第1の電極に接続され、前記第2のキャパシタの第2の端子は第8のトランジスタの第2の電極と、第7のトランジスタの第1の電極に接続され、

20

前記第8のトランジスタの制御電極は第8の制御線に接続され、前記第8のトランジスタの第1の電極は短絡保護部に接続され、

前記第7のトランジスタの制御電極は第5の制御線に接続され、第7のトランジスタの第2の電極は第7の制御線に接続され、

前記第6のトランジスタの制御電極は第4の制御線に接続され、第6のトランジスタの第2の電極は第6の制御線に接続される。

【 0 0 1 0 】

好ましくは、前記第4のトランジスタと、第5のトランジスタとは、同一のアスペクト比を有し、同一の閾値電圧を有している。

30

【 0 0 1 1 】

好ましくは、前記発光制御ユニットは第3のトランジスタを含み、前記第3のトランジスタの制御電極は短絡制御ユニットに接続され、前記第3のトランジスタの第1の電極は駆動ユニットに接続され、前記第3のトランジスタの第2の電極は発光素子に接続される。

好ましくは、前記駆動ユニットは第1のトランジスタと、第2のトランジスタと、第1のキャパシタとを含み、

前記第1のトランジスタの制御電極はゲート線に接続され、前記第1のトランジスタの第1の電極はデータ線に接続され、前記第1のトランジスタの第2の電極は第1のキャパシタの第1の端子と第2のトランジスタの制御電極に接続され、

40

前記第2のトランジスタの第1の電極は第1の電源端子と第1のキャパシタの第2の端子に接続され、前記第2のトランジスタの第2の電極は発光制御ユニットに接続される。

【 0 0 1 2 】

さらに、本発明は、表示装置を提供し、当該表示装置は上記画素回路を含む。

【 0 0 1 3 】

さらに、本発明は、上記画素回路を用いた画素の駆動方法を提供し、当該画素の駆動方法は、

発光素子の動作段階において、駆動ユニットが発光素子を駆動して発光させるステップと、

短絡制御ユニットは、発光素子の入力端子信号を取得し、且つ発光素子の入力端子信号

50

に従って短絡制御信号を出力し、発光制御ユニットは、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するステップと、を含む。

好ましくは、短絡制御ユニットは直列に接続された短絡保護部とプリチャージ部を含み、前記画素の駆動方法は、

発光素子の非動作段階において、プリチャージ部が、発光制御ユニットをオンに制御するステップと、をさらに含む。

【発明の効果】

【0014】

本発明の画素回路は、発光素子と、駆動ユニットと、短絡制御ユニットと、発光制御ユニットとを含み、ここで、短絡制御ユニットは、発光素子と発光制御ユニットとの間に接続されて、発光素子の入力端子信号を取得するために用いられ、且つ発光素子の入力端子信号に従って短絡制御信号を出力し；発光制御ユニットは短絡制御ユニットに接続され、且つ駆動ユニットと発光素子との間に直列に配置され、短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するために用いられる。レーザアブレーション方法と比較して、本発明の画素回路は簡単で制御が容易であり、レーザアブレーションデバイスをさらに追加する必要がない。

10

【図面の簡単な説明】

【0015】

【図1】本発明の実施例1に係る画素回路の構成の模式図である。

【図2】本発明の実施例2に係る画素回路の構成の模式図である。

20

【図3】本発明の実施例2に係る画素回路の構成の模式図である。

【図4】本発明の実施例2に係る画素回路のシーケンス図である。

【発明を実施するための形態】

【0016】

当業者に、本発明の趣旨をより良く理解させるために、以下、図面に基づき本発明の実施形態を詳細に説明する。

【0017】

実施例1

本実施例によれば、画素回路を提供し、図1に示すように、発光素子1と発光素子を駆動して発光させるために用いられる駆動ユニット2とを含む画素回路において、短絡制御ユニット3及び発光制御ユニット4をさらに含み、ここで、短絡制御ユニット3は、発光制御ユニット4と発光素子1との間に接続されて、発光素子1の入力端子信号を取得するために用いられ、且つ発光素子1の入力端子信号に従って短絡制御信号を出力し；発光制御ユニット4は短絡制御ユニット3に接続され、且つ駆動ユニット2と発光素子1との間に直列に配置されて、短絡制御信号に従って駆動ユニット2と発光素子1の接続ブランチのオン/オフを制御するために用いられる。詳しくは、発光素子1の入力端子は、発光制御ユニット4の出力端子と、短絡制御ユニット3の入力端子に接続され、発光素子1の出力端子は第2の電源端子VSSに接続され；前記駆動ユニット2の入力端子は第1の電源端子VDDに接続され、前記駆動ユニット2の出力端子は発光制御ユニット4の入力端子に接続され；前記短絡制御ユニット3の出力端子は発光制御ユニット4の制御端子に接続される。

30

40

【0018】

本実施例の画素回路において、発光素子1はメグオームレベルの回路として画素回路において直列に接続され、短絡が発生した場合に、発光素子1の抵抗が低下し、ひいては0まで低下し、発光素子の入力端子信号即ち陽極の電位が低下されて、第2の電源端子VSSの電圧に近づき、短絡制御ユニット3はこの発光回路において直列に接続された発光制御ユニット4のスイッチをオフに制御して、短絡保護を行う。レーザアブレーション方法と比較して、本発明の画素回路は簡単で、制御が容易であり、レーザアブレーションデバイスをさらに追加する必要がない。

【0019】

50

実施例 2

本実施例は、画素回路を提供し、図 2 に示すように、発光素子 1 と、駆動ユニット 2 と、短絡制御ユニット 3 と、発光制御ユニット 4 とを含み、ここで、短絡制御ユニット 3 は直列に接続された短絡保護部 3 1 とプリチャージ部 3 2 とを含む。詳しくは、発光素子 1 は発光制御ユニット 4 と、短絡制御ユニット 3 と第 2 の電源端子 V S S に接続され；前記駆動ユニット 2 は第 1 の電源端子 V D D と発光制御ユニット 4 に接続され、発光素子 1 を駆動して発光させるために用いられ；前記短絡制御ユニット 3 は発光素子 1 と発光制御ユニット 4 に接続され；前記発光制御ユニット 4 は発光素子 1 と、駆動ユニット 2 と短絡制御ユニット 3 に接続される。ここで、発光素子 1 の動作段階において、前記発光素子 1 の陽極電位が閾値より低い場合に、前記短絡保護部 3 1 は、前記発光制御ユニット 4 を制御してオフにさせ；発光素子の非動作段階において、前記プリチャージ部 3 2 は、前記発光制御ユニット 4 を制御してオンにさせる。

10

【 0 0 2 0 】

本実施例において、第 1 の電源端子 V D D は動作電圧を提供するために用いられ、第 2 の電源端子 V S S は基準電圧を提供するために用いられる。ここで、通常に、第 1 の電源端子 V D D のレベルが高く、これを陽極とすることができ；第 2 の電源端子 V S S のレベルが低く、これを陰極とすることができる。

【 0 0 2 1 】

なお、本実施例における発光素子 1 は、従来技術において L E D (L i g h t E m i t t i n g D i o d e、発光ダイオード) または O L E D (O r g a n i c L i g h t E m i t t i n g D i o d e、有機発光ダイオード) を含む電流駆動の発光素子であってもよいし、本実施例において、O L E D を例に挙げて説明する。

20

【 0 0 2 2 】

図 3 に示すように、本実施例の好適な実施形態として、駆動ユニット 2 は第 1 のトランジスタ Q 1 と、第 2 のトランジスタ Q 2 と、第 1 のキャパシタ C 1 とを含み、

前記第 1 のトランジスタ Q 1 の制御電極はゲート線に接続され、前記第 1 のトランジスタ Q 1 の第 1 の電極はデータ線に接続され、前記第 1 のトランジスタ Q 1 の第 2 の電極は第 1 のキャパシタ C 1 の第 1 の端子と第 2 のトランジスタ Q 2 の制御電極に接続され、

前記第 2 のトランジスタ Q 2 の第 1 の電極は第 1 の電源端子と第 1 のキャパシタ C 1 の第 2 の端子に接続され、前記第 2 のトランジスタ Q 2 の第 2 の電極は発光制御ユニット 4 に接続される。

30

【 0 0 2 3 】

本実施例において、前記第 1 のトランジスタ Q 1 と、第 2 のトランジスタ Q 2 はいずれも P 型トランジスタである。

【 0 0 2 4 】

ここで、第 1 のトランジスタ Q 1 はスイッチトランジスタであり、第 2 のトランジスタ Q 2 は駆動トランジスタであり、第 1 のトランジスタ Q 1 のスイッチは、G a t e 端から印加された信号により制御される。

【 0 0 2 5 】

本実施例の好適な実施形態として、発光制御ユニット 4 は、第 3 のトランジスタ Q 3 を含み、前記第 3 のトランジスタ Q 3 の制御電極は短絡制御ユニット 3 に接続され、前記第 3 のトランジスタ Q 3 の第 1 の電極は駆動ユニット 2 に接続され、前記第 3 のトランジスタ Q 3 の第 2 の電極は発光素子 1 に接続される。

40

【 0 0 2 6 】

つまり、第 3 のトランジスタ Q 3 の制御電極は短絡制御ユニット 3 の出力によって制御され、これにより、O L E D 発光回路のオンとオフを制御する。

【 0 0 2 7 】

本実施例の好適な実施形態として、プリチャージ部 3 2 は第 6 のトランジスタ Q 6 と、第 7 のトランジスタ Q 7 と、第 8 のトランジスタ Q 8 と、第 2 のキャパシタ C 2 とを含み、

50

前記第2のキャパシタC2の第1の端子は発光制御ユニット4と、第6のトランジスタQ6の第1の電極に接続され、前記第2のキャパシタC2の第2の端子は第8のトランジスタQ8の第2の電極と、第7のトランジスタQ7の第1の電極に接続され、

前記第8のトランジスタQ8の制御電極は第8の制御線S8に接続され、前記第8のトランジスタQ8の第1の電極は短絡保護部31に接続され、

前記第7のトランジスタQ7の制御電極は第5の制御線S5に接続され、第7のトランジスタQ7の第2の電極は第7の制御線S7に接続され、

前記第6のトランジスタQ6の制御電極は第4の制御線S4に接続され、第6のトランジスタQ6の第2の電極は第6の制御線S6に接続される。

【0028】

10

本実施例の実施形態として、前記第6のトランジスタQ6と、第7のトランジスタQ7と、第8のトランジスタQ8はいずれもN型トランジスタであり、第3のトランジスタQ3はP型トランジスタである。

【0029】

このように、一つのフレームはAとBの二つの段階に分かれ、図4に示すように、A段階は発光素子1の非動作段階であり、Bは発光素子1の動作段階である。

【0030】

発光素子1の非動作段階Aにおいて、即ち、スイッチ信号端子にGate有効信号が到着する前に、第8制御信号S8は無効なレベル信号を入力し、第1のトランジスタQ1、第2のトランジスタQ2及び第8のトランジスタQ8はいずれもオフにさせ、第4の制御信号S4及び第5の制御信号S5は有効なレベル信号を入力して、Q6とQ7をオンにさせ、第6の制御信号S6と第7の制御信号S7はキャパシタの両端に伝送され、この場合、第2のキャパシタC2が充電されて、 $V_{S6} - V_{陽極1} < -V_{th3}$ となり、これにより、第6の制御信号S6のレベル値は第3のトランジスタQ3をオンにさせ、ここで、 $V_{陽極1}$ は非動作段階における発光ユニットの入力端子信号であり、即ち陽極信号であり、 V_{th3} は第3のトランジスタQ3の閾値電圧である。

20

【0031】

つまり、発光素子の非動作段階において第3のトランジスタQ3をオンにさせることにより、発光素子の初期の動作段階において、その入力信号ブランチのオン状態を確保して、発光信号が発光素子にスムーズに伝送され、短絡保護部31の誤判定を防止することができる。

30

【0032】

本実施例において、前記第6のトランジスタQ6と、第7のトランジスタQ7と、第8のトランジスタQ8と、第3のトランジスタQ3は他のタイプのトランジスタを選択してもよい。

【0033】

本実施例の好適な実施形態として、短絡保護部31は第4のトランジスタQ4と第5のトランジスタQ5を含み、前記第4のトランジスタQ4の制御電極は第1の制御線S1に接続され、前記第4のトランジスタQ4の第1の電極は第5のトランジスタQ5の第2の電極とプリチャージ部32に接続され、前記第4のトランジスタQ4の第2の電極は第2の制御線S2に接続され、前記第5のトランジスタQ5の制御電極は発光制御ユニット4と発光素子1に接続され、前記第5のトランジスタQ5の第1の電極は第3の制御線S3に接続される。

40

【0034】

好ましくは、前記第4のトランジスタQ4は、第5のトランジスタQ5と同一のアスペクト比を有し、同一の閾値電圧を有している。

【0035】

このように、発光素子1の動作段階Bにおいて、Gate有効信号が到着し、発光信号は第3のトランジスタQ3を介して発光素子に伝送され、発光素子が動作する。

【0036】

50

本実施例の第1の選択可能な実施形態として、

第3のトランジスタQ3はP型トランジスタであり、第4のトランジスタQ4と第5のトランジスタQ5はいずれもN型トランジスタであり、第1のトランジスタQ1と、第2のトランジスタQ2と、第4のトランジスタQ4と、第5のトランジスタQ5と、第8のトランジスタQ8はいずれもオン状態であり、第6のトランジスタQ6と、第7のトランジスタQ7はオフ状態である。

【0037】

第4のトランジスタQ4と、第5のトランジスタQ5とは同一のアスペクト比を有しているため、同一の閾値電圧 V_{th} を有している。第4のトランジスタQ4の制御電極は、第1の制御線S1の V_{S1} によって制御され、第4のトランジスタQ4の第2の電極は、第2の制御線S2の V_{S2} によって制御され、第5のトランジスタQ5の第1の電極は、第3の制御線S3の V_{S3} によって制御され、第5のトランジスタQ5の制御電極は、OLEDの陽極電圧 $V_{陽極}$ によって制御される。

10

【0038】

第2の制御線S2を接地し、 V_{S1} の設定値は、第4トランジスタQ4及び第5トランジスタQ5を飽和領域で動作させ、第4のトランジスタQ4と第5のトランジスタQ5のゲートとソースの電圧は V_{th} より大きく、ゲートとドレインの電圧は V_{th} より小さい必要があり、 $V_{S1} - V_{S2} = V_{th4}$ 、 $V_{S1} - V_{P1} = V_{th4}$ 、 $V_{陽極} - V_{P1} = V_{th5}$ 、 $V_{陽極} - V_{S3} = V_{th5}$ であり、 $V_{陽極}$ はこの時の発光素子の入力端子信号であり、即ち陽極電位であり、 V_{th4} と V_{th5} はそれぞれ第4のトランジスタQ4と第5のトランジスタQ5の閾値電圧である。

20

【0039】

Q4とQ5を流れる電流が同じであるため、

$$\frac{1}{2} \mu (W/L)_4 (V_{S1} - V_{P1} - V_{th4})^2 = \frac{1}{2} \mu (W/L)_5 (V_{陽極} - V_{S3} - V_{th5})^2$$
であり

ここで、 $(W/L)_4$ は第4のトランジスタのアスペクト比であり、 $(W/L)_5$ は第5のトランジスタのアスペクト比であり、また、 $(W/L)_4 = (W/L)_5$ であるため、

$V_{S1} - V_{P1} = V_{陽極} - V_{S3}$ になり、

このため、 $V_{陽極} = V_{S1} - V_{P1} + V_{S3}$ 、即ち $V_{陽極}$ は低下され、 V_{P1} は上昇される。

30

【0040】

キャパシタのブートストラップ作用により、 $V_{gate3} = V_{S6} - V_{S7} + V_{P1}$ 、 $V_{gate3} = V_{S6} - V_{S7} + V_{P1} = V_{S6} - V_{S7} + V_{S1} - V_{陽極} + V_{S3}$ になり、

発光素子1が正常に動作する場合に、 $V_{gate3} = V_{S6} - V_{S7} + V_{S1} - V_{陽極2} + V_{S3}$ になり、

$V_{陽極2}$ は、発光素子が正常に動作する際の陽極電圧値、即ち高レベル信号であり、この場合 $V_{gate3} - V_{陽極2} = V_{S6} - V_{S7} + V_{S1} - 2V_{陽極2} + V_{S3}$ は、低レベル信号であり、

40

$V_{gate3} - V_{陽極2} < -V_{th3}$ である場合、第3のトランジスタQ3はオンになる。

【0041】

発光素子1に短絡が発生した場合に、 $V_{gate3} = V_{S6} - V_{S7} + V_{S1} - V_{陽極3} + V_{S3}$ であり、

$V_{陽極3}$ は、発光素子の短絡の陽極電圧値、即ち低レベル信号であり、 V_{SS} に近づき、この場合 $V_{gate3} - V_{陽極3} = V_{S6} - V_{S7} + V_{S1} - 2V_{陽極3} + V_{S3}$ は高レベル信号であり、 $V_{gate3} - V_{陽極3} > -V_{th3}$ の場合、第3のトランジスタQ3はオフになる。

【0042】

50

本実施例の他の選択可能な実施形態として、

第3のトランジスタQ3と、第4のトランジスタQ4と、第5のトランジスタQ5は、他のタイプのトランジスタであってもよい。

【0043】

レーザアブレーション方法と比較して、本発明の画素回路は簡単で制御が容易であり、レーザアブレーションデバイスをさらに追加する必要はない。

【0044】

なお、本実施例における第1のトランジスタQ1、第2のトランジスタQ2、第3のトランジスタQ3、第4のトランジスタQ4、第5のトランジスタQ5、第6のトランジスタQ6、第7のトランジスタQ7、第8のトランジスタQ8は、それぞれ独立にポリシリコン薄膜トランジスタ、アモルファスシリコン薄膜トランジスタ、酸化物薄膜トランジスタ及び有機薄膜トランジスタから選ばれる。各トランジスタは、ゲート、ソース、ドレインという三つの電極を含み、ここで、ゲートは制御電極であり、ソースとドレインは通常に電流方向によって限定されが、構造の上で両者は相違点がない。このため、本実施例において第1の電極、第2の電極はそれぞれトランジスタのソースとドレインを指し、その中のどちらがソースであり、どちらがドレインであるかを限定するものではなく、それぞれ必要な位置に接続すればよい。

【0045】

実施例3

本実施例は、上記画素回路を用いた画素の駆動方法を提供し、本実施例の画素回路のシーケンスは図4に示すようである。前記画素の駆動方法は、

発光素子の動作段階において、駆動ユニットが、発光素子を駆動して発光させるステップと；短絡制御ユニットは、発光素子の入力端子信号を取得し、且つ発光素子の入力端子信号に従って短絡制御信号を出力し、発光制御ユニットは短絡制御信号に従って、駆動ユニットと発光素子の接続ブランチのオン/オフを制御するステップと、を含む。

【0046】

レーザアブレーション方法と比較して、本実施例の方法は簡単で制御が容易であり、レーザアブレーションデバイスをさらに追加する必要はない。

【0047】

さらに、短絡制御ユニットは直列に接続された短絡保護部とプリチャージ部を含み、前記画素の駆動方法は、

発光素子の非動作段階において、プリチャージ部が、発光制御ユニットをオンに制御するステップと、をさらに含む。

【0048】

実施例4

本実施例によれば、上記のいずれかに記載の画素回路を含む表示装置を提供する。前記表示装置は、電子ペーパー、OLEDパネル、携帯電話、タブレットPC、テレビ、ディスプレイ、ノート型パソコン、デジタルフォトフレーム、ナビゲータなど表示機能を有する任意の製品、又は部品であってもよい。

【0049】

上記の実施形態は、本発明の原理を説明するために採用した例示的な実施形態に過ぎず、本発明はこれに限定されるものではない。当業者にとって、本発明の趣旨及び実質的な内容を逸脱しない範囲内で種々の変形と改良を行うことができ、このような変形及び改良も本発明の保護範囲に含まれることは理解すべきのものである。

【符号の説明】

【0050】

- 1 発光素子
- 2 駆動ユニット
- 3 短絡制御ユニット
- 31 短絡保護部

10

20

30

40


50

3 2	プリチャージ部
4	発光制御ユニット
C 1	第 1 のキャパシタ
C 2	第 2 のキャパシタ
P 1	第 1 のノード
Q 1	第 1 のトランジスタ
Q 2	第 2 のトランジスタ
Q 3	第 3 のトランジスタ
Q 4	第 4 のトランジスタ
Q 5	第 5 のトランジスタ
Q 6	第 6 のトランジスタ
Q 7	第 7 のトランジスタ
Q 8	第 8 のトランジスタ ;
S 1	第 1 の制御線
S 2	第 2 の制御線
S 3	第 3 の制御線
S 4	第 4 の制御線
S 5	第 5 の制御線
S 6	第 6 の制御線
S 7	第 7 の制御線
S 8	第 8 の制御線
V D D	第 1 の電源端子
V S S	第 2 の電源端子


10

20


【圖 1】




【 図 3 】



【 図 2 】



【図 4】



フロントページの続き

(51)Int.Cl.

F I

H 0 1 L 27/32

(72)発明者 岳 ▲ハン▼

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 付 杰

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 ▲楊▼ 盛▲際▼

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 王 磊

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 ▲盧▼ ▲鵬▼程

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 ▲劉▼ 冬▲二▼

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 肖 ▲麗▼

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

(72)発明者 ▲陳▼ 小川

中華人民共和国 1 0 0 1 7 6 北京市▲経▼▲済▼技▲術▼▲開▼▲発▼区地▲澤▼路 9 号

審査官 塚本 丈二

(56)参考文献 中国特許出願公開第 1 0 1 2 7 6 5 2 8 (C N , A)

米国特許出願公開第 2 0 1 3 / 0 2 5 7 4 3 7 (U S , A 1)

(58)調査した分野(Int.Cl. , D B 名)

G 0 9 G 3 / 3 2 3 3

G 0 9 G 3 / 2 0

H 0 1 L 2 7 / 3 2

H 0 1 L 5 1 / 5 0