



## (19) 대한민국특허청(KR)

## (12) 등록특허공보(B1)

(51) 국제특허분류(Int. Cl.)

**G02F 1/1343** (2006.01) **G02F 1/1362** (2006.01) **G02F 1/1368** (2006.01)

(52) CPC특허분류

**GO2F 1/134336** (2013.01) **GO2F 1/136286** (2013.01)

(21) 출원번호10-2015-0089550

(22) 출원일자 **2015년06월24일** 

심사청구일자 **2020년06월12일** 

(65) 공개번호 **10-2017-0000850** 

(43) 공개일자 2017년01월04일

(56) 선행기술조사문헌

KR1020150060445 A\*

US20120075562 A1\*

\*는 심사관에 의하여 인용된 문헌

(45) 공고일자 2021년09월27일

(11) 등록번호 10-2305194

(24) 등록일자 2021년09월16일

(73) 특허권자

#### 삼성디스플레이 주식회사

경기도 용인시 기흥구 삼성로 1 (농서동)

(72) 발명자

#### 박형준

경기도 성남시 분당구 정자일로 80, 상록마을임광 아파트 406동 1204호 (정자동)

#### 이성영

경기도 화성시 동탄반석로 96, 솔빛마을경남아너 스빌아파트 404동 1002호 (반송동)

(뒷면에 계속)

(74) 대리인

특허법인가산

전체 청구항 수 : 총 19 항

심사관 : 박정근


#### (54) 발명의 명칭 **액정 표시 패널**

#### (57) 요 약

액정 표시 패널이 제공된다. 액정 표시 패널은, 제1 방향으로 연장되는 제1 게이트 배선 및 제2 게이트 배선, 제2 방향으로 연장되는 제1 데이터 배선 및 제2 데이터 배선, 상기 제1 및 제2 데이터 배선 사이에 배치되어, 상기 제2 방향으로 연장되는 기준 전압선, 상기 제1 및 제2 게이트 배선과, 상기 제1 및 제2 데이터 배선으로 둘러싸

#### (뒷면에 계속)

#### 대 표 도 - 도3



이는 화소 영역, 상기 화소 영역에 배치되는 제2 화소 전극 및 제1 화소 전극, 상기 제1 데이터 배선, 상기 제1 게이트 배선 및 상기 제2 화소 전극과 연결되는 제1 스위칭 소자, 상기 제1 데이터 배선, 상기 제1 게이트 배선 및 상기 제1 화소 전극과 연결되는 제2 스위칭 소자, 상기 기준 전압선, 상기 제1 게이트 배선 및 상기 제2 화소 전극과 연결되는 제3 스위칭 소자를 포함하되, 상기 제1 화소 전극은, 상기 제1 방향 및 상기 제2 방향을 축으로 모두 대칭인 적어도 하나의 제1 서브 화소 전극을 포함하고, 상기 제2 방향을 축으로 비대칭인 적어도 하나의 제2 서브 화소 전극을 포함하며, 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극은 서로 전기적으로 연결된다.

(52) CPC특허분류

GO2F 1/1368 (2013.01)

(72) 발명자

#### 정연학

충청남도 천안시 서북구 충무로 124-25, 현대아이 파크홈타운 103동 104호 (쌍용동)

#### 홍기표

경기도 화성시 동탄반석로 264, 예당마을대우푸르 지오아파트 101동 402호 (석우동)

#### 나병선

서울특별시 강남구 삼성로 212, 은미아파트 20동 1404호 (대치동)

#### 이계욱

경기도 화성시 동탄공원로 21-12, 푸른마을포스코 더샵아파트 911-1201 (능동)

### 명 세 서

#### 청구범위

#### 청구항 1

제1 방향으로 연장되는 제1 게이트 배선 및 제2 게이트 배선;

제2 방향으로 연장되는 제1 데이터 배선 및 제2 데이터 배선;

상기 제1 및 제2 데이터 배선 사이에 배치되어, 상기 제2 방향으로 연장되는 기준 전압선;

상기 제1 및 제2 게이트 배선과, 상기 제1 및 제2 데이터 배선으로 둘러싸이는 화소 영역;

상기 화소 영역에 배치되는 제1 서브 화소 전극 및 제2 서브 화소 전극을 포함하되,

상기 제1 서브 화소 전극은, 상기 제2 방향을 축으로 서로 대칭인 제1 패턴부 및 제2 패턴부를 포함하고,

상기 제2 서브 화소 전극은, 상기 제1 및 제2 패턴부 중 하나와 동일한 형상을 갖는 제3 패턴부와, 상기 제1 및 제2 패턴부 모두와 상이한 형상을 갖는 제4 패턴부를 포함하며,

상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극은 서로 전기적으로 연결되되,

상기 기준 전압선은, 상기 제3 패턴부와 상기 제4 패턴부가 맞닿는 경계와 중첩되도록 배치되는 액정 표시 패널.

#### 청구항 2

제1 항에 있어서,

상기 제1 내지 제4 패턴부의 상기 제1 방향으로의 길이는 모두 동일하고,

상기 제4 패턴부의 상기 제2 방향으로의 길이는 상기 제1 내지 제3 패턴부의 상기 제2 방향으로의 길이보다 짧은 액정 표시 패널.

#### 청구항 3

제2 항에 있어서,

각각의 상기 제1 내지 제3 패턴부는,

중심 영역에 해당하는 중심 패턴부와, 상기 중심 패턴부로부터 상기 제1 및 제2 방향과 경사진 방향으로 각각 연장되는 가지 패턴부를 포함하는 액정 표시 패널.

## 청구항 4

제2 항에 있어서,

각각의 상기 제1 및 제2 서브 화소 전극은 복수 개 형성되며,

상기 제2 서브 화소 전극은, 상기 제1 및 제2 데이터 배선에 인접하여 배치되는 액정 표시 패널.

#### 청구항 5

제4 항에 있어서,

상기 제4 패턴부는, 상기 제3 패턴부보다 상기 제1 및 제2 데이터 배선에 더 가깝게 배치되는 액정 표시 패널.

#### 청구항 6

제2 항에 있어서,

상기 제4 패턴부는, 직사각형 모양으로 형성되는 액정 표시 패널.

### 청구항 7

제2 항에 있어서,

상기 제4 패턴부는, 상기 제3 패턴부로부터 맞은편의 모서리 끝단이 잘린 모양으로 형성되는 액정 표시 패널.

#### 청구항 8

제2 항에 있어서,

상기 제4 패턴부는, 상기 제3 패턴부로부터 맞은편의 모서리에 가지 패턴부를 포함하고,

상기 제4 패턴부의 가지 패턴부는, 상기 제3 패턴부의 가지 패턴부보다 작은 영역에 배치되는 액정 표시 패널.

#### 청구항 9

제1 방향으로 연장되는 제1 게이트 배선 및 제2 게이트 배선;

제2 방향으로 연장되는 제1 데이터 배선 및 제2 데이터 배선;

상기 제1 및 제2 데이터 배선 사이에 배치되어, 상기 제2 방향으로 연장되는 기준 전압선;

상기 제1 및 제2 게이트 배선과, 상기 제1 및 제2 데이터 배선으로 둘러싸이는 화소 영역;

상기 화소 영역에 배치되는 제1 화소 전극 및 제2 화소 전극;

상기 제1 데이터 배선, 상기 제1 게이트 배선 및 상기 제1 화소 전극과 연결되는 제1 스위칭 소자;

상기 제1 데이터 배선, 상기 제1 게이트 배선 및 상기 제2 화소 전극과 연결되는 제2 스위칭 소자;

상기 기준 전압선, 상기 제1 게이트 배선 및 상기 제1 화소 전극과 연결되는 제3 스위칭 소자를 포함하되,

상기 제1 화소 전극은.

상기 제2 방향을 축으로 서로 대칭인 제1 패턴부 및 제2 패턴부를 포함하는 제1 서브 화소 전극들을 포함하고,

상기 제1 및 제2 패턴부 중 하나와 동일한 형상을 갖는 제3 패턴부와, 상기 제1 및 제2 패턴부 모두와 상이한 형상을 갖는 제4 패턴부를 포함하는 제2 서브 화소 전극들을 포함하며,

상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극은 서로 전기적으로 연결되되,

상기 기준 전압선은, 상기 제3 패턴부와 상기 제4 패턴부가 맞닿는 경계와 중첩되도록 배치되는 액정 표시 패널.

#### 청구항 10

제9 항에 있어서,

상기 제1 내지 제4 패턴부의 상기 제1 방향으로의 길이는 모두 동일하고,

상기 제4 패턴부의 상기 제2 방향으로의 길이는 상기 제1 내지 제3 패턴부의 상기 제2 방향으로의 길이보다 짧은 액정 표시 패널.

#### 청구항 11

제10 항에 있어서,

각각의 상기 제1 내지 제3 패턴부는,

중심 영역에 해당하는 중심 패턴부와, 상기 중심 패턴부로부터 상기 제1 및 제2 방향과 경사진 방향으로 각각 연장되는 가지 패턴부를 포함하는 액정 표시 패널.

#### 청구항 12

삭제

#### 청구항 13

제10 항에 있어서,

상기 제2 서브 화소 전극은, 상기 제1 및 제2 데이터 배선에 인접하여 배치되고,

상기 제4 패턴부는, 상기 제3 패턴부보다 상기 제1 및 제2 데이터 배선에 더 가깝게 배치되는 액정 표시 패널.

#### 청구항 14

제10 항에 있어서,

상기 제4 패턴부는, 직사각형 모양으로 형성되는 액정 표시 패널.

#### 청구항 15

제10 항에 있어서,

상기 제4 패턴부는, 상기 제3 패턴부로부터 맞은편의 모서리에 가지 패턴부를 포함하고,

상기 제4 패턴부의 가지 패턴부는, 상기 제3 패턴부의 가지 패턴부보다 작은 영역에 배치되는 액정 표시 패널.

#### 청구항 16

제9 항에 있어서,

상기 제1 화소 전극은, 복수 개 배치되어 서로 전기적으로 연결되고

상기 제1 서브 화소 전극은, 복수 개 배치되어 서로 전기적으로 연결되고,

상기 제2 서브 화소 전극은, 복수 개 배치되어 서로 전기적으로 연결되는 액정 표시 패널.

#### 청구항 17

제16 항에 있어서,

상기 제2 화소 전극은, 복수의 상기 제1 및 제2 서브 화소 전극 중 인접하지 않은 두 개를 서로 연결하는 우회 부를 더 포함하는 액정 표시 패널.

### 청구항 18

제17 항에 있어서,

상기 우회부는, 상기 제1 게이트 배선 또는 상기 제2 게이트 배선과 적어도 일부가 중첩되도록 배치되는 액정 표시 패널.

## 청구항 19

제9 항에 있어서,

상기 제1 데이터 배선에 인가되는 데이터 전압과, 상기 기준 전압선에 인가되는 기준 전압은, 공통 전압에 대해 동일한 극성을 가지는 액정 표시 패널.

### 청구항 20

제19 항에 있어서.

상기 제1 화소 전극과 공통 전압의 전압 차이는, 상기 제2 화소 전극과 상기 공통 전압의 전압 차이보다 더 큰 액정 표시 패널.

### 발명의 설명

#### 기술분야

[0001] 본 발명은 액정 표시 장치의 액정 표시 패널에 관한 것이다.

#### 배경기술

- [0002] 현재 널리 사용되고 있는 표시 장치로서, 액정 표시 장치가 있다.
- [0003] 액정 표시 장치는, 박막트랜지스터 및 화소 전극이 형성된 박막 트랜지스터 기판과, 컬러 필터 및 공통전극이 형성된 컬러 필터 기판을 대향 배치시키고, 그 사이에 액정층을 주입하여 형성한 액정 패널을 포함하며, 그 하 부에는 광을 제공하는 백라이트유닛(back light unit)이 배치된다.
- [0004] 이러한 액정 표시 장치는, 일정한 패턴을 갖는 화소 전극을 포함하는데, 화소 전극의 설계 또는 배치에 따라, 액정 표시 장치의 시인성이나, 개구율 등이 큰 영향을 받을 수 있다. 따라서, 이러한 화소 전극의 설계에 있어 높은 자유도가 보장될수록, 더욱 성능이 좋은 액정 표시 장치를 제조할 수 있으며, 화소 전극의 설계에 있어 높은 자유도가 요구된다.

### 발명의 내용

#### 해결하려는 과제

- [0005] 본 발명이 해결하고자 하는 과제는 높은 설계상의 자유도를 보장할 수 있는 액정 표시 패널을 제공하는 것이다.
- [0006] 본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

#### 과제의 해결 수단

- [0007] 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 패널은 제1 방향으로 연장되는 제1 게이트 배선 및 제2 게이트 배선, 제2 방향으로 연장되는 제1 데이터 배선 및 제2 데이터 배선, 상기 제1 및 제2 게이트 배선과, 상기 제1 및 제2 데이터 배선으로 둘러싸이는 화소 영역, 상기 화소 영역에 배치되는 제1 서브 화소 전극 및 제2 서브 화소 전극을 포함하되, 상기 제1 서브 화소 전극은, 상기 제2 방향을 축으로 서로 대칭인 제1 패턴부 및 제2 패턴부를 포함하고, 상기 제2 서브 화소 전극은, 상기 제1 및 제2 패턴부 중 하나와 동일한 형상을 갖는 제3 패턴부와, 상기 제1 및 제2 패턴부 모두와 상이한 형상을 갖는 제4 패턴부를 포함하며, 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극은 서로 전기적으로 연결된다.
- [0008] 또한, 상기 제1 내지 제4 패턴부의 상기 제1 방향으로의 길이는 모두 동일하고, 상기 제4 패턴부의 상기 제2 방향으로의 길이는 장기 제1 내지 제3 패턴부의 상기 제2 방향으로의 길이보다 짧을 수 있다.
- [0009] 또한, 각각의 상기 제1 내지 제3 패턴부는, 중심 영역에 해당하는 중심 패턴부와, 상기 중심 패턴부로부터 상기 제1 및 제2 방향과 경사진 방향으로 각각 연장되는 가지 패턴부를 포함할 수 있다.
- [0010] 또한, 각각의 상기 제1 및 제2 서브 화소 전극은 복수 개 형성되며, 상기 제2 서브 화소 전극은, 상기 제1 및 제2 데이터 배선에 인접하여 배치될 수 있다.
- [0011] 또한, 상기 제4 패턴부는, 상기 제3 패턴부보다 상기 제1 및 제2 데이터 배선에 더 가깝게 배치될 수 있다.
- [0012] 또한, 상기 제4 패턴부는, 직사각형 모양으로 형성될 수 있다.
- [0013] 또한, 상기 제4 패턴부는, 상기 제3 패턴부로부터 맞은편의 모서리 끝단이 잘린 모양으로 형성될 수 있다.
- [0014] 또한, 상기 제4 패턴부는, 상기 제3 패턴부로부터 맞은편의 모서리에 가지 패턴부를 포함하고, 상기 제4 패턴부의 가지 패턴부보다 작은 영역에 배치될 수 있다.
- [0015] 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 패널은, 제1 방향으로 연장되는 제1 게이트 배선 및 제2 게이트 배선, 제2 방향으로 연장되는 제1 데이터 배선 및 제2 데이터 배선, 상기 제1 및 제2 데이터 배선 사이에 배치되어, 상기 제2 방향으로 연장되는 기준 전압선, 상기 제1 및 제2 게이트 배선과, 상기 제1 및 제2 데이터 배선으로 둘러싸이는 화소 영역, 상기 화소 영역에 배치되는 제1 화소 전극 및 제2 화소 전 극, 상기 제1 데이터 배선, 상기 제1 게이트 배선 및 상기 제1 화소 전극과 연결되는 제1 스위칭 소자, 상기 제1 데이터 배선, 상기 제1 게이트 배선 및 상기 제2 화소 전극과 연결되는 제2 스위칭 소자, 상기 기준 전압선, 상기 제1 게이트 배선 및 상기 제1 화소 전극과 연결되는 제2 스위칭 소자, 상기 제1 화소 전극은, 상기 제2 방향을 축으로 서로 대칭인 제1 패턴부 및 제2 패턴부를 포함하는 제1 서브 화소 전극들을 포함하고, 상기 제1 및 제2 패턴부 중 하나와 동일한 형상을 갖는 제3 패턴부와, 상기 제1 및 제2 패턴부 모두와 상이한

형상을 갖는 제4 패턴부를 포함하는 제2 서브 화소 전극들을 포함하며, 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극은 서로 전기적으로 연결된다.

- [0016] 또한, 상기 제1 내지 제4 패턴부의 상기 제1 방향으로의 길이는 모두 동일하고, 상기 제4 패턴부의 상기 제2 방향으로의 길이는 상기 제1 내지 제3 패턴부의 상기 제2 방향으로의 길이보다 짧을 수 있다.
- [0017] 또한, 각각의 상기 제1 내지 제3 패턴부는, 중심 영역에 해당하는 중심 패턴부와, 상기 중심 패턴부로부터 상기 제1 및 제2 방향과 경사진 방향으로 각각 연장되는 가지 패턴부를 포함할 수 있다.
- [0018] 또한, 상기 기준 전압선은, 상기 제3 패턴부와 상기 제4 패턴부가 맞닿는 경계와 중첩되도록 배치될 수 있다.
- [0019] 또한, 상기 제2 서브 화소 전극은, 상기 제1 및 제2 데이터 배선에 인접하여 배치되고, 상기 제4 패턴부는, 상기 제3 패턴부보다 상기 제1 및 제2 데이터 배선에 더 가깝게 배치될 수 있다.
- [0020] 또한, 상기 제4 패턴부는, 직사각형 모양으로 형성될 수 있다.
- [0021] 또한, 상기 제4 패턴부는, 상기 제3 패턴부로부터 맞은편의 모서리에 가지 패턴부를 포함하고, 상기 제4 패턴부의 가지 패턴부보다 작은 영역에 배치될 수 있다.
- [0022] 또한, 상기 제1 화소 전극은, 복수 개 배치되어 서로 전기적으로 연결되고, 상기 제1 서브 화소 전극은, 복수 개 배치되어 서로 전기적으로 연결되고, 상기 제2 서브 화소 전극은, 복수 개 배치되어 서로 전기적으로 연결될 수 있다.
- [0023] 또한, 상기 제2 화소 전극은, 복수의 상기 제1 및 제2 서브 화소 전극 중 인접하지 않은 두 개를 서로 연결하는 우회부를 더 포함할 수 있다.
- [0024] 또한, 상기 우회부는, 상기 제1 게이트 배선 또는 상기 제2 게이트 배선과 적어도 일부가 중첩되도록 배치될 수 있다.
- [0025] 또한, 상기 제1 데이터 배선에 인가되는 데이터 전압과, 상기 기준 전압선에 인가되는 기준 전압은, 공통 전압에 대해 동일한 극성을 가질 수 있다.
- [0026] 또한, 상기 제1 화소 전극과 공통 전압의 전압 차이는, 상기 제2 화소 전극과 상기 공통 전압의 전압 차이보다 더 클 수 있다.
- [0027] 기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

### 발명의 효과

- [0028] 본 발명의 실시예들에 의하면,
- [0029] 높은 설계상의 자유도가 보장되는 액정 표시 패널을 제공할 수 있다.
- [0030] 본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

#### 도면의 간단한 설명

[0031] 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 일부 화소에 대한 등가 회로도이다.

도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 하나의 화소의 배치도이다.

도 4는 도 3의 액정 표시 장치를 I-I'로 표시된 선을 따라 자른 단면도이다.

도 5는 본 발명의 일 실시예에 의한 좌우 대칭인 형태의 제2 서브 화소 전극의 평면도이다.

도 6은 본 발명의 일 실시예에 의한 좌우 비대칭 형태의 제2 서브 화소 전극의 평면도이다.

도 7은 본 발명의 다른 실시예에 의한 비대칭인 서브 로우 화소의 평면도이다.

도 8은 본 발명의 다른 실시예에 의한 비대칭인 서브 로우 화소의 평면도이다.

도 9는 본 발명의 다른 실시예에 의한 비대칭인 서브 로우 화소의 평면도이다.

도 10은 본 발명의 다른 실시예에 의한 비대칭인 서브 로우 화소의 평면도이다.

도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소의 배치도이다.

#### 발명을 실시하기 위한 구체적인 내용

- [0032] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0033] 소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
- [0034] 비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한 되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
- [0035] 이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
- [0036] 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.
- [0037] 도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(1000)는 신호 제어부(110), 데이터 구동부(120), 게이트 구동부(140) 및 표시부(DA)(DA)를 포함한다.
- [0038] 표시부(DA)는 복수의 화소(PX)들을 포함한다. 복수의 화소(PX)들은 매트릭스 형상으로 배열될 수 있다. 표시부 (DA)는 제1 방향으로 연장된 복수의 게이트 배선(G1~Gj)과 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 배선(D1~Di)을 포함할 수 있다. 복수의 게이트 배선(G1~Gj)은 게이트 구동부(140)로부터 게이트 전압을 제공받고, 복수의 데이터 배선(D1~Di)은 데이터 구동부(120)로부터 데이터 전압을 제공받는다. 각 화소(PX)는 게이트 배선(G1~Gj)과 데이터 배선(D1~Di)이 교차하는 영역에 배치될 수 있다.
- [0039] 각 화소는 색 표시를 구현하기 위해서 기본색(primary color) 중 하나의 색상을 고유하게 표시할 수 있다. 상기 기본색의 예로는 적색, 녹색 및 청색을 들 수 있다. 본 명세서에서는 적색을 표시하는 화소를 적색 화소, 녹색을 표시하는 화소를 녹색 화소, 청색을 표시하는 화소를 청색 화소라 지칭하기로 한다. 아울러, 이들 각각의 색을 가진 세 개의 화소를 한데 묶어 하나의 상위 화소(UP)로 지칭하기로 한다.
- [0040] 한편, 도 1에서는 적색 화소, 녹색 화소 및 청색 화소가 열 방향으로 번갈아 가며 배열되는 것을 도시하였으나, 이에 제한되지 않고 행 방향으로 번갈아 가면서 배열될 수도 있으며, 또는 세 화소가 삼각형의 세 꼭지점에 해당하는 위치에 배열될 수도 있다. 이외에도 다양한 방법으로 배열될 수 있으며, 상술한 각 화소의 배치 구조에 제한되지 아니한다.
- [0041] 신호 제어부(110)는 외부로부터 각종 신호들을 제공받아, 게이트 구동부(140) 및 데이터 구동부(120)를 제어한다. 예를 들어, 신호 제어부(110)는 외부로부터 제1 영상 데이터(DAT1) 및 이의 표시를 제어하는 입력 제어 신호들을 입력받을 수 있고, 게이트 구동부 제어 신호(CONT2), 데이터 구동부 제어 신호(CONT1), 제2 영상 데이터(DAT2) 등을 출력할 수 있다.
- [0042] 제1 영상 데이터(DATA1)는 표시부(DA)의 화소(PX) 각각의 휘도에 대한 정보를 포함할 수 있다. 상기 휘도에 대한 정보는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가질 수 있으며, 이에 한정되지 아니하고 다른 값을 가질 수도 있다. 입력되는 제1 영상 데이터(DATA1)는 프레임 단위로 구분될 수 있다.
- [0043] 신호 제어부(110)에 전달되는 입력 제어 신호는 예컨대, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(Mclk), 데이터 인에이블 신호(DE) 등을 포함할 수 있다. 다만, 이에 한정되지 아니 하고 다른 종류의 신호 가 더 입력될 수도 있다.
- [0044] 게이트 구동부 제어 신호(CONT1)는 신호 제어부(110)에서 생성하는 게이트 구동부(140)의 동작 제어 신호일 수

있다. 게이트 구동부 제어 신호(CONT1)는 스캔 개시 신호, 클록 신호 등을 포함할 수 있으며, 이에 한정되지 아니하고 다른 신호를 더 포함할 수도 있다. 게이트 구동부(140)는 게이트 구동부 제어 신호(CONT1)에 따라 표시부(DA)의 각 화소(PX)를 활성화시킬 수 있는 복수의 게이트 전압을 생성하여 복수의 게이트 배선(G1~Gj) 중 대응하는 게이트 배선에 전달할 수 있다.

- [0045] 데이터 구동부 제어 신호(CONT2)는 신호 제어부(110)에서 생성하는 데이터 구동부(120)의 동작 제어 신호일 수 있다. 데이터 구동부(120)는 데이터 구동부 제어 신호(CONT2)에 따라 복수의 데이터 전압을 생성하여 복수의 데이터 배선(D1~Dj) 중 대응하는 데이터 배선에 전달할 수 있다.
- [0046] 또한, 도시하지는 않았지만, 데이터 구동부(120)는 데이터 구동부 제어 신호(CONT2)에 따라 제1 기준 전압 및 제2 기준 전압을 생성하여, 제1 기준 전압 배선(Bm\_1)(미도시) 및 제2 기준 전압 배선(Bm\_2)(미도시)에 전달할수 있다. 이에 대하여는 도 2를 참조하여 구체적으로 후술하기로 한다.
- [0047] 한편, 예시적인 실시예에서, 표시부(DA)에 배치되는 각각의 화소(PX)는 가로 길이가 세로 길이보다 더 길도록 배치될 수 있다. 따라서, 여러 개의 화소(PX)가 모여 임의의 색을 표시할 수 있는 하나의 상위 화소(UP)를 형성 하는 경우, 세로 방향으로 연속된 3개의 화소(PX)를 단위로 임의의 색을 표시할 수 있다. 이 경우, 하나의 화소(PX)의 가로 방향 길이가 세로 방향 길이보다 길어지므로, 하나의 화소(PX)의 가로 방향 길이가 세로 방향 길이보다 길어지므로, 하나의 화소(PX)의 가로 방향 길이가 세로 방향 길이보다 작은 화소 구조에 비하여 데이터 배선(D1~Di)의 수가 적은 대신 게이트 배선(G1~Gj)의 수가 상대적으로 더 많아지게 된다. 따라서, 이러한 실시예의 경우, 데이터 배선(D1~Di)의 전체 수효가 줄어듦으로 인해 데이터 구동부(120)를 설계하는데 소요되는 직접 회로 칩의 수를 줄여 재료비를 절감할 수 있다. 물론, 게이트 배선(G1~Gj)의 수가 증가되나, 게이트 구동부(140)는 게이트 배선(G1~Gj), 데이터 배선(D1~Di) 등과 함께 박막 트랜지스터 기판(미도시)상에 집적될 수 있으므로 데이터 구동부(120)의 제작에 비하여 비용이 싸며, 게이트 구동부(140)가 집적 회로 칩의 형태로 장착되더라도, 게이트 구동부용 집적 회로 칩의 가격이 데이터 구동부용 집적 회로 칩의 가격에 비하여 상대적으로 싸기 때문에 데이터 구동부용 집적 회로 칩의 수를 줄이는 것이 더 유리할수 있다.
- [0048] 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치(1000)의 일부 화소에 대한 등가 회로도이다.
- [0049] 도 2를 참고하면, 본 발명의 일 실시예에 따른 액정 표시 장치(1000)는, 복수 개의 화소를 포함하며, 도 2에서는 예시적으로 열 방향으로 연속되는 2개의 화소(PX(n,m), PX(n+1,m))의 등가 회로도를 나타내었다. 각각의 화소는 배치되는 행 및 열에 따라서 대응되는 케이트 배선(G1~Gj), 데이터 배선(D1~Di)과 연결될 수 있다.
- [0050] 제1 화소(PX(n,m))는 m번째 데이터 배선 및 n번째 게이트 배선과 연결되며, 제2 화소(PX(n+1,m))는 m번째 데이터 배선 및 n+1번째 게이트 배선과 연결될 수 있다.
- [0051] 액정 표시 장치(1000)는 복수의 기준 전압 배선(Bm\_1, Bm\_2)을 더 포함할 수 있다. 각각의 화소(PX(n,m), PX(n+1,m))는 소정의 기준 전압을 전달하는 한 쌍의 기준 전압 배선(Bm\_1, Bm\_2)에 연결될 수 있다. 한 쌍의 기준 전압 배선(Bm\_1, Bm\_2)은 데이터 배선(Dm)과 평행하게 배치될 수 있다. 한 쌍의 기준 전압 배선(Bm\_1, Bm\_2)은 서로 다른 극성의 기준 전압을 전달하는 제1 기준 전압 배선(Bm\_1)(Bm\_1)과 제2 기준 전압 배선(Bm\_2)(Bm\_2)을 포함할 수 있다.
- [0052] 제1 기준 전압 배선(Bm\_1)과 제2 기준 전압 배선(Bm\_2)은 연속하여 배치되는 화소에 번갈아 가며 연결될 수 있다. 즉, 하나의 화소는 제1 및 제2 기준 전압 배선(Bm\_2) 중 어느 하나와 연결될 수 있으며, 제1 기준 전압 배선(Bm\_1)과 연결되는 화소들끼리 연속하여 배치되지 않을 수 있다.
- [0053] 제1 기준 전압 배선(Bm\_1)과 제2 기준 전압 배선(Bm\_2)에는 각각 제1 기준 전압과 제2 기준 전압이 인가되며, 제1 기준 전압과 제2 기준 전압은 프레임 별로 극성이 변화할 수 있다. 예시적으로, 공통 전압의 크기가 약 7.5V인 경우, 제1 기준 전압은 프레임 별로 약 15V 또는 약 0V의 값을 가질 수 있고, 제2 기준 전압은 이와 반대로 약 0V 또는 약 15V의 값을 가질 수 있다. 제1 기준 전압과 제2 기준 전압은 데이터 배선에 인가되는 데이터 전압의 절대값의 최대 값보다 클 수 있다. 따라서, 제1 기준 전압과 제2 기준 전압은 액정 커패시터에 인가되는 데이터 전압을 승압할 수 있다.
- [0054] 제1 화소(PX(n,m))는 제1 게이트 배선(Gn), 제1 데이터 배선(Dm), 제1 기준 전압 배선(Bm\_1)을 포함할 수 있고, 이에 연결되어 있는 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 제3 스위칭 소자(Qc) 및 제1 액정 축전기(Clc\_b)를 포함할 수 있다. 또한, 제1 액정 축전기는(Clc\_a) 제1 화소 전극(미도시)에 대응될 수 있고, 제2 액정 축전기(Clc\_b)는 제2 화소 전극(미도시)에 대응될 수 있다. 한편, 제1 및 제2 화소

전극에 대한 구체적인 설명은 후술하기로 한다.

- [0055] 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 및 제3 스위칭 소자(Qc)는 박막 트랜지스터 등의 삼단자 소자일 수 있다.
- [0056] 제1 스위칭 소자(Qa)의 제어 단자는 제1 게이트 배선(Gn)에 연결되고, 입력 단자는 제1 데이터 배선(Dm)에 연결되고, 출력 단자는 제1 액정 축전기(Clc\_a)에 연결될 수 있다.
- [0057] 제2 스위칭 소자(Qb)의 제어 단자는 제1 게이트 배선(Gn)에 연결되고, 입력 단자는 제1 데이터 배선(Dm)에 연결되고, 출력 단자는 제2 액정 축전기(Clc\_b)에 연결될 수 있다.
- [0058] 제3 스위칭 소자(Qc)의 제어 단자는 제1 게이트 배선(Gn)에 연결되고, 입력 단자는 제2 기준 전압 배선(Bm\_2)에 연결되고, 출력 단자는 제2 액정 축전기(Clc\_b)에 연결될 수 있다.
- [0059] 한편, 동일한 데이터 배선(Dm)으로부터 데이터 전압을 제공받고, 열 방향으로 인접하여 배치되는 제2 화소 (PX(n+1,m))는 제1 화소(PX(n,m))와 실질적으로 동일한 구조를 갖되, 제3 스위칭 소자(Qc)의 입력 단자가 제1 기준 전압 배선(Bm\_1)이 아닌 제2 기준 전압 배선(Bm\_2)과 연결될 수 있다. 이처럼, 열 방향으로 인접하는 화소 간의 제3 스위칭 소자(Qc)의 입력 단자는, 제1 기준 전압 배선(Bm\_1)과 제2 기준 전압 배선(Bm\_2)에 번갈아 연결됨으로써, 서로 다른 극성으로 동작할 수 있다.
- [0060] 다음으로, 각각의 화소의 동작에 대해서 설명하기로 한다.
- [0061] 먼저, 제1 게이트 배선(Gn)에 게이트 온 신호가 인가되면, 이에 연결된 제1 화소(PX(n,m))의 제1 스위칭 소자 (Qa), 제2 스위칭 소자(Qb) 및 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라, 제1 데이터 배선(Dm)에 인가된 데이터 전압은 턴 온 된 제1 화소(PX(n,m))의 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 화소(PX(n,m))의 제1 액정 축전기(Clc\_a)와 제2 액정 축전기(Clc\_b)의 한 단자에 인가될 수 있다.
- [0062] 이와 동시에, 제1 화소(PX(n,m))의 제1 액정 축전기(Clc\_a)의 한 단자는 제3 스위칭 소자(Qc)의 출력 단자에 연결되어, 제3 스위칭 소자(Qc)를 통하여 제1 기준 전압 배선(Bm\_1)에 인가되는 제1 기준 전압에 또한 제공받을 수 있다.
- [0063] 이 때, 제1 기준 전압 배선(Bm\_1)에 인가되는 제1 기준 전압은 제1 데이터 배선(Dm)에 인가되는 데이터 전압과 동일한 극성을 가지고, 제1 데이터 배선(Dm)에 인가되는 데이터 전압보다 절대값의 크기가 클 수 있다. 따라서, 제3 스위칭 소자(Qc)를 통하여 상대적으로 높은 전압이 인가되는 제1 기준 전압 배선(Bm\_1)의 제1 기준 전압이 분압되어, 제1 액정 축전기(Clc\_a)에 충전되는 전압은 제1 데이터 배선(Dm)을 통해 인가되는 데이터 전압보다 높은 값을 갖도록 승압될 수 있다.
- [0064] 다음으로, 제1 게이트 배선(Gn)의 게이트 전압이 게이트 오프 전압으로 바뀌고, 제2 게이트 배선의 게이트 전압이 게이트 온 전압으로 바뀌면, 이에 연결된 제2 화소(PX(n+1,m))의 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb) 및 제3 스위칭 소자(Qc)가 턴 온 될 수 있다. 이에 따라, 제1 데이터 배선(Dm)에 인가된 데이터 전압은 턴 온 된 제2 화소(PX(n+1,m))의 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제2 화소(PX(n+1,m))의 제1 액정 축전기(Clc\_a)와 제2 액정 축전기(Clc\_b)의 한 단자에 인가될 수 있다.
- [0065] 이 때, 제2 화소(PX(n+1,m))의 제1 액정 축전기(Clc\_a)와 제2 액정 축전기(Clc\_b)는 동일한 전압으로 충전될 수 있다. 이와 동시에, 제2 화소(PX(n+1,m))의 제1 액정 축전기(Clc\_a)의 한 단자는 제3 스위칭 소자(Qc)의 출력 단자에 연결되어, 제3 스위칭 소자(Qc)를 통해 제2 기준 전압 배선(Bm\_2)에 인가되는 제2 기준 전압에 의하여 승압될 수 있다.
- [0066] 이 때, 제2 기준 전압 배선(Bm\_2)에 인가되는 제2 기준 전압은 제1 데이터 배선(Dm)에 인가되는 데이터 전압과 동일한 극성을 가지고, 제1 데이터 배선(Dm)에 인가되는 데이터 전압보다 큰 절대값을 가질 수 있다. 따라서, 제3 스위칭 소자(Qc)를 통하여, 상대적으로 높은 값을 가지는 전압이 인가되는 제2 기준 전압 배선(Bm\_2)의 전압이 분압되어, 제1 액정 축전기(Clc\_a)에 충전되는 전압의 크기는 제1 데이터 배선(Dm)을 통해 인가되는 데이터 전압보다 높은 값을 갖도록 승압될 수 있다.
- [0067] 결과적으로, 각각의 화소(PX(n,m), PX(n+1,m))에서 제1 액정 축전기(Clc\_a)에 충전된 전압과 제2 액정 축전기 (Clc\_b)에 충전된 전압은 서로 다르게 될 수 있다. 제1 액정 축전기(Clc\_a)에 충전된 전압과 제2 액정 축전기 (Clc\_b)에 충전된 전압이 서로 다르므로, 제1 화소 전극(미도시)와 제2 화소 전극(미도시)에서 액정 분자들이 기울어지는 각도가 다르게 될 수 있고, 이에 따라 제1 및 제2 화소 전극(미도시)의 휘도가 서로 다르게 될 수

있다. 따라서, 제1 액정 축전기(Clc\_a)에 충전되는 전압과 제2 액정 축전기(Clc\_b)에 충전되는 전압을 적절히 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상과 가깝게 보이도록 할 수 있고, 이에 따라 측면 시인성을 개선할 수 있다.

- [0068] 도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 하나의 화소의 배치도이고, 도 4는 도 3의 액정 표시 장치를 I-I'로 표시된 선을 따라 자른 단면도이다.
- [0069] 도 3 및 도 4를 참고하면, 본 발명의 일 실시예에 다른 액정 표시 장치(1000)는 서로 마주보는 하부 기판(210) 과 상부 기판(260), 그리고 양 기판 사이에 주입되는 액정층(LC)을 포함한다.
- [0070] 하부 기판(210)의 상부에는 게이트 배선(Gn) 및 게이트 배선(Gn)과 연결되는 게이트 전극(GE)이 배치될 수 있다. 게이트 배선(Gn) 및 게이트 전극(GE)의 상부에는 게이트 절연막(220)이 배치될 수 있다.
- [0071] 게이트 절연막(220) 상부에는 액티브층(AL\_a, AL\_b, AL\_c)이 배치될 수 있으며, 액티브층(AL\_a, AL\_b, AL\_c)의 상부에는 저항성 접촉 부재(270)가 배치될 수 있다. 액티브층(AL\_a, AL\_b, AL\_c)은 반도체 물질로서, 게이트 전 극(GE)에 인가되는 전압에 따라 전류를 통과시키거나 차단할 수 있다.
- [0072] 저항성 접촉 부재(270) 및 게이트 절연막(220) 상부에는 데이터 배선(Dm), 소스 전극(SE\_a, SE\_b, SE\_c), 드레인 전극(DE\_a, DE\_b, DE\_c), 제1 기준 전압 배선(Bm\_1) 및 제2 기준 전압 배선(Bm\_2)이 배치될 수 있다. 이때, 제1 스위칭 소자(Qa)의 드레인 전극(DE\_1)와 제2 스위칭 소자(Qb)의 드레인 전극(DE\_2)은 서로 연결될 수 있다.
- [0073] 데이터 배선(Dm), 소스 전극(SE\_a, SE\_b, SE\_c), 드레인 전극(DE\_a, DE\_b, DE\_c), 제1 기준 전압 배선(Bm\_1) 및 제2 기준 전압 배선(Bm\_2) 위로는 보호층(passivation layer, 230)이 배치될 수 있다. 보호층(230)은 무기 절연물 또는 유기 절연물을 포함할 수 있다.
- [0074] 보호층(230)에는 각각의 스위칭 소자(Qa, Qb, Qc)의 드레인 전극(DE\_1, DE\_2, DE\_3)의 일부를 드러내는 제1 컨택홀(CH\_h), 제2 컨택홀(CH\_l)이 형성될 수 있으며, 이들을 통하여 각각의 스위칭 소자(Qa, Qb, Qc)의 드레인 전극(DE\_a, DE\_b, DE\_c)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)과 물리적으로 연결될 수 있다. 다만, 각각의 제1 및 제2 화소 전극(PE1, PE2)은, 제1 및 제2 컨택홀(CH1, CH2)과 연결되기 위하여 별도의 연결부(CE)를 더 포함할 수도 있다.
- [0075] 다만, 도 3에서는 제1 컨택홀(CH1)과 제2 화소 전극(PE2)을 연결하는 연결부(CE)를 예시하며, 이의 형태로써 인접한 게이트 배선(Gn-1)과 중첩되어 형성되도록 배치된 것을 예시하나, 이에 제한되지 않고 다른 형태로 형성될수도 있다. 예를 들어, 도시되지는 않았지만, 게이트 배선이 형성되는 층과 연결되도록 별도의 컨택홀이 형성되어, 게이트 배선과 동일 층에 별도의 배선을 형성하여, 제2 화소 전극과 중첩되는 부분에서 또 다른 컨택홀로연결되는 형태가 될 수도 있다.
- [0076] 한편, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)에는 서로 다른 전압이 제공될 수 있다. 제1 화소 전극(PE1) 및 제2 화소 전극은 동일한 데이터 전압을 제공받으나, 제2 화소 전극(PE2)은 제1 기준 전압선(Bm\_1) 또는 제2 기준 전압선(Bm\_2)에 의하여 숭압될 수 있으므로, 제2 화소 전극(PE2)의 전압의 절대값은, 제1 화소 전극(PE1) 의 전압의 절대값보다 클 수 있다.
- [0077] 한편, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 일정한 면적비를 가지도록 배치될 수 있다. 특히, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)의 면적비가 1.4:1이 될 경우, 시인성 개선 효과가 극대화 될 수 있다.
- [0078] 제1 화소 전극(PE1)은 각각 일정한 패턴을 가지도록 형성되는 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7) 및 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)을 포함할 수 있으며, 제2 화소 전극(PE2) 은 각각 일정한 패턴을 가지도록 형성되는 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)을 포함할 수 있다.
- [0079] 또한, 제1 내지 제3 서브 화소 전극(PE1\_1, PE1\_2, PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7, PE1\_8, PE1\_9, PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)들의 모양 및 개수의 조절을 통하여 제1 화소 전극(PE1)과 제2 화소 전극(PE2)의 전체적인 면적비를 조절할 수 있다.
- [0080] 제1 화소 전극(PE1)을 구성하는 각각의 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7) 및 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)들은 물리적으로 연결될 수 있으며, 제2 화소 전극(PE2)을 구성하는 각각의 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)들 또한 물리적으로 연결될 수 있다. 다만, 제1 화소 전극(PE1)과 제2 화소 전극(PE2)은 물리적으로 구분될 수 있다.

- [0081] 도 3에서는 제1 화소 전극(PE1)은 5개의 제1 서브 화소 전극 (PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7)과, 4개의 제2 서브 화소 전극 (PE1\_1, PE1\_2, PE1\_8, PE1\_9)을 포함하는 것으로 예시하였고, 제2 화소 전극(PE2)은 5개의 제3 서브 화소 전극 (PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)을 포함하는 것으로 예시하였으나, 이들의 개수 및 모양은 이에 제한되지 아니하고 다른 다양한 형태로 배치될 수도 있다.
- [0082] 다만, 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7)들 및 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)들 중 하나는, 적어도 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7)들 및 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)들 중 하나와 인접하도록 배치될 수 있으며, 인접하는 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7) 및 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)은 서로 물리적으로 연결될 수 있다. 또한, 하나의 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)은, 적어도 하나의 다른 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)과 인접되도록 배치될 수 있으며, 인접하는 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)까리는 물리적으로 연결될 수 있다.
- [0083] 한편, 상부 기판(260)의 하부에는 차광 부재(250)가 배치될 수 있다. 차광 부재(250)는 블랙 매트릭스라고 불릴 수도 있으며, 빛을 차단하는 역할을 할 수 있다. 또한, 차광 부재(250)는 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)이 배치되는 영역을 제외한 나머지 영역에 배치되어, 빛샘을 차단할 수 있다.
- [0084] 상부 기판(260) 및 차광 부재(250) 하부로는 컬러 필터(CF)가 배치될 수 있다. 컬러 필터(CF)는 입사되는 광의 특정 파장 대역을 투과시키고 나머지 파장 대역은 차단시켜 출사되는 광이 특정 색을 띄도록 할 수 있다.
- [0085] 차광 부재(250) 및 컬러 필터(CF)의 하부로는 덮개막(240)이 배치될 수 있으며, 덮개막(240)은 컬러 필터(CF) 및 차광 부재(250)가 이탈하는 것을 방지하고, 컬러 필터(CF)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층의 오염을 억제하여 화면 구동 시 초래할 수 있는 잔상과 같은 불량을 방지하며, 생략 가능할 수 있다. 덮개막(240)의 하부로는 공통 전극(CPE)이 배치될 수 있다.
- [0086] 다만, 도 4에서는 차광 부재(250)와 컬러 필터(CF)는 상부 기판(260)의 하부에 배치되는 것으로 도시하였으나, 본 발명의 다른 실시예에 의한 액정 표시 장치(1000)에서는 차광 부재(250) 및 컬러 필터(CF)가 하부 기판(21 0)의 상부에 배치될 수도 있다. 이 경우, 하부 기판(210)의 보호층(230)이 컬러 필터(CF)의 역할을 동시에 수행할 수 있다.
- [0087] 제1 화소 전극(PE1)과 공통 전극(CPE)은 사이에 배치되는 액정층(LC)과 함께 제1 액정 축전기(Clc\_a)를 형성할 수 있고, 제2 화소 전극(PE2)과 공통 전극(CPE) 또한 사이에 배치되는 액정층(LC)과 함께 제2 액정 축전기 (Clc\_b)를 형성할 수 있다.
- [0088] 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)에 인가되는 전압과 공통 전극에 인가되는 공통 전압에 의해 액정층 (LC)에 전기장이 가해지고, 전기장의 세기에 따라 액정층(LC)의 액정 분자(미도시)의 배열 방향이 결정될 수 있으며, 액정 분자(미도시)의 배열 방향에 따라 액정층(LC)을 통과하는 빛의 휘도가 달라질 수 있다. 결과적으로, 빛의 휘도가 액정층(LC)을 통과하며 결정되고, 컬러 필터(CF)를 통과하며 색이 결정되어, 하나의 화소(PX)는 임의의 색을 표시할 수 있다.
- [0089] 한편, 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7) 및 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)은 상하 및 좌우가 모두 대칭인 형태로 형성될 수 있으나, 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)은 상하는 대칭이나 좌우가 비대칭인 형태 또는 좌우는 대칭이나 상하가 비대칭인 형태로 형성될 수 있다.
- [0090] 이렇게 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7) 및 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)은 대칭으로, 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)은 비대칭으로 형성하여 서로 다른 형태로 경우, 제1 내지 제3 서브 화소 전극을 모두 동일한 형태로 형성할 경우보다 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)의 면적비 조절을 용이하게 할 수 있다.
- [0091] 또한, 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)은, 좌우로 배치된 데이터 배선(Dm, Dm+1)에 가장 인접 하도록 배치될 수 있으며, 동시에 제1 기준 전압 배선(Bm\_1) 및 제2 기준 전압 배선(Bm\_2)과 중첩되도록 배치될 수 있다.
- [0092] 제1 내지 제3 서브 화소 전극(PE1\_1, PE1\_2, PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7, PE1\_8, PE1\_9, PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)들은, 그 패턴에 따라 일정 부분 텍스쳐를 가질 수 있다. 여기서, 텍스쳐란 액정의 제어가 원활히 되지 않아 데이터 전압을 가했음에도 빛의 투과율이 상대적으로 낮은 영역을 의미한다.

- [0093] 이때, 제1 내지 제3 서브 화소 전극(PE1\_1, PE1\_2, PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7, PE1\_8, PE1\_9, PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)의 텍스쳐가 형성되는 영역을, 제1 기준 전압 배선(Bm\_1) 또는 제2 기준 전압 배선(Bm\_2)을 중첩하도록 형성하는 경우, 어차피 빛의 투과율이 낮은 텍스쳐가 발생한 영역이므로, 제1 기준 전압 배선(Bm\_1) 및 제2 기준 전압 배선(Bm\_2)으로 인한 개구율의 감소를 최소화 할 수 있다.
- [0094] 또한, 도 3에 도시된 바와 같이 제2 서브 화소 전극들(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)을 각 데이터 배선 (Dm, Dm+1)과 인접하도록 배치함과 동시에, 제1 및 제3 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7, PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)과 다른 형태로 형성되는 부분을 각 데이터 배선(Dm, Dm+1)이 있는 방향으로 배치할 수 있다. 이 경우, 제1 기준 전압 배선(Bm\_1) 및 제2 기준 전압 배선(Bm\_2)을 최대한 데이터 배선 (Dm, Dm+1)에 인접하도록 배치시킬 수 있으며, 이에 따라 제1 기준 전압선(Bm\_1) 또는 제2 기준 전압선(Bm\_2)이 제2 스위칭 소자(Qb)와 연결되는 연결부(CL)를 최소화 할 수 있어 개구율을 향상시킬 수 있다.
- [0095] 한편, 본 실시예에서는 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)으로 나누어 서로 다른 전압이 인가되는 액정 표시 장치(1000)에 대하여 도시하였으나, 이에 제한되지 아니하고 동일한 전압이 인가되는 제1 화소 전극(PE1) 및 이에 포함되는 제1 서브 화소 전극 및 제2 서브 화소 전극들만 화소 영역에 배치될 수도 있음은 물론이다.
- [0096] 도 5는 본 발명의 일 실시예에 의한 제1 서브 화소 전극의 평면도이다.
- [0097] 편의상 도 4의 제1 서브 화소 전극(PE1\_3, PE1\_4, PE1\_5, PE1\_6, PE1\_7)들 중 하나를, 이하에서는 PE1\_a로 표 기하고, 도 4의 제2 서브 화소 전극(PE1\_1, PE1\_2, PE1\_8, PE1\_9)들 중 하나를, 이하에서는 PE1\_b로 표기하기로 한다.
- [0098] 도 5를 참조하면, 제1 서브 화소 전극(PE1\_a)은 중심을 가로지르며 제2 방향(D2)으로 연장되는 가상의 대칭축을 기준으로 왼편에 대응되는 제1 패턴부(PT1)와, 오른편에 대응되는 제2 패턴부(PT2)를 포함할 수 있다.
- [0099] 제1 패턴부(PT1)와 제2 패턴부(PT2)는 제2 방향(D2)으로 연장되는 가상의 대칭축을 기준으로 서로 대칭이며, 제 1 패턴부(PT1)와 제2 패턴부(PT2)는 물리적으로 맞닿아 연결되어 있으며 하나의 제1 서브 화소 전극(PE1\_a)을 형성할 수 있다.
- [0100] 또한, 제1 및 제2 패턴부(PT1, PT2) 각각은, 중심 패턴부(CP) 및 가지 패턴부(BP)를 포함할 수 있다. 중심 패턴부(CP)는 각각의 제1 및 제2 패턴부(PT1, PT2)의 중심 영역을 의미하며, 가지 패턴부(BP)는 중심 패턴부(CP)로 부터 연장되어 가지 형상으로 배치되는 다수의 미세 가지(MB)들을 통칭한다. 미세 가지(MB)들은 제1 방향(D1) 및 제2 방향(D2)에 비스듬한 방향으로 연장될 수 있으며, 중심 패턴부(CP)와 물리적으로 연결될 수 있다.
- [0101] 또한, 도시된 바와 같이 중심 패턴부(CP)가 삼각형의 모양의 판 형태로 형성될 수 있으며, 이 경우 중심 패턴부(CP)와 대응되는 영역의 액정의 제어를 위하여, 중심 패턴부(CP)와 대응되는 영역의 공통 전극(CPE)에 개구부(미도시)가 형성될 수도 있다.
- [0102] 액정층(LC)에 전기장을 인가하면, 가지 패턴부(BP) 및 중심 패턴부(CP)는 공통 전극(CPE)과 상호 작용하여 프린지 필드를 형성할 수 있으며, 이에 액정 분자들이 기울어질 수 있다.
- [0103] 액정 분자들은 가지 패턴부(BP)의 방향에 따라 서로 다른 방향으로 기울어 질 수 있으며, 이에 따라 액정 분자의 배향 방향이 다른 도메인이 형성될 수 있다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치(1000)의 시인성이 개선될 수 있다.
- [0104] 한편, 본 실시예에서는 제1 서브 화소 전극(PE1\_a)을 예시하였으나, 이에 제한되지 아니하고 제3 서브 화소 전극(PE2\_1, PE2\_2, PE2\_3, PE2\_4, PE2\_5)도 본 실시예에서 설명된 형태로 형성될 수 있다.
- [0105] 또한, 본 실시예에서는 중심 패턴부(CP)가 마름모 꼴의 판으로 형성된 제1 서브 화소 전극(PE1\_a)을 예시하였으나, 이에 제한되지 않고 중심 패턴부(CP)가 십자 줄기 형태로 형성될 수도 있으며, 이 경우 가지 패턴부(BP)가 차지하는 영역이 더 넓어질 수 있으며, 공통 전극(CPE)은 별도의 개구부를 포함하지 않고 하나의 판 형태로 형성될 수도 있다.
- [0106] 도 6은 본 발명의 일 실시예에 제2 서브 화소 전극의 평면도이다.
- [0107] 도 6을 참조하면, 본 발명의 일 실시예에 의한 제2 서브 화소 전극(PE1\_b)은 제3 패턴부(PT3) 및 제4 패턴부 (PT4)를 포함할 수 있다.
- [0108] 제3 패턴부(PT3)는, 도 5에 도시된 제1 서브 화소 전극(PE1\_a)의 제1 패턴부(PT1) 또는 제2 패턴부(PT2) 중 하

나와 동일한 형상을 가지도록 형성될 수 있다. 본 실시예에서는, 제3 패턴부(PT3)는 제2 패턴부(PT2)와 동일한 형상을 갖는 것으로 예시하였으나, 이에 제한되지 아니하고 제1 패턴부(PT1)와 동일한 형상을 가질 수도 있다.

- [0109] 그러나, 이와 반대로 제4 패턴부(PT4)는, 제1 및 제2 패턴부(PT1, PT2) 모두와 상이한 형상으로 형성될 수 있다. 본 실시예에서는, 직사각형 모양의 판 형태로 형성된 제4 패턴부(PT4)를 예시하고 있으며, 제3 패턴부 (PT3)와 물리적으로 맞닿아 연결되도록 배치될 수 있다.
- [0110] 이 때, 제4 패턴부(PT4)의 제2 방향(D2)으로 연장된 길이(dt3)는, 제3 패턴부(PT3)의 제2 방향(D2)으로 연장된 길이(dt1)와 동일하도록 형성될 수 있으나, 제4 패턴부(PT4)의 제1 방향(D1)으로 연장된 길이(dt4)는 제3 패턴부(PT3)의 제1 방향(D1)으로 연장된 길이(dt2)보다 짧도록 형성될 수 있다.
- [0111] 이에 따라 제2 서브 화소 전극(PE1\_b)은 제1 서브 화소 전극(PE1\_a)에 비하여 더 작은 영역만을 차지할 수 있다. 또한, 제4 패턴부(PT4)의 제1 방향(D1)으로 연장된 길이(dt4)를 조절함으로써, 제2 서브 화소 전극 (PE1\_b)이 차지하는 면적을 자유롭게 조절할 수 있어, 하나의 화소의 설계에 있어 더욱 높은 자유도를 얻을 수 있다.
- [0112] 한편, 제1 기준 전압선(Bm\_1) 또는 제2 기준 전압선(Bm\_2)은 제3 패턴부(PT3)와 제4 패턴부(PT4)가 맞닿는 경계 선을 따라서 배치될 수 있다. 경계선이 위치하는 영역은 텍스쳐가 발생되는 부분이므로, 제1 기준 전압선(Bm\_1) 또는 제2 기준 전압선(Bm\_2)에 의한 개구율 감소를 최소화할 수 있다.
- [0113] 한편, 본 실시예와 같이 제4 패턴부(PT4)가 직사각형 모양으로 형성되는 경우, 좌측 일부를 가린 동일한 면적의 제1 서브 화소 전극(PE1\_a) 대비 93.6%에 해당하는 투과율을 얻을 수 있다.
- [0114] 한편, 제4 패턴부(PT4)가 제3 패턴부(PT3)의 왼편에 위치하는 경우뿐만 아니라, 제4 패턴부(PT4)가 제3 패턴부 (PT3)의 오른편에 위치할 경우에도 동일한 형태가 적용될 수 있음은 물론이다.
- [0115] 한편, 도 6에서 제4 패턴부(PT4)는 별도의 패턴을 갖지 않고 직사각형의 판 형태로 형성되어 있는 모양을 도시하였으나, 제4 패턴부(PT4)가 배치되는 영역의 액정 제어력을 향상시키기 위하여 다른 형태로 형성될 수도 있다. 이는 도 7 내지 도 10를 참조하여 설명하기로 한다.
- [0116] 도 7 내지 도 10은 본 발명의 또 다른 실시예들에 의한 제2 화소 전극의 평면도이다.
- [0117] 도 7 내지 도 10은 도 6과 비교하여 다르게 도시된 부분을 제외한 나머지 구성 요소에 대하여는, 도 7에 대한 설명에서 기재한 바와 동일하므로, 동일한 구성 요소에 대한 설명은 생략하기로 한다.
- [0118] 도 7을 참조하면, 도 6의 제4 패턴부(PT4)와는 달리, 도 7의 제4 패턴부(PT4\_a)는 좌측 모서리 영역이 경사지도록 잘린 형태로 형성될 수 있다. 이 경우, 좌측 일부를 가린 동일한 면적의 제1 서브 화소 전극 대비 90.0%에 해당하는 투과율을 얻을 수 있다.
- [0119] 도 8을 참조하면, 도 6의 제4 패턴부(PT4)와는 달리, 도 8의 제4 패턴부(PT4\_b)는 좌측 상단으로부터 중심에 이르기까지 두 번에 걸쳐 잘린 형태로 형성될 수 있다. 이 경우, 좌측 일부를 가린 동일한 면적의 제1 서브 화소전극 대비 89.5%에 해당하는 투과율을 얻을 수 있다.
- [0120] 도 9를 참조하면, 도 6의 제4 패턴부(PT4)와는 달리, 도 9의 제4 패턴부(PT4\_c)는 좌측으로 가지 패턴부(BP)를 포함할 수 있다. 가지 패턴부(BP)는 미세 가지(MB)들을 포함할 수 있으며, 미세 가지(MB)들에 의해 액정의 배열 방향이 제어될 수 있다. 가지 패턴부(BP)는 상하로 대칭일 수 있으며, 상측의 미세 가지(MB)들은 좌측 위를 가리키는 방향으로 뻗을 수 있고, 하측의 미세 가지(MB)들은 좌측 아래를 가리키는 방향으로 뻗도록 형성될 수 있다. 이 경우, 좌측 일부를 가린 동일한 면적의 제1 서브 화소 전극 대비 89.9%에 해당하는 투과율을 얻을 수 있다.
- [0121] 도 10을 참조하면, 도 6의 제4 패턴부(PT4)와 같이, 도 10의 제4 패턴부(PT4) 역시 좌측으로 가지 패턴부(BP)를 포함할 수 있다. 다만, 도 10의 제4 패턴부(PT4\_d)는 도 9에 도시된 제4 패턴부(PT4\_c)와 비교하여, 가지 패턴 부(BP)가 차지하는 면적이 더 작을 수 있다. 즉, 도 10의 가지 패턴부(BP)가 형성되는 위치로부터 제3 패턴부(PT3)와 제4 패턴부(PT4\_d)의 경계까지의 거리 거리(dt6)는, 도 9의 가지 패턴부(BP)가 형성되는 위치로부터 제3 패턴부(PT3)와 제4 패턴부(PT4\_c)의 경계까지의 거리(dt5)보다 더 길 수 있다. 이 경우, 좌측 일부를 가린 동일한 면적의 제1 서브 화소 전극 대비 89.6%에 해당하는 투과율을 얻을 수 있다.
- [0122] 도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치(1000)의 하나의 화소의 배치도이다.

- [0123] 도 11은 도 3와 비교하여 다르게 도시된 부분을 제외한 나머지 구성 요소에 대하여는, 도 3에 대한 설명에서 기 재한 바와 동일하므로, 동일한 구성 요소에 대한 설명은 생략하기로 한다.
- [0124] 도 11을 참조하면, 도 6와 달리 인접하지 않은 두 개의 제1 서브 화소 전극(PE1\_4, PE1\_5)을 연결하는 우회부 (DE)를 더 포함할 수 있다.
- [0125] 우회부(DE)는 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)과 동일한 층에 동일 물질로 형성될 수 있으며, 인접하는 게이트 배선(Gn)과 일부 중첩되도록 형성될 수 있다. 즉, 인접하지 않은 두 개의 제1 서브 화소 전극 사이 (PE1\_4, PE1\_5)에 위치하는 제3 서브 화소 전극(PE2\_4)을 우회할 수 있도록 게이트 배선(Gn)과 일부 중첩되어 형성될 수 있다.
- [0126] 이에 의하여, 일부의 제1 서브 화소 전극(PE1\_4, PE1\_5)은 인접되지 않게 배치됨에도 불구하고 물리적으로 연결될 수 있다. 따라서, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)의 배치를 더욱 자유롭게 할 수 있다.
- [0127] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

### 부호의 설명


[0128] 1000: 액정 표시 장치


110: 신호 제어부


120: 데이터 구동부


130: 계조 전압 생성부

140: 게이트 구동부









## 도면5

## PE1\_a

